CN1894775A - 在MOSFET结构中形成应变Si－沟道的方法 - Google Patents
在MOSFET结构中形成应变Si－沟道的方法 Download PDFInfo
- Publication number
- CN1894775A CN1894775A CNA2004800373764A CN200480037376A CN1894775A CN 1894775 A CN1894775 A CN 1894775A CN A2004800373764 A CNA2004800373764 A CN A2004800373764A CN 200480037376 A CN200480037376 A CN 200480037376A CN 1894775 A CN1894775 A CN 1894775A
- Authority
- CN
- China
- Prior art keywords
- layer
- strain
- substrate
- amorphous
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract 69
- 239000002344 surface layer Substances 0.000 claims abstract 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract 2
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 15
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 101100379079 Emericella variicolor andA gene Proteins 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
在衬底(1)上形成应变的Si层的方法，包括形成：在Si表面上的外延SiGe层(4)，和通过在外延SiGe层(4)之上外延生长Si层来形成应变的Si层，由于外延生长该Si层被应变，其中衬底(1)是绝缘体上硅衬底，其具有支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3)，该方法还包括：Si表面层(3)和外延SiGe层(4)的离子注入，以将Si表面层(3)转换为非晶Si层(3B)，并将一部分外延SiGe层(4)转换为非晶SiGe层(5)，外延SiGe层(4)的另一部分为剩余单晶SiGe层(6)，非晶Si层(3B)、非晶SiGe层和剩余的单晶SiGe层(6)在埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6)，非晶Si层(3B)与埋置的二氧化硅层(BOX)相邻。
Description
本发明涉及一种如权利要求1的前序部分中限定的在半导体表面上形成应变的Si-层的方法。
而且，本发明涉及一种包括通过上述方法形成的应变的Si-沟道的MOSFET结构。
而且，本发明涉及一种包括这种具有应变的Si沟道的MOSFET结构的半导体器件。
根据US2002/0008289A1已知一种在MOSFET结构中形成应变的Si-沟道的方法。在MOSFET结构中应用应变的Si-沟道改进了在结构中的电荷载流子迁移率，其允许高速的MOSFET器件。US2002/0008289A1描述了一种包括在栅区下方的应变的Si沟道的MOSFET结构。该沟道是由第一下部Si层、SiGe层和第二上部Si层构成的叠层的一部分。
第一下部Si层是单晶层。在该层的顶部上，形成作为外延层的SiGe层。
第二上部Si层以外延的形式形成于该单晶SiGe层上。
已知的是，Si的晶格参数不同于(小于)SiGe的晶格参数(作为SiGe晶体的Ge含量的函数)。由于Si晶格和SiGe晶格之间的失配，在SiGe上生长的外延Si层相对于其正常的晶格参数被应变。
在US2002/0008289A1中描述的叠层中，由于SiGe与第一下部Si层的外延关系，SiGe也被应变。
在US6,429,061B1中公开了另一种应变的Si沟道结构。在这种情况下，在弛豫的SiGe层上形成应变的Si层，即，由于Si-SiGe界面处位错的存在仍未引起应变，弛豫的SiGe层具有与下面的Si表面相同的晶体结构和晶体取向。
不利的是，两种方法都需要用于Si和SiGe层两者的外延沉积工艺的严格条件。
公知的是，为了避免在以常规方式生长的应变的Si(SS)中形成缺陷，必须生长非常厚的外延SiGe层(厚度为几微米的数量级，所谓的“缓冲层”，例如，通过在1.5μm的厚度上将Ge含量从0增加至20％来形成分级弛豫SiGe层。分级缓冲层通常被具有恒定(20％)Ge含量的约0.7μm厚的弛豫SiGe层覆盖)。厚的弛豫SiGe分级缓冲层的生长和集成存在很大的挑战。由线性分级缓冲技术生长的弛豫SiGe层中的螺纹位错缺陷密度大致为105cm-2(例如，参见J.J.Welser的“The application of strained-silicon/relaxed-silicongermanium heterostructures to metal-oxide-semiconductorfield-effectt ransistors，”Ph.D.dissertation，Dept.Elect.Eng.，Stanford Univ.，Stanford，CA，1994)。在这种工艺中，不能改善缺陷控制，导致将来批量生产工艺的低产量(由此带来相应的高成本)。
明显的是，最小化弛豫的SiGe层的厚度在几个方面都是有益的。首先，较薄的弛豫的SiGe层改善了结构的导热性并降低了自加热效应。第二，其简化了器件隔离。第三，可降低结泄漏(由较小能带隙导致)和结电容(由较大介电常数导致)。理想地，SiGe层应小于100nm厚，以利用降低的自加热和隔离配置中的简化。
另需注意：对于未来的CMOS技术结点(node)，必须具有在SOI上的SS以确保具有小于～40nm栅长度的MOSFET器件适当地运转(相反，所谓的“短沟道效应”将使器件不可使用-在这种器件中，栅电极对晶体管沟道区不具有控制，使得场效应作用不可能)。在SOI晶片上的这种SS非常难以制作且通常通过例如弛豫的SiGe来实现。应变的Si层可通过组合智能切割(SmartCut)、CMP和选择性的化学蚀刻工艺来外延生长并键合到处理芯片(例如，见Zhiyuan Cheng；Taraschi，G.；Currie，M.T.；Leitz，C.W.；Lee，M.L.；Pitera，A.；Langdo，T.A.；Hoyt，J.L.；Antoniadis，D.A.；Fitzgerald，E.A.“Relaxed silicon-germanium on insulator substrate bylayer transfer”，Journal of Electronic Materials vol.30，no.12：L37-9，Dec.2001)，或是标准SIMOX方法的变形(例如见：T.Mizuno，S.Takagi，N.Sugiyama，H.Satake，A.Kurobe，andA.Toriumi，“Electron and hole mobility enhancement instrained-Si MOSFETs on SiGe-on-insulator substratesfabricated by SIMOX technology，”IEEE Electron Device Lett.，vol.21，pp.230-232，may 2000)。
本发明的目的是提供用于在半导体表面上形成应变的Si层的可替换方法。通过如权利要求1的前序部分中限定的方法来实现该目的，特征在于衬底是绝缘体上硅衬底，其包括支撑层、埋置的二氧化硅层和单晶Si表面层，该方法还包括：
-离子注入Si表面层和外延SiGe层以将Si表面层转换为非晶Si层并将一部分外延SiGe层转换为非晶SiGe层，外延SiGe层的其它部分仍然是单晶SiGe层。
-非晶Si层、非晶SiGe层和剩余的单晶SiGe层在埋置的二氧化硅层形成上叠置层，非晶Si层与埋置的二氧化硅层相邻。
有利地，根据本发明的方法只需要单个外延沉积工艺。由此，在通过使用根据本发明的方法形成MOSFET结构中，需要较低热量平衡。
而且，本发明涉及一种包括通过如上所述的方法形成的应变的Si沟道的MOSFET结构。
此外，本发明涉及包括含有通过如上所述的方法形成的应变的Si沟道的MOSFET结构的半导体器件。
对于教导本发明的目的，以下描述本发明的方法和器件的优选实施例。本领域技术人员应意识到，可以构思并减少本发明的其它可选和等效实施例，以在不脱离本发明的真实精神的情况下实施，本发明的范围仅由所附的权利要求来限制。
图1示出了形成用于MOSFET结构的应变的Si沟道的衬底的截面图；
图2示出了在第一处理阶段之后的衬底的截面图；
图3示出了在第二处理阶段期间衬底的截面图；
图4示出了在随后的处理阶段之后衬底的截面图；
图5示出了在晶片键合工艺之后的第一实施例中的衬底截面图；
图6示出了在进一步处理阶段之后的第一实施例中的衬底截面图；
图7示出了在最后处理阶段之后在第一实施例中的衬底截面图；
图8示出了在第三处理阶段之后在第二实施例中的衬底截面图；
图9示出了在可选的最终处理阶段之后在第二实施例中的衬底截面图。
图1示出了形成用于MOSFET结构的应变的Si沟道的衬底的截面图。
根据本发明，用于形成具有应变的Si沟道的MOSFET结构的衬底是绝缘体上硅(SOI)衬底SUB。SOI晶片包括支撑Si层1，埋置的二氧化硅层BOX和顶部硅层Si 3，在SOI晶片上的顶部Si层3是单晶的。
作为初始处理步骤，将在SOI晶片上的该Si层3减薄至约5nm的厚度。
图2示出了在第一处理阶段之后的衬底截面图。
在第一工艺中，通过公知的沉积工艺：化学气相沉积(CVD)、分子束外延(MBE)或激光烧蚀中的一种或通过用于形成外延SiXGe1-X层的任何其它工艺来沉积外延Si1-XGeX层4。
外延Si1-XGeX层4可包括任意数量x的锗以在Si上提供外延层。数量x确定了相对于Si的晶格失配。而且，数量x可沿外延Si1-XGeX层的厚度而变化，以形成缓冲层。
Si1-XGeX层4的厚度取决于Ge含量并至少为～20nm，以确保形成弛豫层。
图3示出了在第二处理阶段期间衬底的截面图。
在第二处理阶段中，Si1-XGeX层4(在下文中表示为SiGe层4)和Si层3的叠层暴露到离子注入工艺。对准该表面的离子束由箭头IB表示。
离子注入工艺的设置以将结晶Si层3完全转换为非晶Si层(am-Si)3B的方式选择。而且，与Si层3相邻的SiGe层4的一部分am-SiGe 5在离子注入工艺中也变成非晶。SiGe层的剩余部分6仍然是晶体(表示为c-SiGe)。
本领域技术人员应理解，离子注入工艺的设置取决于Si和SiGe层3、4的实际厚度。对于50nm的SiGe层厚度和5nm的Si层厚度来讲，离子束能量为约50keV且剂量为约1×1015离子/cm2是足够的。离子束可由任何可使用的元素构成，如Si、Ge、B或P。
在该处理阶段期间，可进行构图步骤，以在非晶Si层3B、非晶SiGe层5和剩余的结晶SiGe层6中构图MOSFET的有源部分。该构图可通过任何已知的光刻工艺来完成。
注意，对于形成如此的应变的Si层可省略该图案化。
图4示出了在随后的处理阶段之后的衬底的截面图。在根据本发明的方法的第一实施例中，图案化的非晶层叠层3B、5被帽盖的二氧化硅层(SiO2帽盖)7覆盖。
二氧化硅层7通过低温沉积工艺(即，低于525℃)来沉积，以防止在二氧化硅层7的沉积期间非晶Si层3B和非晶SiGe(am-SiGe)层5的不受控的再结晶。
图5示出了在晶片键合工艺之后的第一实施例中衬底的截面图。
接下来，提供有顶部二氧化硅层(SiO2)11的第二衬底10通过现有技术中已知的晶片键合工艺键合到初始衬底1。第二衬底10的顶部二氧化硅层11面对面地位于衬底1的帽盖二氧化硅层7的表面上。
图6示出了在进一步处理阶段之后的第一实施例中的衬底的截面图。
在进一步处理阶段中，衬底1的支撑硅层1和二氧化硅层BOX通过蚀刻支撑Si层1和蚀刻埋置的二氧化硅层BOX的处理顺序来移除。二氧化硅层BOX用作蚀刻支撑硅层1的停止层。am-Si层3B用作蚀刻埋置的二氧化硅层BOX的停止层。
在该处理程序之后，am-Si层3B是第二衬底10的顶层。在第二衬底10上的叠层包括(从顶部到底部)：am-Si层3B，am-SiGe层5，c-SiGe层6和键合二氧化硅层7、11。
图7示出了在最后处理阶段之后的第一实施例中的衬底的截面图。
作为最后处理阶段，通过固相外延(SPE)再生长工艺来进行非晶层的再结晶。
通常，在这种工艺中，将叠置层加热到550-600℃范围内的温度。
以～2nm/分钟(在550℃)的速率进行结晶SiGe和结晶Si的再生长。
am-SiGe层5在结晶SiGe层6的晶体结构中再结晶，以形成再生长的结晶SiGe层8。非晶Si层3B作为应变的Si层9在再生长的结晶SiGe层8上外延生长。在应变的Si层9中的机械应变由箭头ε表示。
接下来，在进一步处理阶段中，在应变的Si层9之上通过现有技术中已知的制造工艺构造MOSFET结构。应变的Si层9包括MOSFET的沟道区。
由于在之前阶段中图案化层状叠层3B、5、6，因此由于外延而在应变的Si层9中发生的应变ε是均匀的。该机械应变的均匀性有利地影响(将形成的)MOSFET结构的沟道的电学特性。
注意，为了保持应变的Si层9的应变ε，在MOSFET结构的进一步形成步骤期间处理温度必须保持低：实际值取决于在Si层中的应变量以及SiGe层厚度(如果存在的话)。处理温度可约为500℃。
图8示出了在第三处理阶段之后第二实施例中衬底的截面图。
在图8中，具有相同参考数字的实体参考在之前的附图中示出的相同实体。
在本发明的第二实施例中，在离子注入工艺以形成如上所述的非晶Si层3B、非晶SiGe层5和剩余的结晶SiGe层6之后，在接下来的步骤中，进行SPE再生长工艺。
在再生长单晶SiGe层8B和SOI衬底1的埋置的二氧化硅层BOX之间形成应变的外延Si层9B。
通过用于MOSFET有源部分的图案化步骤增强外延Si层9B的形成，如上面参考图3所述。该图案化允许Si层在埋置的二氧化硅层BOX上“滑动”，以在外延Si层9B的高温形成期间进行硅原子的再排列。
相对于再生长SiGe层8B不发生“滑动”：外延Si层9B被再生长SiGe层8B应变。
在比在SPE再生长工艺期间施加的温度低的温度下，不发生应变的Si层的滑动，这是由于在所述的较低温度下在与SiO2的界面处有低很多的Si原子迁移率。
图9示出了在可选的最后处理阶段之后在第二实施例中的衬底截面图。
在图9中，具有相同参考数字的实体参考在前面附图中示出的相同实体。
在第二实施例的可选最后阶段中，再生长SiGe层8B通过蚀刻来移除。在埋置的二氧化硅层BOX上，Si层9B保持其应变状态。
为了在余下的处理中保持应变状态以形成MOSFET结构，必须在相对低的温度(即，低于应变的Si的结晶温度)下完成所有进一步的处理。
有利地，因为由于不存在SiGe(其具有比硅小的带隙)，在这种具有根据第二实施例的应变的Si的MOSFET中漏电将变低，因此本发明的第二实施例提供了相对于第一实施例可提高MOSFET中的电学特性的应变的Si沟道。
而且，第二实施例在处理程序期间允许省略晶片键合工艺和支撑Si层1及埋置的二氧化硅层BOX的移除。
而且，注意，在第一和第二实施例中，可提供应变的Si层9；9B用于外延生长其它材料，具有晶格失配以使在非应变Si上的外延是不可行的。这允许作为III-V或II-VI族化合物的这种材料在CMOS技术中的集成。
最后，注意，在第一和第二实施例中，应变的Si层9；9B通过介电层BOX；11(7，11)与Si衬底层1；10隔离。该隔离可进一步提高MOSFET结构的电特性。
Claims (10)
1.一种在衬底(1)上形成应变的Si层的方法，包括：
在单晶硅Si表面上形成外延SiGe层(4)，
在所述外延SiGe层(4)之上通过外延生长所述Si层形成所述应变的Si层，由于所述外延生长所述Si层具有应变的状态，其特征在于：
所述衬底(1)是绝缘体上硅衬底，其包括支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3)，所述的方法还包括：
离子注入所述Si表面层(3)和所述外延SiGe层(4)，以将所述Si表面层(3)转换为非晶Si层(3B)并将一部分所述外延SiGe层(4)转换为非晶SiGe层(5)，所述外延SiGe层(4)的另一部分是剩余单晶SiGe层(6)，
所述非晶Si层(3B)、所述非晶SiGe层和所述剩余单晶SiGe层(6)在所述埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6)，所述非晶Si层(3B)与所述埋置的二氧化硅层(BOX)相邻。
2.根据权利要求1的在衬底(1)上形成应变的Si层的方法，其特征在于所述方法还包括图案化所述层状叠层(3B、5、6)，以形成MOSFET结构的有源部分。
3.根据权利要求1或2的在衬底(1)上形成应变的Si层的方法，其特征在于所述方法还包括：
在所述剩余的单晶SiGe层(6)上沉积二氧化硅帽盖层(SiO2帽盖)；
将所述衬底(1)键合到第二衬底(10)，所述第二衬底(10)具有二氧化硅表面层(11)，在所述衬底(1)上的所述二氧化硅帽盖层(SiO2帽盖)与所述二氧化硅表面层(11)面对面；
通过蚀刻移除所述支撑层(1)；和
通过蚀刻移除所述埋置的二氧化硅层(BOX)。
4.根据权利要求1或2或3的在衬底(1)上形成应变的Si层的方法，其特征在于，所述方法包括：
通过固相外延(SPE)再生长工艺，在所述剩余的单晶SiGe层(6)和所述非晶SiGe层(5)之间的界面处再结晶所述非晶Si层(3B)和所述非晶SiGe层，
所述非晶Si层(3B)被转换为外延应变的Si层(9；9B)，和所述非晶SiGe层(6)被转换为再生长结晶SiGe层(8；8B)。
5.根据权利要求4的在衬底(1)上形成应变的Si层的方法，其特征在于，所述方法包括通过蚀刻移除所述再生长结晶SiGe层(8B)。
6.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于所述应变的Si层(9；9B)是MOSFET结构中的栅沟道。
7.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于：在所述固相外延(SPE)再生长工艺期间的退火温度基本上低于600℃。
8.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于所述Si表面层(3)具有小于10nm的厚度。
9.一种MOSFET结构，包括源、漏和栅，其中所述栅包括由应变的Si层(9；9B)构成的栅沟道；所述应变的Si层(9；9B)通过根据前述权利要求中任一项的方法来制造。
10.一种半导体器件，包括根据前述权利要求中任一项的至少一个MOSFET结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03104732 | 2003-12-16 | ||
| EP03104732.7 | 2003-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1894775A true CN1894775A (zh) | 2007-01-10 |
| CN100459042C CN100459042C (zh) | 2009-02-04 |
Family
ID=34684601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800373764A Active CN100459042C (zh) | 2003-12-16 | 2004-11-30 | 在MOSFET结构中形成应变Si-沟道的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7416957B2 (zh) |
| EP (1) | EP1697976A1 (zh) |
| JP (1) | JP2007515790A (zh) |
| KR (1) | KR20060123334A (zh) |
| CN (1) | CN100459042C (zh) |
| WO (1) | WO2005059979A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924138A (zh) * | 2010-06-25 | 2010-12-22 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| CN103033927A (zh) * | 2011-09-29 | 2013-04-10 | 斯坦雷电气株式会社 | 利用双蚀刻形成切割道的光学偏转器制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US8293608B2 (en) * | 2008-02-08 | 2012-10-23 | Freescale Semiconductor, Inc. | Intermediate product for a multichannel FET and process for obtaining an intermediate product |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| CN101866834B (zh) * | 2009-12-11 | 2011-09-14 | 清华大学 | 高Ge组分SiGe材料的方法 |
| DE102010029532B4 (de) * | 2010-05-31 | 2012-01-26 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist |
| FR3003686B1 (fr) * | 2013-03-20 | 2016-11-04 | St Microelectronics Crolles 2 Sas | Procede de formation d'une couche de silicium contraint |
| FR3006806A1 (fr) * | 2013-06-07 | 2014-12-12 | St Microelectronics Sa | Procede de formation de composants sur une couche de silicium-germanium |
| US9105677B2 (en) | 2013-10-22 | 2015-08-11 | International Business Machines Corporation | Base profile of self-aligned bipolar transistors for power amplifier applications |
| KR102085082B1 (ko) | 2013-10-30 | 2020-03-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9484423B2 (en) | 2013-11-01 | 2016-11-01 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet III-V channel FETs |
| US9570609B2 (en) | 2013-11-01 | 2017-02-14 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same |
| US9647098B2 (en) | 2014-07-21 | 2017-05-09 | Samsung Electronics Co., Ltd. | Thermionically-overdriven tunnel FETs and methods of fabricating the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455398B1 (en) * | 1999-07-16 | 2002-09-24 | Massachusetts Institute Of Technology | Silicon on III-V semiconductor bonding for monolithic optoelectronic integration |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US20030077882A1 (en) * | 2001-07-26 | 2003-04-24 | Taiwan Semiconductor Manfacturing Company | Method of forming strained-silicon wafer for mobility-enhanced MOSFET device |
| JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| CN1172376C (zh) * | 2001-12-29 | 2004-10-20 | 中国科学院上海微系统与信息技术研究所 | 一种类似绝缘层上硅结构的材料及制备方法 |
| US6793731B2 (en) * | 2002-03-13 | 2004-09-21 | Sharp Laboratories Of America, Inc. | Method for recrystallizing an amorphized silicon germanium film overlying silicon |
| US6689671B1 (en) * | 2002-05-22 | 2004-02-10 | Advanced Micro Devices, Inc. | Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate |
| US6902991B2 (en) * | 2002-10-24 | 2005-06-07 | Advanced Micro Devices, Inc. | Semiconductor device having a thick strained silicon layer and method of its formation |
| US6774015B1 (en) * | 2002-12-19 | 2004-08-10 | International Business Machines Corporation | Strained silicon-on-insulator (SSOI) and method to form the same |
-
2004
- 2004-11-30 EP EP04799280A patent/EP1697976A1/en not_active Withdrawn
- 2004-11-30 WO PCT/IB2004/052598 patent/WO2005059979A1/en not_active Application Discontinuation
- 2004-11-30 CN CNB2004800373764A patent/CN100459042C/zh active Active
- 2004-11-30 KR KR1020067011781A patent/KR20060123334A/ko not_active Application Discontinuation
- 2004-11-30 JP JP2006544616A patent/JP2007515790A/ja not_active Withdrawn
- 2004-11-30 US US10/596,422 patent/US7416957B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924138A (zh) * | 2010-06-25 | 2010-12-22 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| CN103033927A (zh) * | 2011-09-29 | 2013-04-10 | 斯坦雷电气株式会社 | 利用双蚀刻形成切割道的光学偏转器制造方法 |
| CN103033927B (zh) * | 2011-09-29 | 2016-04-06 | 斯坦雷电气株式会社 | 利用双蚀刻形成切割道的光学偏转器制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1697976A1 (en) | 2006-09-06 |
| CN100459042C (zh) | 2009-02-04 |
| US7416957B2 (en) | 2008-08-26 |
| JP2007515790A (ja) | 2007-06-14 |
| KR20060123334A (ko) | 2006-12-01 |
| US20070166960A1 (en) | 2007-07-19 |
| WO2005059979A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211458B2 (en) | Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices | |
| CN1210763C (zh) | 半导体器件及其生产工艺 | |
| CN1226775C (zh) | 半导体衬底的制造方法和半导体器件的制造方法 | |
| US7615471B2 (en) | Method for producing a tensioned layer on a substrate, and a layer structure | |
| CN1894775A (zh) | 在MOSFET结构中形成应变Si－沟道的方法 | |
| US8946063B2 (en) | Semiconductor device having SSOI substrate with relaxed tensile stress | |
| CN1819201A (zh) | 具有提高的载流子迁移率的半导体结构及其制造方法 | |
| CN101068004A (zh) | 半导体器件及其制造方法 | |
| US7416965B2 (en) | Method for producing a strained layer on a substrate and corresponding layer structure | |
| CN1574387A (zh) | 载流子迁移率提高的双栅极晶体管 | |
| CN101076889A (zh) | 双应力soi衬底 | |
| CN1770391A (zh) | 半导体结构及其制造方法 | |
| CN1574395A (zh) | 用于提高mos性能的引入栅极的应变 | |
| CN1956199A (zh) | 半导体结构及其制造方法 | |
| CN1705077A (zh) | 半导体材料和形成半导体材料的方法 | |
| WO2007046150A1 (ja) | フィン型半導体装置及びその製造方法 | |
| US20100084691A1 (en) | Semiconductor component with stress-absorbing semiconductor layer, and associated fabrication method | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| CN1259694C (zh) | 半导体衬底生产方法及半导体衬底和半导体器件 | |
| JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
| CN1956214A (zh) | 场效应晶体管及其制造方法 | |
| US20230395376A1 (en) | Semiconductor substrates and methods of producing the same | |
| US9396935B1 (en) | Method of fabricating ultra-thin inorganic semiconductor film and method of fabricating three-dimensional semiconductor device using the same | |
| CN114999921A (zh) | 具有硅锗鳍片的半导体结构及其制造方法 | |
| JP3933405B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070810 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070810 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: IMEC CORP. Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV Effective date: 20120326 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120326 Address after: Leuven Patentee after: IMEC Corp. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |