CN103165420A - 一种SiGe中嵌入超晶格制备应变Si的方法 - Google Patents

一种SiGe中嵌入超晶格制备应变Si的方法 Download PDF

Info

Publication number
CN103165420A
CN103165420A CN2011104188270A CN201110418827A CN103165420A CN 103165420 A CN103165420 A CN 103165420A CN 2011104188270 A CN2011104188270 A CN 2011104188270A CN 201110418827 A CN201110418827 A CN 201110418827A CN 103165420 A CN103165420 A CN 103165420A
Authority
CN
China
Prior art keywords
layer
relaxation
strain
superlattice
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104188270A
Other languages
English (en)
Other versions
CN103165420B (zh
Inventor
薛忠营
张苗
狄增峰
魏星
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201110418827.0A priority Critical patent/CN103165420B/zh
Publication of CN103165420A publication Critical patent/CN103165420A/zh
Application granted granted Critical
Publication of CN103165420B publication Critical patent/CN103165420B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层；其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜；而后多次重复外延所述双层薄膜，在所述弛豫Si1-xGex层上制备出超晶格；接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。

Description

一种SiGe中嵌入超晶格制备应变Si的方法
技术领域
本发明涉及微电子与固体电子学技术领域，特别是涉及一种SiGe中嵌入超晶格制备应变Si的方法。
背景技术
制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着半导体技术的发展，单纯依靠Si材料已经无法制备出足够高速、低功耗的晶体管。从90nm工艺开始，应变Si(sSi-strained silicon)技术在半导体领域得到广泛的应用。根据应变Si的制备工艺，可以分为局部应变和全局应变。对于全局应变Si，传统方法一般采取首先在Si衬底上外延弛豫锗化硅(SiGe)层，然后在该弛豫SiGe层上面外延应变Si的方法。为了保证顶层应变Si的质量，弛豫SiGe层一般采用渐变缓冲的方法，即首先按照厚度每增加1μm，SiGe层中Ge组分增加10％的速度，逐渐提高SiGe层中Ge的组分，直到SiGe层中Ge的组分达到预期的值；然后固定该Ge组分值，继续外延一层厚度在1～2μm的SiGe层，此时最上层的SiGe层基本上达到100％弛豫，而且缺陷主要集中在下层的渐变缓冲层中；最后在弛豫SiGe层上外延应变Si薄层，该层缺陷密度较低，而且面内晶格常数(平行于外延薄膜的平面上的晶格间距)同弛豫SiGe层保持一致。由于弛豫SiGe的晶格常数大于普通Si，此时外延的Si的晶格常数也大于普通的Si衬底，即保持张应变。
不过，采用渐变缓冲的传统方法外延弛豫SiGe层时需要花费大量的时间。如果外延厚度高达几个微米的SiGe，使用化学气相沉积(CVD，chemical vapor deposition)方法或者物理气相沉积(PVD，physical vapor deposition)方法进行外延时，往往都需要几个小时的时间；使用分子束外延(MBE，molecular beam epitaxy)方法，甚至需要十几到几十个小时的时间；而且如此长时间的不间断外延，在设备腔壁上会沉积很厚的SiGe层，该SiGe层很难清除，对设备的安全使用也会产生不利的影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SiGe中嵌入超晶格制备应变Si的方法，用于解决现有技术中制备应变Si需要花费大量时间外延SiGe层的问题。
为实现上述目的及其他相关目的，本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法至少包括以下步骤：
1)提供一Si衬底，在所述Si衬底上外延一Ge组分为x的Si1-xGex层并使其弛豫以形成弛豫Si1-xGex层，其中，0＜x＜1；
2)在所述弛豫Si1-xGex层上外延双层薄膜，所述双层薄膜包括Si层和Si1-yGey层，其中0＜y＜1，然后多次重复外延所述双层薄膜，以在所述弛豫Si1-xGex层上制备出超晶格；
3)在所述超晶格上外延一Ge组分为z的Si1-zGez层，其中，0＜z＜1，并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；
4)在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。
可选地，所述步骤1)至步骤4)中是采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法进行外延的。
可选地，所述步骤2)中双层薄膜为Si/Si1-yGey双层薄膜，所述Si/Si1-yGey双层薄膜为所述Si1-yGey层位于所述Si层之上。
可选地，所述步骤2)中双层薄膜为Si1-yGey/Si双层薄膜，所述Si1-yGey/Si双层薄膜为所述Si层位于所述Si1-yGey层之上。
可选地，所述步骤2)中，Si1-yGey层的厚度范围是1～100nm，所述Si层的厚度范围是1～100nm；多次重复外延所述双层薄膜时，所述重复次数范围是2～50次。
可选地，所述步骤3)还包括在形成所述虚衬底后，将所述Si衬底和所述虚衬底在750～850℃温度下退火1～10分钟使所述弛豫Si1-zGez层进一步弛豫的步骤。
可选地，于所述步骤3)中，在形成所述虚衬底后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底中，将所述Si衬底和所述虚衬底在800～900℃温度下退火1～10分钟以使所述弛豫Si1-zGez层进一步弛豫。
可选地，于所述步骤4)中，在形成所述应变Si后，将所述Si衬底、所述虚衬底和所述应变Si在750～850℃温度下退火1～10分钟，进一步弛豫所述弛豫Si1-zGez层以使所述应变Si的张应变进一步增大。
可选地，于所述步骤4)中，在形成所述应变Si后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底中，将所述Si衬底、所述虚衬底和所述应变Si在800～900℃温度下退火1～10分钟，进一步弛豫所述弛豫Si1-zGez层以使所述应变Si的张应变进一步增大。
可选地，所述步骤4)中的Si层的厚度范围是3～50nm。
如上所述，本发明SiGe中嵌入超晶格制备应变Si的方法，具有以下有益效果：
使用本发明SiGe中嵌入超晶格制备应变Si时，只需要在Si衬底上外延厚度为一微米左右的虚衬底，而后再制备出应变Si。相对于制备应变Si的传统方法需要在Si衬底上外延几微米甚至十几微米的缓冲层后再制备出弛豫SiGe层和应变Si，本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于外延设备长时间不间断进行外延而造成的安全隐患。
附图说明
图1至图4为本发明SiGe中嵌入超晶格制备应变Si的方法在实施例一中的结构示意图。
图5为本发明SiGe中嵌入超晶格制备应变Si的方法在实施例二中的结构示意图。
元件标号说明
1                        Si衬底
2                        弛豫Si1-xGex层
311、312′               Si层
311′、312               Si1-yGey层
31～35                   Si/Si1-yGey双层薄膜
31′～35′               Si1-yGey/Si双层薄膜
3、3′                   超晶格
4                        弛豫Si1-zGez层
5                        应变Si
6                        虚衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层；其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜；而后多次重复外延所述双层薄膜，在所述弛豫Si1-xGex层上制备出超晶格；接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1至图4所示，本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法至少包括以下步骤：
如图1所示，首先执行步骤1)，提供一Si衬底1，采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法，在所述Si衬底1上外延一Ge组分为x的厚度为Tx的Si1-xGex层2，其中，0＜x＜1，200＜Tx＜1000nm，具体地，x＝0.2为优选值，Tx＝300nm为优选值并使其弛豫以形成弛豫Si1-xGex层2。
需要特殊说明的是，由于现在研究和实验已经发现，在Si衬底上外延一固定Ge组分a的SiGe薄膜的时候，所述外延SiGe薄膜存在一个临界厚度hc，当所述外延SiGe薄膜厚度小于所述临界厚度hc的时候，所述外延SiGe薄膜是完全应变的；当所述外延SiGe薄膜厚度大于所述临界厚度hc的时候，所述外延SiGe薄膜是弛豫的。其中，所述临界厚度hc随所述外延SiGe薄膜中Ge的组分a的增加而降低，具体地，所述临界厚度hc与Ge组分a的关系为hc≈0.0234/(1+0.04a)2×ln(hc/4)(请参阅文献“People R and Bean J C.[J].Appl.Phys.Lett.，1985，47(3)：322～324.”)。在本实施例一中，所述Si1-xGex层2的Ge组分x＝0.2，厚度为200＜Tx＜1000nm，具体地，Tx＝300nm时，所述Si1-xGex层2已经超过临界厚度，则所述Si1-xGex层2会发生弛豫，即生成所述弛豫Si1-xGex层2。接着执行步骤2)。
如图2所示，在步骤2)中，采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法，在所述弛豫Si1-xGex层2上外延一厚度为Ti的Si层311，其中1≤Ti≤100nm，其次在所述Si层上外延一Ge组分为y的厚度为Tii的Si1-yGey层312，其中0＜y＜1，1≤Tii≤100nm，具体地，y＝0.25为优选值，以形成Si/Si1-yGey双层薄膜31，然后多次重复外延(即本实施例一中以m为周期进行周期外延)所述Si/Si1-yGey双层薄膜31，其中周期m的范围是2≤m≤50，且m为正整数，以在所述弛豫Si1-xGex层2上制备出超晶格3。
需要特别说明的是，为了便于理解，在本实施例一中，具体的实施过程以所述周期m＝5为例进行简化说明，但并非将所述周期m局限于本实施例一中的m＝5，m也可以取值为3，10等等。因此，在本实施例一中，如图2所示，所述超晶格3包括所述Si/Si1-yGey双层薄膜31至35。
在本实施例一中，所述双层薄膜31中，Ti 31＝10nm，Tii 31＝10nm；所述双层薄膜32中，Ti 32＝10nm，Tii 32＝10nm；所述双层薄膜33中，Ti 33＝10nm，Tii 33＝10nm；所述双层薄膜34中，Ti 34＝10nm，Tii 34＝10nm；所述双层薄膜35中，Ti 35＝10nm，Tii 35＝10nm；需要具体说明的是，“周期外延”时，各个双层薄膜中，所述Si1-yGey的Ge组分y保持一致，其中0＜y＜1；各个双层薄膜中，所述Si层的厚度取值相等，所述Si1-yGey层的厚度取值相等，但双层薄膜中所述Si层与所述Si1-yGey层的厚度取值并没有相关性，即在本实施例一中，周期m＝5时，则Ti 31＝Ti 32＝Ti 33＝Ti 34＝Ti 35，Tii 31＝Tii 32＝Tii 33＝Tii 34＝Tii 35，但Ti 31与Tii 31的取值并没有相关性，既可以相等也可以互不相等。接着执行步骤3)。
如图3所示，在步骤3)中，采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法，在所述超晶格3上外延一Ge组分为z厚度为Tz的Si1-zGez层4，其中，0＜z＜1，200＜Tz＜1000nm，具体地z＝0.3为优选值，Tz＝500nm为优选值，并使所述Si1-zGez层4弛豫以形成弛豫Si1-zGez层4，由所述弛豫Si1-xGex层2、超晶格3和弛豫Si1-zGez层4构成虚衬底6。
需要特殊说明的是，由于现在研究和实验已经发现，在Si衬底上外延一固定Ge组分a的SiGe薄膜的时候，所述外延SiGe薄膜存在一个临界厚度hc，当所述外延SiGe薄膜厚度小于所述临界厚度hc的时候，所述外延SiGe薄膜是完全应变的；当所述外延SiGe薄膜厚度大于所述临界厚度hc的时候，所述外延SiGe薄膜是弛豫的。其中，所述临界厚度hc随所述外延SiGe薄膜中Ge的组分a的增加而降低，具体地，所述临界厚度hc与Ge组分a的关系为hc≈0.0234/(1+0.04a)2×ln(hc/4)(请参阅文献“People R and Bean J C.[J].Appl.Phys.Lett.，1985，47(3)：322～324.”)。在本实施例一中，所述Si1-zGez层4的Ge组分z＝0.3，厚度为200＜Tz＜1000nm，具体地，Tz＝500nm时，所述Si1-zGez层4已经超过临界厚度，则所述Si1-zGez层4会发生弛豫，即生成所述弛豫Si1-zGez层4。另外，由于位于所述弛豫Si1-zGez层4下面的所述超晶格3可以有效抑制缺陷，使得大部分缺陷集中在所述超晶格3中，因此，所述弛豫Si1-zGez层4可以保持较好的晶体质量。
需要进一步说明的是，所述弛豫弛豫Si1-xGex层2、所述超晶格3和所述弛豫Si1-zGez层4中的Ge组分x、y和z并没有相关性，三者中的任意两者取值可以相等也可以互不相等。
在本实施例一中，所述步骤3)还包括在形成所述虚衬底6后，将所述Si衬底1和所述虚衬底6在750～850℃温度下退火1～10分钟使所述弛豫Si1-zGez层4进一步弛豫的步骤，其中，优选温度为800℃，优选时间为5分钟。
在其他的实施方式中，于所述步骤3)中，在形成所述虚衬底6后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底6中，将所述Si衬底1和所述虚衬底6在800～900℃温度下退火1～10分钟以使所述弛豫Si1-zGez层4进一步弛豫，其中，优选温度为850℃，优选时间为2分钟，He离子优选剂量为1×1016cm-2，由于优选的注入能量依据Tz的不同而不一样，针对优选值Tz＝500nm的情况，优选注入能量为80kev。接着进行步骤4)。
如图4所示，在步骤4)中，在所述弛豫Si1-zGez层4上外延一厚度为TSi的Si层5，其中，3≤TSi≤50nm，优选值TSi＝20nm，由于所述Si1-zGez层4是弛豫的，最后外延的所述Si层5保持张应变，即所述Si层5成为应变Si层5，以完成应变Si的制备。
在本实施例一中，于所述步骤4)中，在形成所述应变Si层5后，将所述Si衬底1、所述虚衬底6和所述应变Si层5在750～850℃温度下退火1～10分钟，其中，优选温度为800℃，优选时间为5分钟，进一步弛豫所述弛豫Si1-zGez层4以使所述应变Si层5的张应变进一步增大。
在其他的实施方式中，于所述步骤4)中，在形成所述应变Si层5后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底6中，将所述Si衬底1、所述虚衬底6和所述应变Si层5在800～900℃温度下退火1～10分钟，进一步弛豫所述弛豫Si1-zGez层4以使所述应变Si层5的张应变进一步增大，其中，优选温度为850℃，优选时间为2分钟，He离子优选剂量为1×1016cm-2，由于优选的注入能量依据Tz的不同而不一样，针对优选值Tz＝500nm的情况，优选注入能量为80kev。
相对于传统方法需要外延几微米甚至十几微米的缓冲层而后再制备弛豫SiGe层和应变Si，使用本发明SiGe中嵌入超晶格制备应变Si时，只需在Si衬底上外延厚度为一微米左右的虚衬底，而后再制备出应变Si。本发明通过降低制备应变Si所需的虚衬底厚度，可以大大节省外延时间，降低成本。
实施例二
实施例二与实施例一采用基本相同的技术方案，不同之处在于二者在制备所述超晶格时，虽然所述超晶格的双层薄膜均包含Si1-yGey层和Si层，但所述Si1-yGey层和所述Si层的上下位置不同。在实施例一中，所述双层薄膜为所述Si/Si1-yGey双层薄膜；而在本实施例二中，所述双层薄膜为Si1-yGey/Si双层薄膜。
请参阅图5，在本实施例二中，超晶格3′的双层薄膜为Si1-yGey/Si双层薄膜31′～35′，仅以如图5中的双层薄膜31′为例，在所述Si1-yGey/Si双层薄膜31′中，Si层312′位于Si1-yGey层311′之上。
综上所述，本发明SiGe中嵌入超晶格制备应变Si时，只需在Si衬底上外延厚度为一微米左右的虚衬底，而后再制备出应变Si。相对于制备应变Si的传统方法需要在Si衬底上外延几微米甚至十几微米的缓冲层后再制备出弛豫SiGe层和应变Si，本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于外延设备长时间不间断进行外延而造成的安全隐患。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种SiGe中嵌入超晶格制备应变Si的方法，其特征在于，该方法至少包括以下步骤：
1)提供一Si衬底，在所述Si衬底上外延一Ge组分为x的Si1-xGex层并使其弛豫以形成弛豫Si1-xGex层，其中，0＜x＜1；
2)在所述弛豫Si1-xGex层上外延双层薄膜，所述双层薄膜包括Si层和Si1-yGey层，其中0＜y＜1，然后多次重复外延所述双层薄膜，以在所述弛豫Si1-xGex层上制备出超晶格；
3)在所述超晶格上外延一Ge组分为z的Si1-zGez层，其中，0＜z＜1，并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；
4)在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。
2.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤1)至步骤4)中是采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法进行外延的。
3.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤2)中双层薄膜为Si/Si1-yGey双层薄膜，所述Si/Si1-yGey双层薄膜为所述Si1-yGey层位于所述Si层之上。
4.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤2)中双层薄膜为Si1-yGey/Si双层薄膜，所述Si1-yGey/Si双层薄膜为所述Si层位于所述Si1-yGey层之上。
5.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤2)中，Si1-yGey层的厚度范围是1～100nm，所述Si层的厚度范围是1～100nm；多次重复外延所述双层薄膜时，所述重复次数范围是2～50次。
6.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤3)还包括在形成所述虚衬底后，将所述Si衬底和所述虚衬底在750～850℃温度下退火1～10分钟使所述弛豫Si1-zGez层进一步弛豫的步骤。
7.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：于所述步骤3)中，在形成所述虚衬底后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底中，将所述Si衬底和所述虚衬底在800～900℃温度下退火1～10分钟以使所述弛豫Si1-zGez层进一步弛豫。
8.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：于所述步骤4)中，在形成所述应变Si后，将所述Si衬底、所述虚衬底和所述应变Si在750～850℃温度下退火1～10分钟，进一步弛豫所述弛豫Si1-zGez层以使所述应变Si的张应变进一步增大。
9.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：于所述步骤4)中，在形成所述应变Si后，将He离子以5×1015～3×1016cm-2的剂量，以30～150keV的能量注入到所述虚衬底中，将所述Si衬底、所述虚衬底和所述应变Si在800～900℃温度下退火1～10分钟，进一步弛豫所述弛豫Si1-zGez层以使所述应变Si的张应变进一步增大。
10.根据权利要求1所述的SiGe中嵌入超晶格制备应变Si的方法，其特征在于：所述步骤4)中的Si层的厚度范围是3～50nm。
CN201110418827.0A 2011-12-14 2011-12-14 一种SiGe中嵌入超晶格制备应变Si的方法 Expired - Fee Related CN103165420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110418827.0A CN103165420B (zh) 2011-12-14 2011-12-14 一种SiGe中嵌入超晶格制备应变Si的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110418827.0A CN103165420B (zh) 2011-12-14 2011-12-14 一种SiGe中嵌入超晶格制备应变Si的方法

Publications (2)

Publication Number Publication Date
CN103165420A true CN103165420A (zh) 2013-06-19
CN103165420B CN103165420B (zh) 2015-11-18

Family

ID=48588407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110418827.0A Expired - Fee Related CN103165420B (zh) 2011-12-14 2011-12-14 一种SiGe中嵌入超晶格制备应变Si的方法

Country Status (1)

Country Link
CN (1) CN103165420B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
TW546713B (en) * 2001-06-12 2003-08-11 Ibm Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
CN1615541A (zh) * 2002-01-23 2005-05-11 国际商业机器公司 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
CN1615540A (zh) * 2001-11-22 2005-05-11 埃斯苏黎世公司 用低能量等离子体增强化学气相沉积法形成高迁移率硅锗结构
CN1767148A (zh) * 2004-10-19 2006-05-03 硅绝缘体技术有限公司 具有应变硅层的晶片结构体的制造方法和该方法的中间产物
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
CN101053064A (zh) * 2004-11-02 2007-10-10 皇家飞利浦电子股份有限公司 生长应变层的方法
CN101273449A (zh) * 2005-08-03 2008-09-24 Memc电子材料有限公司 在应变硅层中具有提高的结晶度的应变绝缘体上硅（ssoi）结构
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上应变硅制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
TW546713B (en) * 2001-06-12 2003-08-11 Ibm Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
CN1615540A (zh) * 2001-11-22 2005-05-11 埃斯苏黎世公司 用低能量等离子体增强化学气相沉积法形成高迁移率硅锗结构
CN1615541A (zh) * 2002-01-23 2005-05-11 国际商业机器公司 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
CN1767148A (zh) * 2004-10-19 2006-05-03 硅绝缘体技术有限公司 具有应变硅层的晶片结构体的制造方法和该方法的中间产物
CN101053064A (zh) * 2004-11-02 2007-10-10 皇家飞利浦电子股份有限公司 生长应变层的方法
CN101273449A (zh) * 2005-08-03 2008-09-24 Memc电子材料有限公司 在应变硅层中具有提高的结晶度的应变绝缘体上硅（ssoi）结构
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上应变硅制备方法

Also Published As

Publication number Publication date
CN103165420B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
Holländer et al. Strain relaxation of pseudomorphic Si1− xGex/Si (100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication
CN101866874B (zh) 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN104517883A (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
JP2006080510A (ja) ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ｇｅ含有量が高い緩和Ｓｉ１−ＸＧｅＸ（０＜ｘ＜１）層を形成する方法
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
Chen et al. A double quantum dot defined by top gates in a single crystalline InSb nanosheet
CN103632930B (zh) 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN103165420A (zh) 一种SiGe中嵌入超晶格制备应变Si的方法
CN103165408B (zh) 一种嵌入超晶格制备应变Si的方法
Knapp et al. Characterization of a gate-defined double quantum dot in a Si/SiGe nanomembrane
CN103219275B (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN103165409B (zh) 一种嵌入超晶格层组制备应变Si的方法
CN101866875B (zh) 一种利用层转移和离子注入技术制备sgoi材料的方法
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
CN103065932A (zh) 一种张应变Ge薄膜的制备方法及层叠结构
Chrastina et al. Thin relaxed SiGe virtual substrates grown by low-energy plasma-enhanced chemical vapor deposition
Khludkov et al. Electrical, Structural, and Magnetic Properties of Gallium Arsenide Doped with Iron
Reiche et al. Single-electron transitions in one-dimensional native nanostructures
CN103165511B (zh) 一种制备goi的方法
Islam et al. Threading Dislocations in Metamorphic Semiconductor Buffer Layers Containing Chirped Superlattices
CN103065931B (zh) 一种制备半导体弛豫、应变材料并使其层转移的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

Termination date: 20181214

CF01 Termination of patent right due to non-payment of annual fee