JP2004342816A

JP2004342816A - 半導体基板の製造方法

Info

Publication number: JP2004342816A
Application number: JP2003137156A
Authority: JP
Inventors: Takeshi Senda; 剛士仙田; Koji Sensai; 宏治泉妻; Masato Igarashi; 昌人五十嵐; Hisatsugu Kurita; 久嗣栗田
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2003-05-15
Filing date: 2003-05-15
Publication date: 2004-12-02

Abstract

【課題】ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図ることができ、かつ、ＳｉとＳｉＧｅとの格子不整合により発生するＳｉＧｅ層における貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供する。
【解決手段】酸素イオンをシリコン基板の深さ６０ｎｍ以上１００ｎｍ以下に注入した後、該シリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする半導体基板の製造方法を用いる。
【選択図】なし

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法、より詳細には、ＳｉＧｅ層を有する半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、シリコン基板上に、ＳｉＧｅ層を介してＳｉをエピタキシャル成長させた歪Ｓｉ層をチャネル領域に用いた高速デバイスが提案されている。
この歪Ｓｉ層は、Ｓｉに比べて格子定数が大きいＳｉＧｅに引っ張られて歪を生じており、これにより、Ｓｉのバンド構造が変化し、縮退が解けて、キャリア移動度が増大する。
よって、この歪Ｓｉ層をチャネル領域に用いることにより、バルクＳｉを用いた場合の１．５倍以上のキャリア移動の高速化が可能となる。
【０００３】
上記のような歪Ｓｉ層を、転位が生じることなく得るためには、シリコン基板上に転位密度が低いＳｉＧｅ層をエピタキシャル成長させる必要がある。
しかしながら、ＳｉとＳｉＧｅは格子定数が異なることから、格子不整合により転位が発生し、その影響が歪Ｓｉ層にまで及び、その結果、デバイス活性層である歪Ｓｉ層において、転位が生じるという問題があった。
【０００４】
これに対しては、従来は、エピタキシャル成長の過程において、ＳｉＧｅ層中のＧｅ濃度を段階的に増加させる組成傾斜層を形成することにより、転位の発生を防止する方法が採用されていた（例えば、特許文献１参照）。
【０００５】
しかしながら、この方法でも、トランジスタの動作不良を防止するほどの転位の低減化を図ることは困難であった。
また、Ｇｅ濃度を段階的に増加させるため、ＳｉＧｅ層の厚さが約３μｍと非常に厚いものとなり、このような厚いＳｉＧｅ層のエピタキシャル成長には時間を要し、生産効率、コストの面においても劣っていた。
【０００６】
上記課題に対しては、基板上に形成された歪ＳｉＧｅ層に酸素イオンを注入することにより、この上に、歪Ｓｉ層を形成する方法が提案されている（特許文献２参照）。
また、シリコン基板表面近傍に水素イオンまたはヘリウムイオンを注入し、該シリコン基板上にＳｉＧｅ層をエピタキシャル成長させる方法も提案されている（特許文献３）。
【０００７】
【特許文献１】
特開平６−２５２０４６号公報
【特許文献２】
特開２００１−１４８４７３号公報
【特許文献３】
特開２００３−７６１５号公報
【０００８】
【発明が解決しようとする課題】
上記特許文献１に記載されたＳｉＧｅ層中に酸素イオンを注入させる方法は、該ＳｉＧｅ層が、格子緩和されたＳｉＧｅ層の上層と、ＳｉＧｅ層の下層とに分離された後、１２００〜１３５０℃程度の熱処理により、酸素導入部分に酸化層を形成し、格子緩和ＳｉＧｅ層上に歪Ｓｉ層を形成させるというものである。
すなわち、この方法により得られる半導体基板は酸化層を挟む構造からなるものである。そのため、酸素イオンを注入するために形成されるＳｉＧｅ層は、それほど薄くすることはできない。
【０００９】
また、上記特許文献２に記載された方法は、シリコン基板表面近傍に注入されるイオンが、水素イオンまたはヘリウムイオンであり、大きさの小さいイオンであることから、これらの小さなイオンが格子緩和を促進し、十分な転位低減効果が得られるとはいい難いものであった。
【００１０】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図ることができ、かつ、格子不整合により発生する貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、酸素イオンを注入したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする。
上記製造方法によれば、格子不整合により発生する転位を、酸素イオン注入により生じたダメージにより捕捉、終端させることが可能となり、貫通転位密度の低減化を図り、ＳｉＧｅ層の薄層化を図ることができる。
【００１２】
本発明においては、前記酸素イオンは、前記シリコン基板の深さ６０ｎｍ以上１００ｎｍ以下に注入されることが好ましい。
上記範囲の深さ位置に、酸素イオンを注入することにより、酸素イオンの注入に伴って生じるダメージによる転位発生抑制の大きな効果が得られる。
【００１３】
また、本発明に係る半導体基板の製造方法は、前記ＳｉＧｅ層上に、さらに、Ｓｉ層を形成することを特徴とする。
このようにして形成された半導体基板においては、Ｓｉ層への転位の伝播が低減されるため、このＳｉ層は転位密度の低い歪Ｓｉ層として得ることができ、キャリア移動度の高速化を図ることができる。
【００１４】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係る半導体基板の製造方法は、酸素イオンを注入したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させるものである。
すなわち、ＳｉＧｅ層を有する半導体基板を作製する際、シリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させる前に、シリコン基板に酸素イオンを注入しておく。
上記製造方法によれば、ＳｉとＳｉＧｅとの格子不整合により発生する転位を、酸素イオン注入により生じたシリコン基板上のダメージにより捕捉、終端させることが可能となる。このため、ＳｉＧｅ層表面にまで貫通する転位密度を低減化させることができる。
したがって、ＳｉＧｅ層上に、さらに、歪Ｓｉ層を形成させる場合においても、貫通転位を抑制するために、従来は、組成傾斜層等によりμｍオーダーの厚さを要していたＳｉＧｅ層を、ｎｍオーダーにまで薄層化させることができる。
【００１５】
本発明においては、シリコン基板に酸素イオンを注入することにより、シリコン基板には、亀裂、気泡、格子欠陥、格子歪等のダメージが生じる。このダメージが、格子不整合により発生する転位を捕捉または終端させる役割を果たす。
酸素は水素やヘリウムよりも大きい、すなわち、重い元素であるため、酸素イオンを注入する方が、水素イオンやヘリウムイオンを注入するよりも、転位を捕捉または終端させる効果が大きい。
【００１６】
前記酸素イオンは、前記シリコン基板の深さ６０ｎｍ以上１００ｎｍ以下に注入されることが好ましい。
上記範囲の深さ位置に、酸素イオンを注入することにより、酸素イオンの上記のような種々のダメージによる転位発生抑制の大きな効果が得られる。特に、前記深さが８０ｎｍのとき、上記効果は最大となる。
ただし、酸素イオンを注入した際、実際には、図１にも示すように、酸素イオン濃度（密度）は、特定の深さのみに存在するのではなく、分布に広がりを有する。このため、上記範囲の深さ位置、特に、深さ８０ｎｍにおいて、酸素イオンがピーク濃度（密度）となることが好ましい。
【００１７】
図１に、シリコン基板への酸素イオン注入深さとダメージの深さプロファイルを示す。
図１は、シリコン基板の深さ４００ｎｍを目標に酸素イオンを注入した際の酸素イオン密度と深さの関係、および、該酸素イオン注入により生じた亀裂、気泡、格子欠陥、格子歪等のダメージの密度と深さの関係を示したものである。
図１から分かるように、酸素イオンの目標注入深さが４００ｎｍである場合、それに伴って生じるダメージは、３２０ｎｍがピークとなる。
すなわち、前記ダメージ密度のピーク深さが、酸素イオン注入の目標深さよりも、約８０ｎｍ浅い。
このことから、酸素イオンの注入深さが８０ｎｍであるとき、深さ０ｎｍ、すなわち、シリコン基板最表面において、前記ダメージ密度が最大となると言える。
【００１８】
前記酸素イオンの注入深さは、ドーズ量および加速電圧を調整することにより、適宜調整することができる。
【００１９】
上記のようにして形成されたＳｉＧｅ層上には、Ｓｉ層を積層させることにより、転位密度の低い歪Ｓｉ層を形成することができる。
上述したように、転位密度の低い歪Ｓｉ層を形成した基板においては、該歪Ｓｉ層は、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【００２０】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
酸素イオンを深さ８０ｎｍを目標に注入（ドーズ量：４×１０^１７ａｔｏｍｓ／ｃｍ^２、加速電圧：５０ｋｅＶ）したシリコン基板上に、ＳｉＧｅ層（Ｓｉ：７０％、Ｇｅ：３０％）を厚さ８０ｎｍでエピタキシャル成長させて、さらに、歪Ｓｉ層（厚さ２０ｎｍ）をエピタキシャル成長させた。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のエッチピット密度（ＥＰＤ：ＥｔｃｈＰｉｔＤｅｎｓｉｔｙ）を評価したところ、５．５×１０^２（／ｃｍ^２）であった。
【００２１】
［実施例２］
酸素イオンを深さ２００ｎｍを目標に注入（ドーズ量：４×１０^１７ａｔｏｍｓ／ｃｍ^２、加速電圧：１００ｋｅＶ）したシリコン基板上に、実施例１と同様にして、エピタキシャル処理を行った。
処理した基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを評価したところ、３．８×１０^３（／ｃｍ^２）であった。
【００２２】
［比較例１］
水素イオンを深さ８０ｎｍを目標に注入（ドーズ量：４×１０^１７ａｔｏｍｓ／ｃｍ^２、加速電圧：５０ｋｅＶ）したシリコン基板上に、実施例１と同様にして、エピタキシャル処理を行った。
処理した基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを評価したところ、８．５×１０^５（／ｃｍ^２）であった。
【００２３】
［比較例２］
水素イオンを深さ２００ｎｍを目標に注入（ドーズ量：４×１０^１７ａｔｏｍｓ／ｃｍ^２、加速電圧：１００ｋｅＶ）したシリコン基板上に、実施例１と同様にして、エピタキシャル処理を行った。
処理した基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを評価したところ、６．３×１０^６（／ｃｍ^２）であった。
【００２４】
［比較例３］
バルクのシリコン基板上に、イオン注入をせずに、実施例１と同様にして、エピタキシャル処理を行った。
処理した基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを評価したところ、７．８×１０^８（／ｃｍ^２）であった。
【００２５】
上記実施例および比較例から、イオン注入の有無で比較すると、酸素イオン、水素イオンのいずれの場合にも、イオン注入されていないバルクシリコン基板（比較例３）よりも、ＥＰＤ、すなわち、歪Ｓｉ層における転位の発生が抑制されていることが認められた。
また、同じ深さにイオン注入した場合、酸素イオン（実施例１、２）の方が、水素イオン（比較例１、２）よりも転位の抑制の効率が優れていることが認められた。
さらに、酸素イオンを注入した場合、深さ８０ｎｍ（実施例１）の方が、深さ２００ｎｍ（実施例２）よりも、歪Ｓｉ層における転位の発生が抑制されていることが認められた。
【００２６】
【発明の効果】
本発明に係る製造方法によれば、ＳｉＧｅ層の薄層化を図ることができ、かつ、格子不整合により発生する貫通転位密度の低減化を図ることができる。これにより、ＳｉＧｅ層を有する半導体基板の生産コストの削減、生産効率の向上を図ることも可能となる。
また、本発明に係る製造方法により得られたＳｉ層を有する半導体基板を用いれば、転位密度の低い高品質の歪Ｓｉ層が形成されているため、これをチャネル領域として用いることにより、キャリア移動度の高速化が図られることとなり、半導体素子のより一層の微細化、高性能化等に寄与することができる。
【図面の簡単な説明】
【図１】シリコン基板の深さ４００ｎｍを目標に酸素イオンを注入した際の酸素イオン密度と深さの関係、および、該酸素イオン注入により生じたダメージの密度と深さの関係を示した線図である。

Claims

酸素イオンを注入したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする半導体基板の製造方法。
前記酸素イオンは、シリコン基板の深さ６０ｎｍ以上１００ｎｍ以下に注入されることを特徴とする請求項１記載の半導体基板の製造方法。
前記ＳｉＧｅ層上に、さらに、Ｓｉ層を形成することを特徴とする請求項１または請求項２記載の半導体基板の製造方法。