CN110690108B - 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法 - Google Patents

一种无气泡坑超高质量SOI基Ge薄膜异质键合方法 Download PDF

Info

Publication number
CN110690108B
CN110690108B CN201910942951.3A CN201910942951A CN110690108B CN 110690108 B CN110690108 B CN 110690108B CN 201910942951 A CN201910942951 A CN 201910942951A CN 110690108 B CN110690108 B CN 110690108B
Authority
CN
China
Prior art keywords
film
soi
sheet
deionized water
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910942951.3A
Other languages
English (en)
Other versions
CN110690108A (zh
Inventor
柯少颖
陈松岩
黄东林
周锦荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Minnan Normal University
Original Assignee
Xiamen University
Minnan Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University, Minnan Normal University filed Critical Xiamen University
Priority to CN201910942951.3A priority Critical patent/CN110690108B/zh
Publication of CN110690108A publication Critical patent/CN110690108A/zh
Application granted granted Critical
Publication of CN110690108B publication Critical patent/CN110690108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明涉及一种无气泡坑超高质量SOI基剥离Ge薄膜的制备方法。所述制备方法包括基片的清洗、Ge片的离子注入、中间层的制备、Ge薄膜的智能剥离四个阶段的处理方法。本发明利用a‑Ge和a‑Si薄膜作为Ge/SOI键合中间层实现SOI基Ge薄膜的智能剥离，再将SOI基Ge薄膜放置在真空氛围内进行高温热退火，实现Ge/Si键合界面副产物的有效排出和点缺陷的有效修复。

Description

一种无气泡坑超高质量SOI基Ge薄膜异质键合方法
技术领域
本发明涉及一种无气泡坑超高质量SOI基剥离Ge薄膜的制备新方法，尤其是涉及一种在真空环境下具有优异高温特性、高温下键合界面能有效排除副产物、可实现超高Ge薄膜晶体质量的SOI基剥离Ge薄膜的制备方法。
背景技术
在过去的几十年中，外延技术主宰了半导体器件工艺领域，外延技术除了应用于高质量同质结的制备外，还被大量用于异质结的制备。Ge/Si异质外延技术不仅使得异质材料能实现有效混合集成，而且基于Ge/Si异质混合集成材料制备的器件具有更佳的性能[1,2]。然而，Ge/Si异质材料存在晶格不匹配的问题，Ge材料的晶格常数比Si材料大(4.2％)，晶格不匹配意味着在外延生长过程中Ge/Si异质晶格界面会存在应力，随着Ge薄膜的生长，当Ge薄膜厚度超过临界厚度(几个原子层)，应力会通过在异质界面引入失配位错而得到释放，而失配位错倾向于在Ge薄膜表面终结，最终失配位错会在Ge薄膜中引入高密度的穿透位错(109cm-2[3])，导致器件暗电流的上升。虽然目前采用循环热退火和改良外延法可以将Ge薄膜中的穿透位错密度降低到接近106cm-2[4-6]，但异质外延由于始终无法突破晶格失配的物理限制，因此Si基Ge薄膜中的穿透位错密度无法进一步的降低。
近几年，低温Ge/Si异质键合由于能在低温下实现Si基Ge薄膜的剥离、能实现低位错密度Ge材料的制备、能尽可能的保持体Ge的光电性能和晶体质量而逐渐引起研究人员的注意[7-10]。Ge/Si贴合材料在低温下退火即可实现高强度键合界面，由于低温下Ge/Si键合界面失配位错的成核速率和传播速率下降，失配位错难以在Ge薄膜表面终结，因此可以在Si基上制备获得几乎无穿透位错的Ge薄膜材料。虽然低温Ge/Si键合技术具有诸多优点，然而目前国际上报道的Ge/Si异质键合仍然无法实现零气泡的Ge/Si键合界面[7,8]，因此无法获得Ge薄膜的有效剥离。气泡位置是键合界面分开的位置，也是无法制备器件的区域，在智能剥离Ge薄膜之后，原先气泡的位置由于失去了体Ge的支撑会由于内压过高而发生破裂，导致Ge薄膜剥离的有效面积减少。其次在Ge/Si半导体器件制备工艺中涉及到诸多高温处理工艺，如杂质激活需要将Ge材料的温度升高500℃以上，而目前采用智能剥离的Ge薄膜在高温下由于GeO的挥发容易在Ge/Si键合界面形成高密度气泡，导致气泡坑的出现。因此，如何实现一个具有优异高温特性、高温下键合界面能有效排除副产物、可实现超高Ge薄膜晶体质量的Si基Ge薄膜剥离方法是目前Ge/Si键合亟待解决的问题，而SOI基Ge薄膜的有效剥离更是制备高性能光电器件的必经途径。
本专利提出一种简单、低成本的高质量SOI基剥离Ge薄膜的制备方法，本方法制备的SOI基剥离Ge薄膜具有优异的高温特性，可以在真空环境中高温退火而不产生气泡坑，Ge薄膜中由于注H+引入的点缺陷在高温下真空退火也能得到有效的修复，使得剥离Ge薄膜的晶体质量得到改善。
引用文献：
[1]Liu,Z.,et al.(2017).48GHz high-performance Ge-on-SOI photodetectorwith zero-bias 40Gbps grown by selective epitaxial growth.Journal ofLightwave Technology,35(24),5306-5310.
[2]Vivien,L.,et al.(2009).42GHz pin Germanium photodetectorintegrated in a silicon-on-insulatorwaveguide.Optics express,17(8),6252-6257.
[3]Michel,J.,et al.(2010).High-performance Ge-on-Siphotodetectors.Nature photonics,4(8),527.
[4]Luan,H.C.,et al.(1999).High-quality Ge epilayers on Si with lowthreading-dislocation densities.Applied physics letters,75(19),2909-2911.
[5]Huang,S.,et al.(2012).Depth-dependent etch pit density in Geepilayer on Si substrate with a self-patterned Ge coalescence islandtemplate.Thin Solid Films,520(6),2307-2310.
[6]Currie,M.T.,et al.(1998).Controlling threading dislocationdensities in Ge on Si using graded SiGe layers and chemical-mechanicalpolishing.Applied Physics Letters,72(14),1718-1720.
[7]Byun,K.Y.,et al.(2010).Low temperature germanium to silicon directwafer bonding using free radical exposure.Applied Physics Letters,96(10),102110.
[8]Byun,K.Y.,et al.(2011).Comprehensive investigation of Ge-Si bondedinterfaces using oxygen radical activation.Journal ofApplied Physics,109(12),123529.
[9]Gity,F.,et al.(2012).Characterization of germanium/silicon p-njunction fabricated by low temperature direct wafer bonding and layerexfoliation.Applied Physics Letters,100(9),092102.
[10]Gity,F.,et al.(2012).Ge/Si pn diode fabricated by direct waferbonding and layer exfoliation.ECS Transactions,45(6),131-139.
发明内容
本发明的目的在于针对SOI基低温智能剥离的Ge薄膜存在气泡坑、无法承受高温热处理、Ge薄膜中点缺陷无法得到有效修复的问题，提出一种简单、低成本的高质量SOI基Ge薄膜的制备方法，成功实现了无气泡坑、可承受高温处理、可修复点缺陷的SOI基Ge薄膜的制备。首先利用a-Ge和a-Si薄膜作为Ge/Si键合中间层实现SOI基Ge薄膜的智能剥离，再将SOI基Ge薄膜放置在真空氛围内进行高温热退火，实现Ge/Si键合界面副产物的有效排出和点缺陷的有效修复。
为了达到上述目的，本发明采取以下技术方案：
一种无气泡坑超高质量SOI基剥离Ge薄膜的制备方法，包括基片的清洗、Ge片的离子注入、中间层的制备、Ge薄膜的智能剥离；
具体包括以下步骤：
1)SOI片和Ge片用丙酮、乙醇和去离子水分别依次超声清洗10～15min，去除基底表面吸附颗粒物和有机物；
2)经上述1)步骤有机超声清洗完的Ge片采用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
3)经上述2)步骤冲洗完的Ge片采用PECVD生长90nm的SiO2保护层；
4)经上述3)步骤生长完SiO2保护层的Ge片采用离子注入机进行H+注入，将Ge片放入离子注入真空腔，待真空压强达到10-6Torr时对Ge表面进行H+注入，离子注入光栏为5cm×5cm，注入能量为60keV，注入剂量为5×1016cm-2；
5)经上述4)步骤离子注入完的Ge片采用体积比为HF:H2O＝1:20的溶液浸泡10min去除氧化层，去离子水冲洗10～15次；
6)经上述5)冲洗完的Ge片用丙酮、乙醇和去离子水分别依次超声清洗10～15min，去除基底表面吸附颗粒物和有机物；
7)经上述1)步骤有机超声清洗完的SOI片，先用体积比为H2SO4:H2O2＝4:1的溶液煮沸10～15min，去离子水冲洗10～15次，再将SOI片用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
8)经上述7)步骤处理完的SOI片，先用体积比为NH4OH:H2O2:H2O＝1:1:4的溶液煮沸10～15min，去离子水冲洗10～15次，再将SOI片用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
9)经上述8)步骤处理完的SOI片，先用体积比为HCl:H2O2:H2O＝1:1:4的溶液煮沸10～15min，去离子水冲洗10～15次，再将SOI片用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
10)经上述9)步骤处理完的SOI片用涂胶机甩干后放入磁控溅射系统，待溅射室本底真空度小于1×10-4Pa，向溅射室内充入纯度为5N的Ar气体，调节真空腔内气压；
11)室温下，在SOI片表面溅射a-Si薄膜然后再溅射a-Ge薄膜，通过控制磁控溅射靶位电流和样品托转速来调节溅射薄膜的速率；
12)经上述11)步骤溅射完a-Si/a-Ge薄膜后，采用体积比为compol 80:H2O＝1:3的溶液对a-Ge表面进行抛光2min；
13)经上述12)步骤处理完的SOI片采用丙酮、乙醇和去离子水分别依次超声清洗10～15min，去除基底表面吸附颗粒物和有机物；
14)经上述6)步骤清洗完的Ge片和13)步骤清洗完的SOI片用体积比为HF:H2O＝1:20的溶液一起浸泡2～4min，去离子水冲洗10～15次；
15)经上述14)步骤处理完的SOI片与Ge片在大气中直接贴合在一起；
16)经上述15)步骤贴合后的Ge/SOI贴合片放入退火炉中进行低温热退火300℃退火30h，实现SOI基Ge薄膜的智能剥离；
17)经上述16)步骤剥离后的SOI片放置于PECVD真空腔内在Ge薄膜表面生长一层200nm SiO2作为退火保护层；
18)经上述17)步骤生长完SiO2的SOI片放置于真空氛围内进行短时间高温热退火，具体是500℃退火1h。
本发明的显著优点在于：
本发明创新性地提出一种无气泡坑超高质量SOI基剥离Ge薄膜的制备方法，通过a-Ge/a-Si中间层吸收高温下Ge/Si键合界面产生的副产物，实现无气泡坑SOI基Ge薄膜的制备，通过真空高温退火使得Ge薄膜中的点缺陷得到修复，获得超高质量的SOI基Ge薄膜材料。
附图说明
图1为本发明实施例1所得SOI基剥离Ge薄膜实物图；
图2为SOI基剥离Ge薄膜在真空500℃退火前后光学显微镜图；(a)退火前；(b)退火后；
图3.为SOI基剥离Ge薄膜在真空500℃退火前后双晶XRD测试图；(a)退火前；(b)退火后。
具体实施方式
以下实施例将结合附图对本发明作进一步的说明。
实施例1
所用设备为TRP-450复合薄膜溅射沉积系统，生长室内安置两个直流靶位和一个射频靶位。所用的靶材为5N(99.999％以上)的高纯Ge圆形靶材和5N(99.999％以上)的高纯Si圆形靶材。所用的SOI衬底材料顶层单晶Si薄膜厚度为220nm，晶向为(100)，杂质类型为N型，电阻率为0.001Ω·cm，BOX层厚度为2μm。所用的单晶Ge衬底材料晶向为(100)，杂质类型为N型，单面抛光，电阻率大于50Ω·cm。
一，基片的清洗和Ge片的离子注入
1)将SOI片和Ge片用丙酮、乙醇、去离子水分别依次超声清洗10～15min，去除基底表面附着颗粒物和有机物；
2)将清洗完的Ge片采用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
3)将冲洗完的Ge片放入PECVD真空腔，托盘加热到130℃，在Ge片上生长90nm的SiO2作为离子注入保护层，生长速率为24nm/min；
4)将生长完SiO2的Ge片放入离子注入真空腔，待真空压强达到10-6Torr时对Ge表面进行H+注入，离子注入光栏为5cm×5cm，注入能量为100keV，注入剂量为5×1016cm-2，没有对衬底加热或用液氮冷却，离子束偏离样品法线7°以避免沟道效应；
5)将注入完的Ge片采用体积比为HF:H2O＝1:20的溶液浸泡10min，去除Ge表面90nm SiO2，去离子水冲洗10～15次；
6)将冲洗完的Ge片用丙酮、乙醇和去离子水分别依次超声清洗10～15min，去除基底表面吸附颗粒物和有机物；
7)将1)步骤有机超声清洗完的SOI片，先用体积比为H2SO4:H2O2＝4:1的溶液煮沸10～15min，去离子水冲洗10～15次，再用体积比为HF:H2O＝1:20的溶液浸泡2～4mim，去离子水冲洗10～15次；
8)接着用体积比为NH4OH:H2O2:H2O＝1:1:4的溶液煮沸10～15min，去离子水冲洗10～15次，再用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
9)最后用体积比为HCl:H2O2:H2O＝1:1:4的溶液煮沸10～15min，去离子水冲洗10～15次，再用体积比为HF:H2O＝1:20的溶液浸泡2～4min，去离子水冲洗10～15次；
二，中间层的制备和Ge薄膜的智能剥离
1)将清洗完的SOI片用涂胶机在4000转甩干30s后放入溅射沉积系统，待磁控溅射室本底真空度小于1×10-4Pa，向溅射室内充入纯度为5N的Ar气体，通过调节气体流量控制溅射室内的压强，当通入的气体流量为4.2sccm时溅射室内的压强保持在0.4Pa，同时开启直流溅射电源；
2)在室温下，调节直流溅射电源电流为0.3A，电压为600V，样品托转速为10rpm，在Si衬底上溅射一层厚度为5nm的a-Si薄膜，沉积速率为12.14nm/min；
3)在溅射完a-Si后，将Ar气流量调至6.5sccm，真空腔内压强保持在0.5Pa，调节直流溅射电源电流为0.3A，电压为406V，样品托转速为10rpm，在a-Si上溅射一层厚度为35nm的a-Ge薄膜，沉积速率为23nm/min；
4)将溅射完a-Ge薄膜的SOI片取出后采用石蜡将SOI片背面粘附于加热板上温度为70℃的研磨台，而后将研磨台从加热板上取下直至石蜡固化，使SOI片紧紧粘附于研磨台上；
5)采用体积比为compol80:H2O＝1:3的抛光液在聚氨酯抛光垫上对SOI片表面的a-Ge薄膜进行抛光2min；
6)将抛光完的SOI片采用丙酮、乙醇和去离子水分别依次超声清洗10～15min，去离子水冲洗10～15遍，去除a-Ge表面吸附颗粒物；
7)将清洗后的Ge片和SOI片采用体积比为HF:H2O＝1:20的溶液浸泡2min，去离子水冲洗10～15次；
8)将冲洗后的Ge片和SOI片用涂胶机甩干后贴合在一起，并用手指给贴合后的样品施加一定的压力，在挤出界面气泡的同时使贴合样品贴合强度更高；
9)将贴合后的样品放入管式退火炉中，将管式炉用机械泵抽至真空，使样品在300℃退火30h，实现高强度Ge/SOI键合和Ge薄膜的智能剥离，升温降温速率为0.5℃/min；
10)将退火后的键合样品取出进行表面观测，剥离后的Ge薄膜的实物图如图1所示。
从图1中可以看出，除了边缘由于镊子夹过的位置出现了薄膜脱落之外，其他地方的Ge薄膜都完整的剥离下来，在Ge表面没有观察到破裂的气泡坑。图2为真空500℃退火前后SOI基Ge薄膜表面光学显微镜图，从图中可以看出，退火后Ge薄膜表面只有两个小气泡坑出现，说明键合界面a-Ge/a-Si有效的吸收了真空高温退火下键合界面副产物，实现了高温下几乎无气泡坑SOI基Ge薄膜的制备。图3为真空高温退火前后SOI基Ge薄膜的XRD测试图。从图中可以看出真空高温退火后Ge(004)峰的峰型变得对称，半高宽从退火前的185arcsec降低到154arcsec，这表明真空高温退火后Ge薄膜中的点缺陷得到了修复，Ge薄膜的晶体质量变好，实现了超高质量SOI基Ge薄膜的制备。

Claims (9)

1.一种无气泡坑超高质量SOI基剥离Ge薄膜的制备方法，其特征在于：
所述制备方法包括基片的清洗、Ge片的离子注入、中间层的制备、Ge薄膜的智能剥离四个阶段的处理方法；所述中间层的制备具体为：
步骤S31：经上述基片清洗完的SOI片，先用体积比为H2SO4:H2O2 =4:1的溶液煮沸10~15min，去离子水冲洗10~15次，再将SOI片用体积比为HF:H2O=1:20的溶液浸泡2~4 min，去离子水冲洗10~15次；
步骤S32：经上述步骤S31处理完的SOI片，先用体积比为NH4OH:H2O2:H2O=1:1:4的溶液煮沸10~15 min，去离子水冲洗10~15次，再将SOI片用体积比为HF:H2O=1:20的溶液浸泡2~4min，去离子水冲洗10~15次；
步骤S33：经上述步骤S32处理完的SOI片，先用体积比为HCl:H2O2:H2O=1:1:4的溶液煮沸10~15 min，去离子水冲洗10~15次，再将SOI片用体积比为HF:H2O=1:20的溶液浸泡2~4min，去离子水冲洗10~15次；
步骤S34：经上述步骤S33处理完的SOI片用涂胶机甩干后放入磁控溅射系统，待溅射室本底真空度小于1×10-4 Pa，向溅射室内充入纯度为5N的Ar气体，调节真空腔内气压；
步骤S35：室温下，在SOI片表面溅射a-Si薄膜然后再溅射a-Ge薄膜，通过控制磁控溅射靶位电流和样品托转速来调节溅射薄膜的速率；
步骤S36：经上述步骤S35溅射完a-Si/a-Ge薄膜后，采用体积比为compol 80:H2O=1:3的溶液对a-Ge表面进行抛光2 min；
步骤S37：经上述步骤S36处理完的SOI片采用丙酮、乙醇和去离子水分别依次超声清洗10~15 min，去除基底表面吸附颗粒物和有机物。
2.根据权利要求1所述的制备方法，其特征在于：
所述基片的清洗具体为：
步骤S1: SOI片和Ge片用丙酮、乙醇和去离子水分别依次超声清洗10~15 min，去除基底表面吸附颗粒物和有机物。
3.根据权利要求1所述的制备方法，其特征在于：
所述Ge片的离子注入具体为：
步骤S21 :经上述经过基片清洗完的Ge片采用HF和H2O溶液浸泡2~4 min，去离子水冲洗10~15次；
步骤S22：经上述步骤S21冲洗完的Ge片采用PECVD生长90 nm的SiO2保护层；
步骤S23：经步骤S22生长完SiO2保护层的Ge片采用离子注入机进行H+注入；
步骤S24：经步骤S23离子注入完的Ge片采用HF和H2O溶液浸泡10 min去除氧化层，去离子水冲洗10~15次；
步骤S25：经步骤S24冲洗完的Ge片用丙酮、乙醇和去离子水分别依次超声清洗10~15min，去除基底表面吸附颗粒物和有机物。
4.根据权利要求3所述的制备方法，其特征在于：步骤S21以及步骤S24
中所述HF和H2O溶液按照体积比HF:H2O=1:20混合。
5.根据权利要求3所述的制备方法，其特征在于：步骤S23具体为：将Ge片放入离子注入真空腔，待真空压强达到10-6 Torr时对Ge表面进行H+注入，离子注入光栏为5 cm×5 cm，注入能量为60keV，注入剂量为5×1016 cm-2。
6.根据权利要求1所述的制备方法，其特征在于：步骤S35中溅射a-Si薄膜具体为：调节直流溅射电源电流为0.3 A，电压为600 V，样品托转速为10 rpm，在SOI衬底上溅射一层厚度为5 nm的a-Si薄膜，沉积速率为12.14 nm/min。
7.根据权利要求1所述的制备方法，其特征在于：步骤S35中溅射a-Ge薄膜具体为：在溅射完a-Si后，将Ar气流量调至6.5 sccm，真空腔内压强保持在0.5 Pa，调节直流溅射电源电流为0.3 A，电压为406 V，样品托转速为10 rpm，在a-Si上溅射一层厚度为35 nm的a-Ge薄膜，沉积速率为23 nm/min。
8.根据权利要求1所述的制备方法，其特征在于：
所述Ge薄膜的智能剥离具体为：
步骤S41：经上述离子注入处理后的Ge片和生长完中间层后的后的SOI片用体积比为HF:H2O=1:20的溶液一起浸泡2~4 min，去离子水冲洗10~15次；
步骤S42：经上述步骤处理完的SOI片与Ge片在大气中直接贴合在一起；
步骤S43：经上述步骤S42贴合后的Ge/SOI贴合片放入退火炉中进行低温热退火，实现SOI基Ge薄膜的智能剥离；
步骤S44：经上述步骤S43剥离后的SOI片放置于PECVD真空腔内在Ge薄膜表面生长一层200 nm SiO2作为退火保护层；
步骤S45：经上述步骤S44生长完SiO2的SOI片放置于真空氛围内进行短时间高温热退火。
9.根据权利要求8所述的制备方法，其特征在于：步骤S43所述低温热退火具体为300℃退火30 h；步骤S45所述热退火具体为500℃退火1 h。
CN201910942951.3A 2019-09-30 2019-09-30 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法 Active CN110690108B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910942951.3A CN110690108B (zh) 2019-09-30 2019-09-30 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910942951.3A CN110690108B (zh) 2019-09-30 2019-09-30 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法

Publications (2)

Publication Number Publication Date
CN110690108A CN110690108A (zh) 2020-01-14
CN110690108B true CN110690108B (zh) 2022-04-01

Family

ID=69111334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910942951.3A Active CN110690108B (zh) 2019-09-30 2019-09-30 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法

Country Status (1)

Country Link
CN (1) CN110690108B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138097A (ja) * 2013-01-17 2014-07-28 Shin Etsu Handotai Co Ltd ＧｅＯＩウェーハの製造方法
CN108573878A (zh) * 2018-04-18 2018-09-25 厦门大学 无氧化层半导体低温键合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
KR20100064742A (ko) * 2008-12-05 2010-06-15 한국전자통신연구원 낮은 침투전위 밀도를 갖는 순수 게르마늄 박막 성장법
CN102290369B (zh) * 2011-09-22 2013-12-04 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
CN104867814B (zh) * 2015-04-24 2017-09-22 厦门大学 Ge薄膜键合制备绝缘层上锗的方法
CN108447819B (zh) * 2018-04-18 2021-06-11 厦门大学 一种无界面气泡绝缘层上锗键合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138097A (ja) * 2013-01-17 2014-07-28 Shin Etsu Handotai Co Ltd ＧｅＯＩウェーハの製造方法
CN108573878A (zh) * 2018-04-18 2018-09-25 厦门大学 无氧化层半导体低温键合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOI 基外延纯Ge 材料的生长及表征;蔡志猛等;《电子测试》;20160618;第38-39页 *

Also Published As

Publication number Publication date
CN110690108A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI719051B (zh) ＳｉＣ複合基板及其製造方法
TWI736554B (zh) ＳｉＣ複合基板之製造方法
EP1995788B1 (en) Method for manufacturing substrate for photoelectric conversion element
CN1122317C (zh) 用于生产半导体衬底的方法
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
CN110578171B (zh) 一种大尺寸低缺陷碳化硅单晶的制造方法
RU2721306C2 (ru) Способ изготовления составной подложки из sic
CN110690108B (zh) 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法
CN110690175B (zh) 一种提高剥离Si基和SOI基Ge薄膜质量的方法
JP2019169725A (ja) ＳｉＣ複合基板
CN110690174B (zh) 一种耐高温高质量SOI基剥离Ge薄膜的制备方法
CN110660654B (zh) 一种超高质量SOI基键合Ge薄膜的制备方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
CN110660655B (zh) 一种无气泡无穿透位错Ge/Si异质混合集成方法
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
CN110676158B (zh) 一种实现晶格阻断的零气泡Ge/Si异质混合集成方法
CN117305979A (zh) 一种基于氧化铝缓冲层的硅基单晶二维材料外延片及其制备方法
CN115787080A (zh) 一种晶圆级自支撑CdTe薄膜的制备方法
CN116779482A (zh) 一种提高Si基Ge薄膜热稳定性的键合方法
CN115274407A (zh) 一种mos晶圆薄膜制备方法
CN110634797A (zh) 一种图形化划道消除Ge/Si键合界面气泡的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant