JPH02260442A - 誘電体分離型半導体基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、誘電体分離型半導体基板に関する。

（従来の技術） 半導体装置の素子間分離を絶縁体で行なう、所謂誘電体
分離技術は、ｐｎ接合分離に比べて、高温動作時におい
て漏れ電流が少なくラッチアップがない、高耐圧素子を
分離する場合でも分離に必要な面積が少ない、電圧印加
の極性を考慮する必要がない、等の特徴を有している。

このような誘電体分離を実現するための方法として、い
くつかの方法が知られている。例えば、ＳＯ８と呼ばれ
るサファイヤ基板上にシリコンを気相成長させる方法、
絶縁膜上に堆積された非晶質シリコンを再結晶させる方
法、シリコンウェハの一部をエツチングしてその表面に
酸化膜を形成し、多結晶シリコンを堆積し、裏面から研
磨して、多結晶シリコンにより支持され、酸化膜により
島状に分離された単結晶シリコン領域を得る方法、直接
接着を利用した方法等がある。

これらの方法の中で、直接接着を利用した方法は、基板
の反りが少ないことや、活性層と呼ばれる、誘電体によ
り分離された素子を形成する部分に、厚い良質の単結晶
シリコン層を得ることが出来る等の利点を有する優れた
方法である。

このような直接接着を利用した誘電体分離型半導体基板
の製造は、通常、第２図に示すような方法により行われ
る。まず、少なくとも一方の面が鏡面研磨された、面方
位が（１００）の２枚のシリコンウェハ２１．２２を用
意しく第２図ａ）、少なくとも一方の表面、例えば活性
層となるウニｌ〜２１の表面に誘電体層２３を形成する
（第２図ｂ）。次に、これらウェハ２１．２２を直接接
着して一体化しく第２図Ｃ）％ウェハ２１側の表面を研
磨し、規定の厚さまで厚さを減少させる（第２図ｄ）。

活性層２１は、誘電体層２３によって支持体となるウェ
ハ２２と縦方向における分離がなされている。続いて、
活性層２１の横方向における分離を行なうため、活性層
２１の表面から誘電体層２３まで達する溝２４炙形成し
く第２図ｅ）、更に、溝の側面に誘電体層２５を形成す
る（第２図ｆ）。最後に、この溝２４を多結晶シリコン
２６で埋め、必要があれば表面の平坦化を行ない、誘電
体分離型半導体基板を得る（第２図ｇ）。

以上のプロセスにおいて、従来、溝２４の形成は、面異
方性エツチングと呼ばれる方法で行われていた。面異方
性エツチングとは、結晶の面方位によってエツチング速
度が異なるエツチングのことであり、例えばアルカリ性
エッチャントによりシリコンの（１００）面をエツチン
グすると、（１１１）　面はエツチングされず、第３図
に示すような７字型の断面形状を有する溝が得られる。

この場合、ウェハの表面３２は（１００）面、溝３１の
側壁３３は（１１１）面となり、側壁３３が作る角度θ
は常に５４．７度となる。面異方性エツチングではサイ
ドエツチングがなく、溝の形状を制御し易い。このこと
が、面異方性エツチングが分離溝の形成に利用されてい
る理由の一つである。

（発明が解決しようとする課題） しかし、面異方性エツチングによると、形成される溝の
断面形状は常に一定であるので、溝の幅が溝の深さすな
わち活性層の厚さに比例する。

従って、分離溝の形成を面異方性エツチングにより行な
うと、分離に必要な面積が大きくなり、素子を形成し得
る有効面積が小さくなるという欠点がある。この欠点は
、活性層の厚さが増大すると特に顕著となる。

本発明は、μ上の事情に鑑みなされたもので、分離溝の
幅を狭くすることが出来、素子の有効面積を大きくする
ことが可能な誘電体分離型半導体基板を提供することを
目的とする。

［発明の構成］ （課題を解決するための手段） 本発明の誘電体分離型半導体基板は、半導体素子が形成
され活性層となる第１のシリコン基板と、前記第１のシ
リコン基板を支持する第２のシリコン基板とを誘電体膜
を間に介して一体化してなり、前記第１のシリコン基板
は表面から前記誘電体膜に達する溝により複数領域に分
離されている。本発明の誘電体分離型半導体基板の特徴
は、前記第１のシリコン基板の面方位が（１１０）であ
り、前記溝の側壁の面方位が（１，１１）であることに
ある。

本発明の誘電体分離型半導体基板は、少な（とも一方の
表面が酸化された第１のシリコン基板と第２のシリコン
基板とを直接接着することにより一体化１．たちのとす
ることが出来る。この場合、第１のシリコン基板と第２
のシリコン基板の被接着面は鏡面研磨されていることが
望ましく、また、接若後には接着強度を増加させるため
、熱処理することが望ましい。

第１のシリコン基板に形成される表面から前記誘電体膜
に達する溝は、面異方性エツチングにより形成すること
が出来る。面異方性エツチングに用いるエッチャントと
しては、アルカリ性エッチャントを用いることが出来る
。アルカリ性エッチャントとしては、Ｎａ　ＯＨ，ＫＯ
Ｈ，ヒドラジン等がある。

（作用） 誘電体膜を間に介して一体化してなるシリコン半導体基
板においては、活性層側のシリコン基板として面方位が
（１１０）のシリコン基板を用い、このシリコン基板を
面異方性エツチングにより溝を形成すると、溝の側壁の
面方位は（１１１）となり、サイドエツチングのない垂
直な断面形状を有する溝が得られる。面異方性エツチン
グは、溝の深さと幅が一定となるため、活性層が厚くて
も溝の幅が広がることはない。

（実施例） 以下、図面を参照して、本発明の種々の実施例について
説明する。

実施例１ 第１図（ａ）〜（ｊ）は、本発明の一実施例に係る誘電
体分離型半導体基板の製造工程を示す断面図である。

まず、面方位が（１１０）で一方の面が鏡面研磨されて
いる、活性層となる第１のシリコンウェハ１１と、面方
位が（１００）で一方の面が鏡面研磨されている、支持
体となる第２のシリコンウェハ１２とを用意した（第１
図（ａ））。次に、第１のシリコンウェハ１１を熱酸化
し、表面に厚さ１μｍの酸化膜１３を形成した（第１図
（ｂ））。これら第１及び第２のシリコンウェハ１１．
１２を直接接着して一体化しく第１図（Ｃ））　、第１
のシリコンウェハ１１側の表面を研磨して活性層１１′
とした（第１図（ｄ））。

活性層１１′の厚さは１００μｍであった。

次に、一体化したシリコンウェハを熱酸化し、表面に厚
さ０．５μｍのエツチングマスク用酸化膜１４を形成し
た（第１図（ｅ））。そして、ホトエツチングにより溝
形成予定領域に対応する酸化膜の部分を除去しく第１図
（ｆ））　、酸化膜パターン１４′を形成した。次いで
、この酸化膜パターン１４′をマスクとして用いて、ア
ルカリ性エッチャントであるＫＯＨ％溶液により活性層
１１′のエツチングを行ない、垂直な分離溝１５を形成
した（第１図（ｇ））。そして、熱酸化を施し、溝１５
の側壁に酸化膜１６を形成した（第１図（ｈ））。

最後に、全面に多結晶シリコン１７を堆積して溝１５を
埋め（第１図（ｉ））　、多結晶シリコン１７の表面を
研磨して平坦化し、誘電体分離型半導体基板を得た（第
１図（ｊ））。

このようにして製造された誘電体分離型半導体基板の分
離溝１５の幅は１０μｍと狭く、島状に分離された活性
層の大きさは一辺３００μｍと大きく、半導体基板の有
効面積すなわち基板全面積に対する分離された活性層の
合計面積の割合は９４％と大きかった。

これに対し、従来のように、面方位（１００）の活性層
（厚さ１００μｍ）に面異方性エツチングにより分離溝
を形成した場合には、少なくとも１４２μｍの溝幅が必
要であり、実施例１と同様に島状に分離された活性層の
大きさを一辺３００μｍとした場合、半導体基板の有効
面積４６％と小さかった。

実施例２ 第４図は、本発明の誘電体分離型半導体基板を用いて、
その活性層に素子、即ち高耐圧の横型ＩＧＢＴを形成し
た例を示す断面図である。素子は、縦方向において酸化
膜４４により分離され、横方向において分離溝４１の内
面に形成された酸化膜４３及び分離・溝、４・１内に埋
められた多結晶シリコン４２により分離されている。

実施例２ 第５図は、本発明の誘電体分離型半導体基板を用いて、
その活性層に相互に分離された二つの素子、即ち高耐圧
の横型Ｉ　ＧＢＴとこれを制御するロジック部に低耐圧
のトランジスタ゛を形成した例を示す断面図である。各
素子は、縦方向において酸化膜５４により分離され、横
方向において分離溝５１の内面に形成された酸化膜５３
及び分離溝５１内に埋められた多結晶シリコン５２によ
り分離されている。

［発明の効果］ 以上説明したように、本発明の誘電体分離型半導体基板
によると、従来に比べはるかに分離溝の幅を狭くするこ
とが出来、それによって素子の有効面積を大きくするこ
とが可能である。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る誘電体分離型半導体
基板の製造工程を示す断面図、第２図は、従来の誘電体
分離型半導体基板の製造工程を示す断面図、第３図は、
面異方性エツチングにより形成された溝の断面図、第４
図は、本発明の誘電体分離型半導体基板に横型Ｉ　ＧＢ
Ｔ素子が形成されてなる半導体装置を示す断面図、第５
図は、本発明の誘電体分離型半導体基板に横型ＩＧＢＴ
素子およびロジック素子が形成されてなる半導体装置を
示す断面図である。 １１．１２・・・鏡面研磨されたウェハ、１１′・・・
活性層、１３．１６・・・酸化膜、１４・・・エツチン
グマスク用酸化膜、１５・・・分離溝、１７・・・多結
晶シリコン。 出願人代理人　弁理士　鈴江武彦 第 図

Claims (2)

【特許請求の範囲】
1. （１）半導体素子が形成され活性層となる第１のシリコ
   ン基板と、前記第１のシリコン基板を支持する第２のシ
   リコン基板とを誘電体膜を間に介して一体化してなり、
   前記第１のシリコン基板は表面から前記誘電体膜に達す
   る溝により複数領域に分離されている半導体基板におい
   て、前記第１のシリコン基板の面方位は（１１０）であ
   り、前記溝の側壁の面方位は（１１１）であることを特
   徴とする誘電体分離型半導体基板。
2. （２）少なくとも一方の表面が酸化された前記第１の基
   板と前記第２のシリコン基板とを直接接着してなる請求
   項１に記載の誘電体分離型半導体基板。