JP2015099933A - Soi基板の作製方法 - Google Patents
Soi基板の作製方法 Download PDFInfo
- Publication number
- JP2015099933A JP2015099933A JP2015011075A JP2015011075A JP2015099933A JP 2015099933 A JP2015099933 A JP 2015099933A JP 2015011075 A JP2015011075 A JP 2015011075A JP 2015011075 A JP2015011075 A JP 2015011075A JP 2015099933 A JP2015099933 A JP 2015099933A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- layer
- silicon
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 40
- 229910052739 hydrogen Inorganic materials 0.000 claims description 30
- 239000001257 hydrogen Substances 0.000 claims description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 abstract description 57
- 239000013078 crystal Substances 0.000 abstract description 34
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 149
- 239000010408 film Substances 0.000 description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 27
- 229910021426 porous silicon Inorganic materials 0.000 description 20
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000007743 anodising Methods 0.000 description 7
- -1 hydrogen ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000001603 reducing effect Effects 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
いて信頼性の高い半導体装置及びその作製方法を提供する。
【解決手段】SIMOX、ELTRAN、Smart−Cutに代表される技術を用いて
SOI基板を作製するにあたって、主表面(結晶面)が{110}面である単結晶半導体
基板を用いる。その様なSOI基板は下地となる埋め込み絶縁層と単結晶シリコン層との
密着性が高く、信頼性の高い半導体装置を実現することが可能となる。
【選択図】図1
Description
作製方法に関する。具体的にはSOI基板上に形成された薄膜トランジスタ(以下、TF
Tと呼ぶ)を含む半導体装置に関する。
全般を指す。従って、TFTのみならず、液晶表示装置や光電変換装置に代表される電気
光学装置、TFTを集積化した半導体回路、またその様な電気光学装置や半導体回路を部
品として用いた電子機器も半導体装置に含む。
n on Insulator)構造が注目されている。この技術は従来バルク単結晶シリコンで形成さ
れていたFETの活性領域(チャネル形成領域)を、薄膜単結晶シリコンとする技術であ
る。
上に単結晶シリコン薄膜が形成される。この様なSOI基板の作製方法は様々な方法が知
られている。代表的なものとしてはSIMOX基板が知られている。SIMOXとは、「
Separation-by-Implanted Oxygen」の略であり、単結晶シリコン基板中に酸素をイオン注
入して埋め込み酸化層を形成する。SIMOX基板に関する詳細は、「K.Izumi,M.Doken
and H.Ariyoshi:“C.M.O.S. devices fabrication on buried SiO2 layers formed by o
xygen implantation into silicon”,Electron.Lett.,14,593-594 (1978)」に詳しい。
その名の通り2枚のシリコン基板を貼り合わせることでSOI構造を実現するものである
。この技術を用いればセラミックス基板などの上にも単結晶シリコン薄膜を形成できる。
(キャノン株式会社の登録商標)と呼ばれる技術がある。この技術は多孔質シリコン層の
選択性エッチングを利用したSOI基板の作製方法である。ELTRAN法の詳細な技術
に関しては、「K.Sakaguchi et al.,"Current Progress in Epitaxial Layer Transfer (
ELTRAN)",IEICE TRANS.ELECTRON,VOL.E80 C,NO.3,pp378-387,March 1997」に詳しい。
rt-Cut法は1996年にフランスのSOITEC社で開発された技術であり、水素脆化を利用し
た貼り合わせSOI基板の作製方法である。Smart-Cut法の詳細な技術に関しては、「工
業調査会,電子材料8月号,pp.83〜87 (1997)」に詳しい。
が{100}面(結晶方位が〈100〉配向)である単結晶シリコン基板が用いられてい
る。これは{100}面が最も界面準位密度(Qss)が小さく、界面特性に敏感な電界効
果トランジスタに適しているからである。
成する必要があるため、界面準位密度よりも絶縁層との密着性を第一に優先させる必要が
ある。即ち、いくら界面準位密度が小さいからといって単結晶シリコン薄膜が剥がれてし
まっては意味がないのである。
を作製し、その上に形成されたTFTでもって信頼性の高い半導体装置を実現することを
課題としている。
水素含有層を形成する工程と、前記単結晶半導体基板と支持基板とを貼り合わせる工程と
、第1熱処理により前記単結晶半導体基板を前記水素含有層に沿って分断する工程と、9
00〜1200℃の温度で第2熱処理を行う工程と、前記支持基板の上の主表面が{11
0}面である単結晶半導体層を研削する工程と、前記単結晶半導体層を活性層とする複数
のTFTを形成する工程と、を含むことを特徴とする。
て多孔質半導体層を形成する工程と、前記多孔質半導体層に対して還元雰囲気中で第1熱
処理を行う工程と、前記多孔質半導体層上に主表面が{110}面である単結晶半導体層
をエピタキシャル成長させる工程と、前記単結晶半導体基板と支持基板とを貼り合わせる
工程と、900〜1200℃の温度で第2熱処理を行う工程と、前記多孔質半導体層を露
呈させる工程と、前記多孔質半導体層を除去し、前記単結晶半導体層を露呈させる工程と
、前記支持基板の上に、前記単結晶半導体層を活性層とする複数のTFTを形成する工程
と、を含むことを特徴とする。
層を形成する工程と、前記酸素含有層を形成した単結晶半導体基板に対して800〜12
00℃で熱処理を施す工程と、前記酸素含有層の上に形成された主表面が{110}面で
ある単結晶半導体層を活性層とする複数のTFTを形成する工程と、を含むことを特徴と
する。
てSOI基板を作製するにあたって、最終的に支持基板上に形成される単結晶半導体層の
形成材料として、主表面が{110}面である(結晶面が{110}面である)単結晶半
導体基板を用いることにある。
の他の半導体も含む。
晶半導体基板を用いる理由を以下に説明する。なお、この説明は単結晶シリコンを例にし
て行う。
あるが、本願発明ではFZ法で形成された単結晶シリコンを用いた方が好ましい。現在主
流となっているCZ法は応力緩和を目的として2×1018atoms/cm3程度の酸素を含むた
め、電子や正孔の移動度が低下する恐れがある。特に微細なTFTを形成する場合にはこ
のことが顕著に現れる様になる。
する単結晶シリコン層の膜厚は10〜50nmと極めて薄い場合が多いので応力をあまり考
慮する必要がなく、安価なCZ法よりも安価に単結晶シリコンを作製できるFZ法(含有
酸素濃度は1×1017atoms/cm3以下)を用いても十分な効果を得ることができる。
。従って、酸化シリコン層と単結晶シリコン層との密着性や整合性が重要となる。そうい
う観点から見ると、SOI基板においては酸化シリコン層と接する時に最も安定な面で単
結晶シリコン層が接しているのが理想的である。
面の場合には酸化シリコン層に対して3つのシリコン原子で接するからである。この状態
を図8に示す写真を用いて説明する。
結晶構造モデルである。ここで注目すべきは図中の矢印で示す部分である。矢印で示した
部分には3つのシリコン原子が並んでいる。この3つのシリコン原子はどれも{110}
面の面内に含まれている。
と接合するシリコン原子は3つとなることが判る。
において矢印で示す部分に3つのシリコン原子が存在するが、これらは図8(A)にて矢
印で示した3つのシリコン原子と同一のものである。
て配置されていることが判る。即ち、この様な配置状態で下地となる絶縁層に接合し、「
面」で接した安定な接合を形成している。この事は、単結晶シリコン層と下地となる絶縁
層とが非常に高い密着性をもって接合されていることを示している。
場合、酸化シリコン層に接するのは最大で2つのシリコン原子であり、「線」で接した不
安定な接合を形成する。
は、シリコン表面が非常に平坦であることが挙げられる。主表面が{110}面である場
合、劈開面は層状に現れる様になっており、非常に凹凸の少ない表面を形成することが可
能である。
)への密着性を第一に考え、従来用いられなかった{110}面を結晶面とする単結晶シ
リコン基板を用いる点に特徴がある。即ち、主表面(結晶面)が{110}面である単結
晶半導体基板を材料としてSIMOX、ELTRAN、Smart-CutといったSOI技術を
駆使し、信頼性の高いSOI基板を形成することに特徴がある。なお、主表面が{110
}面である単結晶半導体基板のオリエンタルフラットは{111}面とすれば良い。
同一基板上に形成し、信頼性の高い半導体装置を実現する。
性を高めることができ、SOI基板を用いて作製されたTFTの信頼性を高めることがで
きる。
能となり、延いては液晶表示装置やそれを搭載したノートパソコンなどの半導体装置の信
頼性を高くすることができる。
する。
ある単結晶シリコン基板を用い、そのSOI基板を用いて半導体装置を作製する場合につ
いて図1を用いて説明する。
では主表面の結晶面が{110}面であるP型基板を用いるが、N型であっても良い。勿
論、単結晶シリコンゲルマニウム基板を用いることもできる。
2を形成する。膜厚は実施者が適宜決定すれば良いが、10〜500nm(代表的には20
〜50nm)とすれば良い。この酸化シリコン膜102は後にSOI基板の埋め込み絶縁層
の一部として機能する。(図1(A))
いものとなる。これは本願発明では{110}面上に酸化シリコン膜102を形成するた
め、非常に整合性の高い界面が実現されるからである。この界面は最終的にTFTとなっ
た時、活性層と下地膜との界面であるため、密着性(整合性)が高いことは非常に有利で
ある。
単結晶シリコン基板101の結晶面が{110}面であるため、薄くても密着性の高い酸
化シリコン膜が形成できるからである。
きくなるという問題があるが、本実施例の様に薄い酸化シリコン膜を設ける場合、酸化量
が小さいのでその様なうねりの問題を極力排除できる。このことは、本明細書に記載され
た全ての実施例に共通する利点である。
例えば、うねりの頂点から頂点までの距離は、前述した{110}面に含まれる3つの原
子の隣接原子間距離の10倍以下(好ましくは20倍以下)である。即ち、約5nm以下(
好ましくは10nm以下)である。
添加する。この場合、水素イオンの形でイオンインプランテーション法を用いて水素添加
を行えば良い。勿論、水素の添加工程を他の手段で行うことも可能である。こうして水素
含有層103が形成される。本実施例では水素イオンを1×1016〜1×1017atoms/cm
2のドーズ量で添加する。(図1(B))
め、精密な制御が必要である。本実施例では単結晶シリコン基板101の主表面と水素含
有層103との間に50nm厚の単結晶シリコン層が残る様に水素添加プロファイルの深さ
方向の制御を行っている。
リコン原子との衝突確率が最も小さい。即ち、イオン添加する際のダメージを最小限に抑
えることが可能である。
としてシリコン基板104を用い、その表面には貼り合わせ用の酸化シリコン膜105を
設けておく。なお、シリコン基板104としてはFZ法で形成された安価なシリコン基板
を用意すれば十分である。勿論、多結晶シリコン基板であっても構わない。また、平坦性
さえ確保できれば石英基板、セラミックス基板、結晶化ガラス基板などの高耐熱性基板を
用いても良い。(図1(C))
れた水分の反応により水素結合で接着される。
熱処理により水素含有層103では微小空乏の体積変化が起こり、水素含有層103に沿
って破断面が発生する。これにより単結晶シリコン基板101は分断され、支持基板の上
には酸化シリコン膜102と単結晶シリコン層106が残される。(図1(D))
程を行う。この工程では貼り合わせ界面において、Si-O-Si結合の応力緩和が起こり、貼
り合わせ界面が安定化する。即ち、単結晶シリコン層106を支持基板上に完全に接着さ
せるための工程となる。本実施例ではこの工程を1100℃、2時間で行う。
図1(E)において埋め込み絶縁層107中の点線は、貼り合わせ界面を示しており、界
面が強固に接着されたことを意味している。
ニカルポリッシング)と呼ばれる研磨工程や還元雰囲気中で高温(900〜1200℃程
度)のファーネスアニール処理を行えば良い。
)とすれば良い。
リコン層108を形成する。なお、本実施例では一つの島状シリコン層しか記載していな
いが、同一基板上に複数個が形成される。(図1(F))
発明はこうして得られた島状シリコン層をTFTの活性層として用い、同一基板上に複数
のTFTを形成することに特徴がある。
を完成させる。なお、図2(A)において、支持基板201は実際には図1のシリコン基
板104と埋め込み絶縁層107とに区別されるが、簡易的に一体化した状態で示す。ま
た、図2(A)の島状シリコン層202が図1(F)
の島状シリコン層108に相当する。
03を形成する。この酸化シリコン膜203はゲート絶縁膜として機能する。ゲート絶縁
膜203を形成したら、その上に導電性を有するポリシリコン膜を形成し、パターニング
によりゲート配線204を形成する。(図2(A))
が、材料はこれに限定されるものではない。特に、ゲート配線の抵抗を下げるにはタンタ
ル、タンタル合金又はタンタルと窒化タンタルとの積層膜等の金属膜を用いることも有効
である。さらに低抵抗なゲート配線を狙うならば銅や銅合金を用いても有効である。
て不純物領域205を形成する。この時の不純物濃度で後にLDD領域の不純物濃度が決
定する。本実施例では1×1018atoms/cm3の濃度で砒素を添加するが、不純物も濃度も
本実施例に限定される必要はない。
れは熱酸化法やプラズマ酸化法を用いて形成すれば良い。この酸化シリコン膜206の形
成には、次のサイドウォール形成工程でエッチングストッパーとして機能させる目的があ
る。
成してエッチバックを行い、サイドウォール207を形成する。こうして図2(B)の状
態を得る。
コン膜やアモルファスシリコン膜を用いることもできる。勿論、ゲート配線の材料が変わ
れば、それに応じてサイドウォールとして用いることのできる材料の選択幅も広がること
は言うまでもない。
の工程よりも高い濃度とする。本実施例では不純物として砒素を用い、濃度は1×1021
atoms/cm3とするがこれに限定する必要はない。この不純物の添加工程によりソース領域
208、ドレイン領域209、LDD領域210及びチャネル形成領域211が画定する
。(図2(C))
プアニール等の手段により不純物の活性化を行う。
た酸化シリコン膜を除去し、それらの表面を露呈させる。そして、5nm程度のコバルト膜
212を形成して熱処理工程を行う。この熱処理によりコバルトとシリコンとの反応が起
こり、シリサイド層(コバルトシリサイド層)213が形成される。(図2(D))
ステンを用いても構わないし、熱処理条件等は公知技術を参考にすれば良い。本実施例で
はランプアニールを用いて熱処理工程を行う。
μm厚の層間絶縁膜214を形成する。層間絶縁膜214としては、酸化シリコン膜、窒
化シリコン膜もしくは酸化窒化シリコン膜などの無機絶縁膜又はポリイミド、アクリル、
ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)などの有機樹脂絶縁膜を
用いれば良い。また、これらの無機絶縁膜または有機樹脂絶縁膜を積層しても良い。
料でなるソース配線215及びドレイン配線216を形成する。最後に素子全体に対して
水素雰囲気中で300℃2時間のファーネスアニールを行い、水素化を完了する。
一例であって本願発明を適用しうるTFT構造はこれに限定されない。
従って、公知のあらゆる構造のTFTに対して適用可能である。また、本実施例の工程条
件は一例であり、本願発明の本質部分以外は実施者が適宜最適な条件を設定すれば良い。
を作製することも容易である。さらに同一基板上にNチャネル型TFTとPチャネル型T
FTとを形成して相補的に組み合わせ、CMOS回路を形成することも可能である。
図示せず)を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチン
グ素子を形成することも容易である。
エレクトロクロミクス)表示装置又は光電変換装置(光センサ)等に代表される電気光学
装置の作製方法としても非常に有効な技術である。
異なるSOI基板を作製し、それを用いて半導体装置を作製した場合例について説明する
。具体的にはELTRANと呼ばれる技術を用いる場合を説明する。
次に、その主表面を陽極化成することにより多孔質シリコン層302を形成する。陽極化
成工程はフッ酸とエタノールの混合溶液中で行えば良い。多孔質シリコン層302は柱状
の表面孔が表面密度にして1011個/cm3程度設けられた単結晶シリコン層と考えられ、単
結晶シリコン基板301の結晶状態(配向性等)をそのまま受け継ぐ。なお、ELTRA
N法自体が公知であるので詳細な説明はここでは省略する。
℃(好ましくは1000〜1150℃)の温度範囲の熱処理工程を行ことが好ましい。本
実施例では水素雰囲気中で1050℃、2時間の加熱処理を行う。
雰囲気(水素と窒素又は水素とアルゴンの混合雰囲気など)が望ましいが、不活性雰囲気
でも結晶性珪素膜の表面の平坦化は可能である。しかし、還元作用を利用して自然酸化膜
の還元を行うとエネルギーの高いシリコン原子が多く発生し、結果的に平坦化効果が高ま
るので好ましい。
)の濃度を10ppm以下(好ましくは1ppm以下)にしておくことである。さもないと水素
による還元反応が起こらなくなってしまう。
閉塞され、非常に平坦なシリコン表面が得られる。
る。この時、エピタキシャル成長させた単結晶シリコン層303は単結晶シリコン基板3
01の結晶構造をそのまま反映するので、主表面が{110}面となる。また、膜厚は1
0〜200nm(好ましくは20〜100nm)とすれば良い。(図3(A))
形成方法としては、熱酸化、プラズマ酸化、レーザー酸化などを用いることが可能である
。このとき、単結晶シリコン層305が残存する。(図3(B))
する。勿論、表面に絶縁膜を設けたセラミックス基板、石英基板、ガラスセラミックス基
板を用いても良い。
完了したら、互いの主表面を向かい合わせる形で両基板を貼り合わせる。この場合、互い
の基板に設けられた酸化シリコン層が接着剤の役目を果たす。
(図3(C))
シリコン同士でなる貼り合わせ界面の安定化を行う。本実施例ではこの熱処理工程を11
00℃、2時間で行う。なお、図3(C)において点線で示されているのは完全に接着さ
れた貼り合わせ界面である。また、両基板に設けられた酸化シリコン層は熱処理により一
体化して埋め込み絶縁層307となる。
多孔質シリコン層302が露呈したところで研削工程を終了する。こうして図3(D)の
状態を得る。
用いるエッチャントはフッ酸水溶液と過酸化水素水溶液との混合溶液が良い。49%HF
と30%H2O2を1:5で混合した溶液は、単結晶シリコン層と多孔質シリコン層との間
で10万倍以上の選択比を持つことが報告されている。
め込み絶縁層307が設けられ、その上に単結晶シリコン層308が形成されている。
な凹凸が存在するので、水素雰囲気中で熱処理工程を行い、平坦化を施すことが望ましい
。この平坦化現象は前述した様に自然酸化膜を還元することによるシリコン原子の増速表
面拡散によるものである。
コン基板に含まれていたもの)が気相中へと離脱する効果もあるので不純物の低減にも有
効である。
成する。なお、図面上では一つしか記載していないが、複数個を形成しても良いことは言
うまでもない。
製することができる。また、他の公知の手段を用いてTFTを形成しても良い。本実施例
では詳細な説明を省略する。
施例2とは異なるSOI基板を作製し、それを用いて半導体装置を作製した場合例につい
て説明する。具体的にはSIMOXと呼ばれるSOI基板を作製する場合を説明する。
シリコン基板401に対して酸素イオンを添加し、所定の深さに酸素含有層402を形成
する。酸素イオンは1×1018atoms/cm2程度のドーズ量で添加すれば良い。
衝突確率は小さいものとなる。即ち、酸素を添加することによるシリコン表面のダメージ
を最小限に抑えることができる。勿論、イオン添加中に基板温度を400〜600℃にす
ることでさらにダメージを低減することができる。
403に変化させる。酸素含有層402の深さ方向の幅はイオン添加時の酸素イオンの分
布で決まっており、裾をひくような分布を持っているが、この熱処理工程により単結晶シ
リコン基板401と埋め込み絶縁層403との界面は非常に急峻なものとなる。(図4(
B))
。20〜50nmといった薄い埋め込み絶縁層を実現できるのは単結晶シリコン基板401
と埋め込み絶縁層403の界面が安定に接合されているからであり、それは主表面が{1
10}面である単結晶シリコン基板を単結晶シリコン層の形成材料として用いるからに他
ならない。
シリコン層404が残存する。即ち、本実施例では主表面が{110}面である単結晶シ
リコン基板を用いるため、埋め込み絶縁層を形成した後に得られる単結晶シリコン層40
4も主表面(結晶面)が{110}面となる。なお、単結晶シリコン層404の膜厚は1
0〜200nm(好ましくは20〜100nm)
となる様に調節すれば良い。
5を得る。島状シリコン層は複数形成しても構わない。
い。また、他の公知の手段を用いてTFTを形成しても良い。本実施例では詳細な説明を
省略する。
素TFT(画素スイッチング素子)の作製方法やセル組工程は公知の手段を用いれば良い
ので詳細な説明は省略する。
ソースドライバー回路、14はゲイトドライバー回路、15は対向基板、16はFPC(
フレキシブルプリントサーキット)、17は信号処理回路である。信号処理回路17とし
ては、D/Aコンバータ、γ補正回路、信号分割回路などの従来ICで代用していた様な
処理を行う回路を形成することができる。勿論、ガラス基板上にICチップを設けて、I
Cチップ上で信号処理を行うことも可能である。
ス型の表示装置であればEL(エレクトロルミネッセンス)表示装置やEC(エレクトロ
クロミックス)表示装置などの他の電気光学装置に本願発明を用いることも可能である。
す。なお、TFT部分については既に実施例1で説明しているので、ここでは必要箇所の
みの説明を行うこととする。
FTであり、501と503のTFTでCMOS回路を構成している。
504は窒化シリコン膜/酸化シリコン膜/樹脂膜の積層膜でなる絶縁層、その上にはチ
タン配線505が設けられ、前述のCMOS回路とTFT502とが電気的に接続されて
いる。チタン配線はさらに樹脂膜でなる絶縁層506で覆われている。二つの絶縁層50
4、506は平坦化膜としての機能も有している。
。図5(C)において、507はダブルゲート構造のNチャネル型TFTでなる画素TF
Tであり、画素領域内に大きく広がる様にしてドレイン配線508が形成されている。
の時、絶縁層504の一部には凹部が落とし込み部が形成され、最下層の窒化シリコン及
び酸化シリコンのみが残される。これによりドレイン配線508とチタン配線505との
間で補助容量が形成される。
後の画素電極との間において電界遮蔽効果をもたらす。さらに、複数設けられた画素電極
間の隙間ではブラックマスクとしても機能する。
なる画素電極509が形成される。勿論、画素電極509の表面に反射率を上げるための
工夫をなしても構わない。
省略する。
勿論、公知の技術と組み合わせれば容易に透過型液晶表示装置(但し、支持基板として透
光性基板を用いた場合に限る)を作製することもできる。さらに、公知の技術と組み合わ
せればアクティブマトリクス型のEL表示装置も容易に作製することができる。
SOI基板を用いても構わない。
ている全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたRISCプ
ロセッサ、ASICプロセッサ等のマイクロプロセッサに適用しても良いし、D/Aコン
バータ等の信号処理回路から携帯機器(携帯電話、PHS、モバイルコンピュータ)用の
高周波回路に適用しても良い。
CPUコア21、RAM22、クロックコントローラ23、キャッシュメモリー24、キ
ャッシュコントローラ25、シリアルインターフェース26、I/Oポート27等から構
成される。
ッサはその用途によって多種多様な回路設計が行われる。
IC(Integrated Circuit)28である。IC28は半導体チップ29上に形成された集
積化回路をセラミック等で保護した機能回路である。
が本願発明の構造を有するNチャネル型TFT30、Pチャネル型TFT31である。な
お、基本的な回路はCMOS回路を最小単位として構成することで消費電力を抑えること
ができる。
して機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器
、その他あらゆる家電製品が挙げられる。また、車両(自動車や電車等)の制御用コンピ
ュータなども挙げられる。
OI基板を用いても構わない。
いることができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジ
ェクター、プロジェクションTV、TV用ディスプレイ、パーソナルコンピュータ用ディ
スプレイ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーショ
ン、パーソナルコンピュータ、画像再生装置(DVDプレイヤー、CDプレイヤー、MD
プレイヤー等)、携帯情報端末(モバイルコンピュータ、携帯電話、電子書籍等)などが
挙げられる。それらの一例を図7に示す。
3、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発
明を音声出力部2002、音声入力部2003、表示装置2004やその他の信号制御回
路に適用することができる。
03、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願
発明を表示装置2102、音声入力部2103やその他の信号制御回路に適用することが
できる。
カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成さ
れる。本願発明は表示装置2205やその他の信号制御回路に適用できる。
置2303、キーボード2304等で構成される。本願発明は表示装置2304やその他
の信号制御回路に用いることができる。
403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン
2407で構成される。本発明は表示装置2403やその他の信号制御回路に適用するこ
とができる。
2504、操作スイッチ2505、アンテナ2506で構成される。本発明は表示装置2
502、2503やその他の信号制御回路に適用することができる。
が可能である。
リコン層302の形成方法を改良した例を示す。
シリコン層302を形成している。このとき、陽極化成処理は一定の電流密度で行ってい
るが、本実施例では電流密度を陽極化成処理の途中で切り換えることを特徴とする。
質シリコン層(第1多孔質シリコン層)よりも個々の孔の径が大きい第2の多孔質シリコ
ン層を形成する。
多孔質シリコン層との積層体)に衝撃を与えると、多孔質シリコン層302は第1多孔質
シリコン層と第2多孔質シリコン層との界面に沿って分断される。即ち、図3(D)に示
したような研磨工程(研削工程)を行う必要がない。
としないため、大幅に製造コストを低減することができる。
{110}面の単結晶シリコン層でなる活性層を有するTFTを形成すれば良い。また、
本実施例を用いて作製されたTFTは実施例4の電気光学装置または実施例5の半導体回
路に用いることができる。また、そうして作製された電気光学装置や半導体回路は、実施
例6の電子機器に用いることができる。
Claims (2)
- {110}面を有する単結晶シリコン基板上に酸化シリコン膜を形成し、
前記酸化シリコン膜を介して前記単結晶シリコン基板に水素を添加して水素含有層を形成し、
前記酸化シリコン膜を間に挟んで、前記単結晶シリコン基板と、支持基板とを接合し、
前記酸化シリコン膜を間に挟んで単結晶シリコン層が前記支持基板上に残るように、熱処理により前記水素含有層に沿って前記単結晶シリコン基板を分断し、
前記単結晶シリコン層の表面を平坦化することを特徴とするSOI基板の作製方法。 - {110}面を有する単結晶シリコン基板に水素を添加して水素含有層を形成し、
酸化シリコン膜を間に挟んで、前記単結晶シリコン基板と、支持基板とを接合し、
前記酸化シリコン膜を間に挟んで単結晶シリコン層が前記支持基板上に残るように、熱処理により前記水素含有層に沿って前記単結晶シリコン基板を分断し、
前記単結晶シリコン層の表面を平坦化することを特徴とするSOI基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015011075A JP6182555B2 (ja) | 1998-09-04 | 2015-01-23 | Soi基板の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25163598 | 1998-09-04 | ||
JP1998251635 | 1998-09-04 | ||
JP2015011075A JP6182555B2 (ja) | 1998-09-04 | 2015-01-23 | Soi基板の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151630A Division JP2013236099A (ja) | 1998-09-04 | 2013-07-22 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099933A true JP2015099933A (ja) | 2015-05-28 |
JP6182555B2 JP6182555B2 (ja) | 2017-08-16 |
Family
ID=17225761
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23496399A Expired - Fee Related JP4476390B2 (ja) | 1998-09-04 | 1999-08-23 | 半導体装置の作製方法 |
JP2007024645A Withdrawn JP2007165923A (ja) | 1998-09-04 | 2007-02-02 | 半導体装置の作製方法 |
JP2009109681A Expired - Lifetime JP4574721B2 (ja) | 1998-09-04 | 2009-04-28 | Soi基板及びその作製方法並びに半導体装置及びその作製方法 |
JP2010160731A Expired - Fee Related JP4801785B2 (ja) | 1998-09-04 | 2010-07-15 | 半導体装置の作製方法 |
JP2011121314A Expired - Fee Related JP5498990B2 (ja) | 1998-09-04 | 2011-05-31 | 半導体装置の作製方法及び電気光学装置 |
JP2013151630A Withdrawn JP2013236099A (ja) | 1998-09-04 | 2013-07-22 | 半導体装置の作製方法 |
JP2015011075A Expired - Lifetime JP6182555B2 (ja) | 1998-09-04 | 2015-01-23 | Soi基板の作製方法 |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23496399A Expired - Fee Related JP4476390B2 (ja) | 1998-09-04 | 1999-08-23 | 半導体装置の作製方法 |
JP2007024645A Withdrawn JP2007165923A (ja) | 1998-09-04 | 2007-02-02 | 半導体装置の作製方法 |
JP2009109681A Expired - Lifetime JP4574721B2 (ja) | 1998-09-04 | 2009-04-28 | Soi基板及びその作製方法並びに半導体装置及びその作製方法 |
JP2010160731A Expired - Fee Related JP4801785B2 (ja) | 1998-09-04 | 2010-07-15 | 半導体装置の作製方法 |
JP2011121314A Expired - Fee Related JP5498990B2 (ja) | 1998-09-04 | 2011-05-31 | 半導体装置の作製方法及び電気光学装置 |
JP2013151630A Withdrawn JP2013236099A (ja) | 1998-09-04 | 2013-07-22 | 半導体装置の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (13) | US6335231B1 (ja) |
JP (7) | JP4476390B2 (ja) |
Families Citing this family (196)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW518650B (en) * | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
TW449928B (en) * | 2000-01-25 | 2001-08-11 | Samsung Electronics Co Ltd | A low temperature polycrystalline silicon type thin film transistor and a method of the thin film transistor fabrication |
FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
JP3716755B2 (ja) * | 2001-04-05 | 2005-11-16 | 株式会社日立製作所 | アクティブマトリクス型表示装置 |
TW487958B (en) * | 2001-06-07 | 2002-05-21 | Ind Tech Res Inst | Manufacturing method of thin film transistor panel |
US8195187B2 (en) * | 2001-06-25 | 2012-06-05 | Airvana Network Solutions, Inc. | Radio network control |
US7501303B2 (en) * | 2001-11-05 | 2009-03-10 | The Trustees Of Boston University | Reflective layer buried in silicon and method of fabrication |
US20050140283A1 (en) * | 2002-02-13 | 2005-06-30 | Lau Silvanus S. | Multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate |
FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4683817B2 (ja) * | 2002-09-27 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6707106B1 (en) | 2002-10-18 | 2004-03-16 | Advanced Micro Devices, Inc. | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer |
JP2004172406A (ja) * | 2002-11-20 | 2004-06-17 | Kobe Steel Ltd | セラミックス付き半導体基板、セラミックス付き半導体ウエハ及びその製造方法 |
US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
US7399681B2 (en) | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
JP4442560B2 (ja) * | 2003-02-19 | 2010-03-31 | 信越半導体株式会社 | Soiウエーハの製造方法 |
US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
JP4342826B2 (ja) | 2003-04-23 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
JP4239676B2 (ja) * | 2003-05-15 | 2009-03-18 | 信越半導体株式会社 | Soiウェーハおよびその製造方法 |
US7538010B2 (en) | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
JP2005070120A (ja) * | 2003-08-27 | 2005-03-17 | Shin Etsu Chem Co Ltd | リソグラフィ用ペリクル |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
JP4554180B2 (ja) * | 2003-09-17 | 2010-09-29 | ソニー株式会社 | 薄膜半導体デバイスの製造方法 |
JP2007529108A (ja) * | 2003-10-24 | 2007-10-18 | ソニー株式会社 | 半導体基板の製造方法及び半導体基板 |
US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
US7161169B2 (en) * | 2004-01-07 | 2007-01-09 | International Business Machines Corporation | Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain |
FR2864970B1 (fr) * | 2004-01-09 | 2006-03-03 | Soitec Silicon On Insulator | Substrat a support a coefficient de dilatation thermique determine |
US7205210B2 (en) * | 2004-02-17 | 2007-04-17 | Freescale Semiconductor, Inc. | Semiconductor structure having strained semiconductor and method therefor |
JP2005311295A (ja) * | 2004-03-26 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US7279751B2 (en) * | 2004-06-21 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
DE102004032917B4 (de) * | 2004-07-07 | 2010-01-28 | Qimonda Ag | Verfahren zum Herstellen eines Doppel-Gate-Transistors |
US7560361B2 (en) * | 2004-08-12 | 2009-07-14 | International Business Machines Corporation | Method of forming gate stack for semiconductor electronic device |
CN100527416C (zh) * | 2004-08-18 | 2009-08-12 | 康宁股份有限公司 | 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法 |
WO2006023594A2 (en) * | 2004-08-18 | 2006-03-02 | Corning Incorporated | High strain glass/glass-ceramic containing semiconductor-on-insulator structures |
JP4816856B2 (ja) * | 2004-09-15 | 2011-11-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
US7348610B2 (en) * | 2005-02-24 | 2008-03-25 | International Business Machines Corporation | Multiple layer and crystal plane orientation semiconductor substrate |
US20060205129A1 (en) * | 2005-02-25 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7772088B2 (en) * | 2005-02-28 | 2010-08-10 | Silicon Genesis Corporation | Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate |
US7659892B2 (en) * | 2005-03-17 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and portable terminal |
US7687372B2 (en) * | 2005-04-08 | 2010-03-30 | Versatilis Llc | System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor |
US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
JP2007019191A (ja) * | 2005-07-06 | 2007-01-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
US7268051B2 (en) * | 2005-08-26 | 2007-09-11 | Corning Incorporated | Semiconductor on glass insulator with deposited barrier layer |
US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Soiウエーハの製造方法 |
FR2896618B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite |
WO2007102248A1 (ja) * | 2006-03-08 | 2007-09-13 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
US7696024B2 (en) * | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20070264796A1 (en) * | 2006-05-12 | 2007-11-15 | Stocker Mark A | Method for forming a semiconductor on insulator structure |
EP2264755A3 (en) * | 2007-01-24 | 2011-11-23 | S.O.I.TEC Silicon on Insulator Technologies S.A. | Method for manufacturing silicon on insulator wafers and corresponding wafer |
US7755113B2 (en) * | 2007-03-16 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device |
WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
WO2008121262A2 (en) * | 2007-03-30 | 2008-10-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
CN101281912B (zh) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
US7875881B2 (en) * | 2007-04-03 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
US20080248629A1 (en) * | 2007-04-06 | 2008-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
CN102623400B (zh) * | 2007-04-13 | 2015-05-20 | 株式会社半导体能源研究所 | 显示器件、用于制造显示器件的方法、以及soi衬底 |
CN101657907B (zh) * | 2007-04-13 | 2012-12-26 | 株式会社半导体能源研究所 | 光伏器件及其制造方法 |
KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
EP1986230A2 (en) * | 2007-04-25 | 2008-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate and method of manufacturing semiconductor device |
US7635617B2 (en) * | 2007-04-27 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
EP1986229A1 (en) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for manufacturing compound material wafer and corresponding compound material wafer |
JP5289805B2 (ja) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
KR101443580B1 (ko) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
JP5137461B2 (ja) * | 2007-05-15 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
KR101457656B1 (ko) * | 2007-05-17 | 2014-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기 |
US9059247B2 (en) * | 2007-05-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
EP1993126B1 (en) * | 2007-05-18 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor substrate |
KR101400699B1 (ko) * | 2007-05-18 | 2014-05-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판 및 반도체 장치 및 그 제조 방법 |
US8513678B2 (en) * | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7960262B2 (en) * | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
US8803781B2 (en) * | 2007-05-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
WO2008142911A1 (en) * | 2007-05-18 | 2008-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2008300709A (ja) * | 2007-06-01 | 2008-12-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP5142831B2 (ja) | 2007-06-14 | 2013-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
US7772054B2 (en) | 2007-06-15 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7875532B2 (en) * | 2007-06-15 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Substrate for manufacturing semiconductor device and manufacturing method thereof |
US7781306B2 (en) * | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
KR101484296B1 (ko) | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
EP2009694A3 (en) * | 2007-06-29 | 2017-06-21 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
US7678668B2 (en) * | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US8049253B2 (en) | 2007-07-11 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7790563B2 (en) * | 2007-07-13 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device and method for manufacturing semiconductor device |
JP5486781B2 (ja) * | 2007-07-19 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5442224B2 (ja) * | 2007-07-23 | 2014-03-12 | 株式会社半導体エネルギー研究所 | Soi基板の製造方法 |
JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
US20090032873A1 (en) * | 2007-07-30 | 2009-02-05 | Jeffrey Scott Cites | Ultra thin single crystalline semiconductor TFT and process for making same |
US8114722B2 (en) * | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP5205012B2 (ja) | 2007-08-29 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 表示装置及び当該表示装置を具備する電子機器 |
JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
JP2009088500A (ja) * | 2007-09-14 | 2009-04-23 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
CN102646698B (zh) * | 2007-09-14 | 2015-09-16 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
US8232598B2 (en) * | 2007-09-20 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP5325404B2 (ja) * | 2007-09-21 | 2013-10-23 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8455331B2 (en) * | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP5527956B2 (ja) * | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP5506172B2 (ja) | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
US7989305B2 (en) * | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
JP5490393B2 (ja) * | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
US8501585B2 (en) * | 2007-10-10 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP2009135430A (ja) | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
TWI493609B (zh) | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
SG170089A1 (en) * | 2007-10-29 | 2011-04-29 | Semiconductor Energy Lab | Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device |
JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
WO2009057669A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
JP5548356B2 (ja) | 2007-11-05 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20090124038A1 (en) * | 2007-11-14 | 2009-05-14 | Mark Ewing Tuttle | Imager device, camera, and method of manufacturing a back side illuminated imager |
US8148236B2 (en) | 2007-11-30 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing thereof |
US20090141004A1 (en) * | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5459900B2 (ja) | 2007-12-25 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7842583B2 (en) | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
US20090179160A1 (en) * | 2008-01-16 | 2009-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate manufacturing apparatus |
JP5404064B2 (ja) | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
US20090212397A1 (en) * | 2008-02-22 | 2009-08-27 | Mark Ewing Tuttle | Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 |
JP5654206B2 (ja) * | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5503895B2 (ja) * | 2008-04-25 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5700617B2 (ja) | 2008-07-08 | 2015-04-15 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5552276B2 (ja) * | 2008-08-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
US8815657B2 (en) * | 2008-09-05 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP5478166B2 (ja) * | 2008-09-11 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TWI514595B (zh) | 2008-09-24 | 2015-12-21 | Semiconductor Energy Lab | 光電轉換裝置及其製造方法 |
SG160302A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate |
US20100081251A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
US8048754B2 (en) * | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010114431A (ja) | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
SG161151A1 (en) | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
JP5611571B2 (ja) * | 2008-11-27 | 2014-10-22 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法及び半導体装置の作製方法 |
SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP5503995B2 (ja) * | 2009-02-13 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
SG166060A1 (en) * | 2009-04-22 | 2010-11-29 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
US8278187B2 (en) * | 2009-06-24 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments |
SG176602A1 (en) * | 2009-06-24 | 2012-01-30 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate and method for manufacturing soi substrate |
SG178061A1 (en) * | 2009-08-25 | 2012-03-29 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
SG178179A1 (en) * | 2009-10-09 | 2012-03-29 | Semiconductor Energy Lab | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
JP5926887B2 (ja) * | 2010-02-03 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
JP5755931B2 (ja) | 2010-04-28 | 2015-07-29 | 株式会社半導体エネルギー研究所 | 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法 |
JP5917035B2 (ja) * | 2010-07-26 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5902917B2 (ja) | 2010-11-12 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP2012156495A (ja) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
DE112012004373T5 (de) * | 2011-10-18 | 2014-07-10 | Fuji Electric Co., Ltd | Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung |
JP5831165B2 (ja) * | 2011-11-21 | 2015-12-09 | 富士通株式会社 | 半導体光素子 |
US10002968B2 (en) | 2011-12-14 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
DE102014111781B4 (de) * | 2013-08-19 | 2022-08-11 | Korea Atomic Energy Research Institute | Verfahren zur elektrochemischen Herstellung einer Silizium-Schicht |
US9087689B1 (en) | 2014-07-11 | 2015-07-21 | Inoso, Llc | Method of forming a stacked low temperature transistor and related devices |
US9922866B2 (en) | 2015-07-31 | 2018-03-20 | International Business Machines Corporation | Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing |
FI128442B (en) * | 2017-06-21 | 2020-05-15 | Turun Yliopisto | Silicon structure with crystalline silica |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260442A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | 誘電体分離型半導体基板 |
JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
JPH10172918A (ja) * | 1996-11-23 | 1998-06-26 | Hyundai Electron Ind Co Ltd | 半導体ウェーハ製造方法 |
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
Family Cites Families (196)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3964941A (en) * | 1971-06-21 | 1976-06-22 | Motorola, Inc. | Method of making isolated complementary monolithic insulated gate field effect transistors |
US4217153A (en) | 1977-04-04 | 1980-08-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
JPS55130897A (en) * | 1979-03-30 | 1980-10-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Silicon single crystal |
JPS58160214A (ja) | 1982-03-13 | 1983-09-22 | 株式会社フジパツクシステム | 包装機における包装用フイルム折込み装置 |
EP0090624B1 (en) | 1982-03-26 | 1989-07-26 | Fujitsu Limited | Mos semiconductor device and method of producing the same |
JPH0712210B2 (ja) | 1982-06-02 | 1995-02-08 | 株式会社日立製作所 | 撮像表示装置 |
JPS60249986A (ja) | 1984-05-28 | 1985-12-10 | 株式会社 タイト− | ゲ−ムマシン |
US4768076A (en) * | 1984-09-14 | 1988-08-30 | Hitachi, Ltd. | Recrystallized CMOS with different crystal planes |
JPS6179315U (ja) | 1984-10-26 | 1986-05-27 | ||
JPS6292361A (ja) * | 1985-10-17 | 1987-04-27 | Toshiba Corp | 相補型半導体装置 |
KR0156178B1 (ko) * | 1995-10-20 | 1998-11-16 | 구자홍 | 액정표시 소자의 제조방법 |
DE3779672T2 (de) | 1986-03-07 | 1993-01-28 | Iizuka Kozo | Verfahren zum herstellen einer monokristallinen halbleiterschicht. |
JPS6249629A (ja) * | 1986-03-24 | 1987-03-04 | Sony Corp | 半導体装置 |
US4753896A (en) | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
US4786955A (en) | 1987-02-24 | 1988-11-22 | General Electric Company | Semiconductor device with source and drain depth extenders and a method of making the same |
JPH0687503B2 (ja) * | 1987-03-11 | 1994-11-02 | 株式会社日立製作所 | 薄膜半導体装置 |
JPS63318779A (ja) | 1987-06-22 | 1988-12-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
US5059304A (en) * | 1988-02-12 | 1991-10-22 | Chevron Research Company | Process for removing sulfur from a hydrocarbon feedstream using a sulfur sorbent with alkali metal components or alkaline earth metal components |
JP2685819B2 (ja) | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
JPH01264254A (ja) | 1988-04-15 | 1989-10-20 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
US4899202A (en) | 1988-07-08 | 1990-02-06 | Texas Instruments Incorporated | High performance silicon-on-insulator transistor with body node to source node connection |
US5002630A (en) * | 1989-06-06 | 1991-03-26 | Rapro Technology | Method for high temperature thermal processing with reduced convective heat loss |
US5215931A (en) | 1989-06-13 | 1993-06-01 | Texas Instruments Incorporated | Method of making extended body contact for semiconductor over insulator transistor |
US5060035A (en) | 1989-07-13 | 1991-10-22 | Mitsubishi Denki Kabushiki Kaisha | Silicon-on-insulator metal oxide semiconductor device having conductive sidewall structure |
JPH0379035A (ja) * | 1989-08-22 | 1991-04-04 | Nippondenso Co Ltd | Mosトランジスタ及びその製造方法 |
FR2654258A1 (fr) * | 1989-11-03 | 1991-05-10 | Philips Nv | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. |
US5849627A (en) | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
US5387555A (en) | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
FR2663464B1 (fr) | 1990-06-19 | 1992-09-11 | Commissariat Energie Atomique | Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication. |
DE69111929T2 (de) | 1990-07-09 | 1996-03-28 | Sony Corp | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. |
EP0688048A3 (en) | 1990-08-03 | 1996-02-28 | Canon Kk | Semiconductor substrate with SOI structure |
US5750000A (en) | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
JP2940880B2 (ja) | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
JPH04206766A (ja) | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 半導体装置の製造方法 |
US5206749A (en) | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
JPH04242958A (ja) | 1990-12-26 | 1992-08-31 | Fujitsu Ltd | 半導体基板の製造方法 |
KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
DE69213539T2 (de) * | 1991-04-26 | 1997-02-20 | Canon Kk | Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor |
US5261999A (en) | 1991-05-08 | 1993-11-16 | North American Philips Corporation | Process for making strain-compensated bonded silicon-on-insulator material free of dislocations |
CA2069038C (en) | 1991-05-22 | 1997-08-12 | Kiyofumi Sakaguchi | Method for preparing semiconductor member |
JPH04348532A (ja) | 1991-05-27 | 1992-12-03 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
JPH05166689A (ja) | 1991-11-19 | 1993-07-02 | Sumitomo Metal Mining Co Ltd | 半導体基板の接合方法 |
US5317433A (en) * | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
JP3179160B2 (ja) | 1991-12-19 | 2001-06-25 | セイコーインスツルメンツ株式会社 | 半導体装置及びその製造方法 |
EP0810652B1 (en) | 1992-01-28 | 2003-05-07 | Canon Kabushiki Kaisha | Semiconductor device |
JP3119384B2 (ja) | 1992-01-31 | 2000-12-18 | キヤノン株式会社 | 半導体基板及びその作製方法 |
EP1043768B1 (en) | 1992-01-30 | 2004-09-08 | Canon Kabushiki Kaisha | Process for producing semiconductor substrates |
JPH05218410A (ja) | 1992-01-31 | 1993-08-27 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
JPH05226620A (ja) | 1992-02-18 | 1993-09-03 | Fujitsu Ltd | 半導体基板及びその製造方法 |
US5424230A (en) | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
JP3506445B2 (ja) | 1992-05-12 | 2004-03-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
TW214603B (en) | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
JP3199847B2 (ja) | 1992-07-09 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5403759A (en) * | 1992-10-02 | 1995-04-04 | Texas Instruments Incorporated | Method of making thin film transistor and a silicide local interconnect |
TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
US5576556A (en) | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
JPH0798460A (ja) | 1992-10-21 | 1995-04-11 | Seiko Instr Inc | 半導体装置及び光弁装置 |
US5359219A (en) | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
US5258323A (en) | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
US5982002A (en) | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
US6875628B1 (en) * | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
EP0923138B1 (en) | 1993-07-26 | 2002-10-30 | Seiko Epson Corporation | Thin -film semiconductor device, its manufacture and display sytem |
US5529937A (en) * | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
KR100333153B1 (ko) | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
US5581092A (en) | 1993-09-07 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated semiconductor device |
JP3212060B2 (ja) | 1993-09-20 | 2001-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
TW297142B (ja) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
TW279275B (ja) | 1993-12-27 | 1996-06-21 | Sharp Kk | |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
JP3293736B2 (ja) | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
JP3294934B2 (ja) | 1994-03-11 | 2002-06-24 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
JP3192546B2 (ja) | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3361922B2 (ja) | 1994-09-13 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
JPH08122768A (ja) | 1994-10-19 | 1996-05-17 | Sony Corp | 表示装置 |
JP3109968B2 (ja) | 1994-12-12 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 |
US6421754B1 (en) * | 1994-12-22 | 2002-07-16 | Texas Instruments Incorporated | System management mode circuits, systems and methods |
US5778237A (en) | 1995-01-10 | 1998-07-07 | Hitachi, Ltd. | Data processor and single-chip microcomputer with changing clock frequency and operating voltage |
JPH08255907A (ja) | 1995-01-18 | 1996-10-01 | Canon Inc | 絶縁ゲート型トランジスタ及びその製造方法 |
JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3482028B2 (ja) * | 1995-03-01 | 2003-12-22 | 株式会社リコー | マイクロセンサ |
JPH08264802A (ja) | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
JP3292657B2 (ja) | 1995-04-10 | 2002-06-17 | キヤノン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法 |
JPH098124A (ja) | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
US5841173A (en) | 1995-06-16 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | MOS semiconductor device with excellent drain current |
JPH0945882A (ja) | 1995-07-28 | 1997-02-14 | Toshiba Corp | 半導体基板及びその製造方法 |
FR2738671B1 (fr) | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
JP2692659B2 (ja) | 1995-10-13 | 1997-12-17 | 日本電気株式会社 | Soi基板および該soi基板の製造方法 |
ZA968485B (en) * | 1995-11-01 | 1997-05-20 | Lonza Ag | Process for preparing nicotinamide |
JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5573961A (en) | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
JP3604791B2 (ja) * | 1995-11-09 | 2004-12-22 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
TW324101B (en) | 1995-12-21 | 1998-01-01 | Hitachi Ltd | Semiconductor integrated circuit and its working method |
JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
US6465287B1 (en) * | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
JPH09213916A (ja) | 1996-02-06 | 1997-08-15 | Nippon Telegr & Teleph Corp <Ntt> | Soi基板の製造方法 |
TW317643B (ja) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
JPH09289167A (ja) | 1996-02-23 | 1997-11-04 | Semiconductor Energy Lab Co Ltd | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
JP3844538B2 (ja) | 1996-03-22 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5729045A (en) * | 1996-04-02 | 1998-03-17 | Advanced Micro Devices, Inc. | Field effect transistor with higher mobility |
JPH09289323A (ja) | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
US5926627A (en) * | 1996-04-26 | 1999-07-20 | Canon Kabushiki Kaisha | Electronic apparatus for engaging a portable computer with an expansion unit |
JPH09293876A (ja) | 1996-04-26 | 1997-11-11 | Canon Inc | 半導体素子基板およびその製造法、該基板を用いた半導体装置 |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
JPH1012889A (ja) | 1996-06-18 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 半導体薄膜および半導体装置 |
JP3383154B2 (ja) | 1996-06-20 | 2003-03-04 | 株式会社東芝 | 半導体装置 |
JPH1020331A (ja) | 1996-06-28 | 1998-01-23 | Sharp Corp | 液晶表示装置 |
US5989981A (en) | 1996-07-05 | 1999-11-23 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
TW556263B (en) | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US5710057A (en) | 1996-07-12 | 1998-01-20 | Kenney; Donald M. | SOI fabrication method |
SE513284C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | Halvledarkomponent med linjär ström-till-spänningskarasterik |
JP4104682B2 (ja) | 1996-08-13 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6287900B1 (en) | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
JP3260660B2 (ja) * | 1996-08-22 | 2002-02-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
US5899711A (en) * | 1996-10-11 | 1999-05-04 | Xerox Corporation | Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation |
TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP3662371B2 (ja) | 1996-10-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法及び薄膜トランジスタ |
JPH10125927A (ja) | 1996-10-15 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6590230B1 (en) | 1996-10-15 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
JPH10125879A (ja) | 1996-10-18 | 1998-05-15 | Sony Corp | 張り合わせsoi基板、その作製方法及びそれに形成されたmosトランジスター |
JP3948035B2 (ja) | 1996-10-18 | 2007-07-25 | ソニー株式会社 | 張り合わせsoi基板の作成方法 |
JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3587636B2 (ja) | 1996-11-04 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3602279B2 (ja) | 1996-11-04 | 2004-12-15 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示回路およびその作製方法 |
US6262438B1 (en) | 1996-11-04 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display circuit and method of manufacturing the same |
US6118148A (en) | 1996-11-04 | 2000-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6054363A (en) | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
SG65697A1 (en) | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
US5904528A (en) * | 1997-01-17 | 1999-05-18 | Advanced Micro Devices, Inc. | Method of forming asymmetrically doped source/drain regions |
JP3753827B2 (ja) | 1997-01-20 | 2006-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP4401448B2 (ja) | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6044474A (en) | 1997-04-08 | 2000-03-28 | Klein; Dean A. | Memory controller with buffered CAS/RAS external synchronization capability for reducing the effects of clock-to-signal skew |
US6424011B1 (en) * | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
JP2891237B2 (ja) * | 1997-05-02 | 1999-05-17 | 日本電気株式会社 | Soi構造の半導体装置およびその製造方法 |
US6027988A (en) | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6452211B1 (en) | 1997-06-10 | 2002-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
JP3859821B2 (ja) | 1997-07-04 | 2006-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JP4282778B2 (ja) | 1997-08-05 | 2009-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6667494B1 (en) | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
US6388652B1 (en) * | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
JP2000031488A (ja) | 1997-08-26 | 2000-01-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4601731B2 (ja) | 1997-08-26 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 |
JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
JPH11111991A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JPH11111994A (ja) * | 1997-10-03 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JP4044187B2 (ja) * | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6369410B1 (en) * | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US6171982B1 (en) | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
US6063706A (en) | 1998-01-28 | 2000-05-16 | Texas Instruments--Acer Incorporated | Method to simulataneously fabricate the self-aligned silicided devices and ESD protective devices |
JPH11233788A (ja) * | 1998-02-09 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
MY118019A (en) | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
JP3410957B2 (ja) | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH11338439A (ja) * | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
US6268842B1 (en) | 1998-04-13 | 2001-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor circuit and semiconductor display device using the same |
JPH11307747A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
US6331208B1 (en) | 1998-05-15 | 2001-12-18 | Canon Kabushiki Kaisha | Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor |
KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
US6165880A (en) | 1998-06-15 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits |
JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3720602B2 (ja) * | 1998-10-21 | 2005-11-30 | 株式会社リコー | 画像形成装置 |
US6356933B2 (en) * | 1999-09-07 | 2002-03-12 | Citrix Systems, Inc. | Methods and apparatus for efficiently transmitting interactive application data between a client and a server using markup language |
JP3840214B2 (ja) | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
US20080123953A1 (en) * | 2006-11-29 | 2008-05-29 | Gateway Inc. | Digital camera with histogram zoom |
-
1999
- 1999-08-23 JP JP23496399A patent/JP4476390B2/ja not_active Expired - Fee Related
- 1999-08-31 US US09/386,782 patent/US6335231B1/en not_active Expired - Lifetime
-
2001
- 2001-03-13 US US09/808,162 patent/US6803264B2/en not_active Expired - Fee Related
-
2004
- 2004-08-09 US US10/914,357 patent/US7476576B2/en not_active Ceased
-
2007
- 2007-02-02 JP JP2007024645A patent/JP2007165923A/ja not_active Withdrawn
- 2007-03-30 US US11/731,415 patent/US7473971B2/en not_active Ceased
- 2007-10-29 US US11/926,573 patent/US7473592B2/en not_active Ceased
- 2007-10-29 US US11/926,623 patent/US9070604B2/en not_active Expired - Fee Related
- 2007-10-29 US US11/926,552 patent/US7642598B2/en not_active Expired - Fee Related
- 2007-10-29 US US11/926,520 patent/US7638805B2/en not_active Expired - Fee Related
- 2007-10-29 US US11/926,598 patent/US8405090B2/en not_active Expired - Fee Related
-
2009
- 2009-04-03 US US12/418,245 patent/USRE42241E1/en not_active Expired - Fee Related
- 2009-04-03 US US12/418,280 patent/USRE42139E1/en not_active Expired - Fee Related
- 2009-04-03 US US12/418,334 patent/USRE42097E1/en not_active Expired - Fee Related
- 2009-04-23 US US12/428,497 patent/US20090236698A1/en not_active Abandoned
- 2009-04-28 JP JP2009109681A patent/JP4574721B2/ja not_active Expired - Lifetime
-
2010
- 2010-07-15 JP JP2010160731A patent/JP4801785B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-31 JP JP2011121314A patent/JP5498990B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-22 JP JP2013151630A patent/JP2013236099A/ja not_active Withdrawn
-
2015
- 2015-01-23 JP JP2015011075A patent/JP6182555B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260442A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | 誘電体分離型半導体基板 |
JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
JPH10172918A (ja) * | 1996-11-23 | 1998-06-26 | Hyundai Electron Ind Co Ltd | 半導体ウェーハ製造方法 |
Non-Patent Citations (1)
Title |
---|
オーバートン・ハーブ: ""Smart CutによるUnibond SOIウェハ"", 電子材料, vol. 36, no. 6, JPN3000004611, June 1997 (1997-06-01), JP, pages 29 - 33, ISSN: 0003350093 * |
Also Published As
Publication number | Publication date |
---|---|
US20080113487A1 (en) | 2008-05-15 |
US9070604B2 (en) | 2015-06-30 |
JP2010278454A (ja) | 2010-12-09 |
JP2011216895A (ja) | 2011-10-27 |
JP5498990B2 (ja) | 2014-05-21 |
US20080070335A1 (en) | 2008-03-20 |
JP2009177203A (ja) | 2009-08-06 |
US6803264B2 (en) | 2004-10-12 |
USRE42241E1 (en) | 2011-03-22 |
US8405090B2 (en) | 2013-03-26 |
US20050009252A1 (en) | 2005-01-13 |
US20080054269A1 (en) | 2008-03-06 |
US7638805B2 (en) | 2009-12-29 |
US20080113488A1 (en) | 2008-05-15 |
US20080067596A1 (en) | 2008-03-20 |
JP2013236099A (ja) | 2013-11-21 |
US7473592B2 (en) | 2009-01-06 |
US7642598B2 (en) | 2010-01-05 |
US7473971B2 (en) | 2009-01-06 |
JP4476390B2 (ja) | 2010-06-09 |
JP6182555B2 (ja) | 2017-08-16 |
US6335231B1 (en) | 2002-01-01 |
JP4801785B2 (ja) | 2011-10-26 |
USRE42139E1 (en) | 2011-02-15 |
JP2007165923A (ja) | 2007-06-28 |
JP4574721B2 (ja) | 2010-11-04 |
US20090236698A1 (en) | 2009-09-24 |
US20020137265A1 (en) | 2002-09-26 |
JP2000150905A (ja) | 2000-05-30 |
USRE42097E1 (en) | 2011-02-01 |
US20070184632A1 (en) | 2007-08-09 |
US7476576B2 (en) | 2009-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6182555B2 (ja) | Soi基板の作製方法 | |
JP5178775B2 (ja) | Soi基板の作製方法 | |
US8575741B2 (en) | Method of manufacturing a semiconductor device | |
JP4609867B2 (ja) | Soi基板の作製方法及び半導体装置の作製方法 | |
JP4298009B2 (ja) | Soi基板の作製方法及び半導体装置の作製方法 | |
JP2007158371A (ja) | 半導体装置の作製方法 | |
JP2010161388A (ja) | 半導体装置 | |
JP2009246389A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6182555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |