JPH03166757A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03166757A JPH03166757A JP30840689A JP30840689A JPH03166757A JP H03166757 A JPH03166757 A JP H03166757A JP 30840689 A JP30840689 A JP 30840689A JP 30840689 A JP30840689 A JP 30840689A JP H03166757 A JPH03166757 A JP H03166757A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- resistor
- polysilicon film
- polysilicon
- positive temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に関し、
熱に対して抵抗値が安定で素子特性を安定にすることが
でき、接合容量を小さくして高速化を実現することがで
き、かつ不純’ｌＭｉ度が低く高抵抗な正の温度係数を
有する抵抗体を容易に得ることができる半導体装置を提
供することを目的とし、不純物が導入され、かつエネル
ギービームがビーム走査方向と電流方向とで略平行にな
るように照射されて正の温度係数を有するように形成さ
れたポリシリコン膜抵抗を有するように構威し、又は不
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略垂直になるように照射されて負の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するように構或する。
でき、接合容量を小さくして高速化を実現することがで
き、かつ不純’ｌＭｉ度が低く高抵抗な正の温度係数を
有する抵抗体を容易に得ることができる半導体装置を提
供することを目的とし、不純物が導入され、かつエネル
ギービームがビーム走査方向と電流方向とで略平行にな
るように照射されて正の温度係数を有するように形成さ
れたポリシリコン膜抵抗を有するように構威し、又は不
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略垂直になるように照射されて負の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するように構或する。
本発明は、半導体装置に係り、半導体集積回路内の抵抗
素子に適用することができ、特に温度依存性の小さな抵
抗素子を得ることができる半導体装置に関する。
素子に適用することができ、特に温度依存性の小さな抵
抗素子を得ることができる半導体装置に関する。
ＩＣ内に電流を流すと発熱してＩＣ内の温度が変化した
り、また環境温度の変化によってもＩＣ内の温度が変化
するため、その温度変化によって素子特性が変化すると
いう問題がある。これは素子微細化に伴ない顕著になる
傾向がある。上記問題を解決する手段として、ＩＣ内の
抵抗素子には温度依存性の小さなものが要求されている
。
り、また環境温度の変化によってもＩＣ内の温度が変化
するため、その温度変化によって素子特性が変化すると
いう問題がある。これは素子微細化に伴ない顕著になる
傾向がある。上記問題を解決する手段として、ＩＣ内の
抵抗素子には温度依存性の小さなものが要求されている
。
［従来の技術］
第５図は従来の半導体装置の一例の構造を示す断面図で
ある。図示例の半導体装置は正の温度係数（温度の上昇
とともに抵抗が増加する）を有する抵抗体と負の温度係
数（温度の減少とともに抵抗が減少する）を有する抵抗
体とからなる抵抗素子を有する半導体装置の場合である
。
ある。図示例の半導体装置は正の温度係数（温度の上昇
とともに抵抗が増加する）を有する抵抗体と負の温度係
数（温度の減少とともに抵抗が減少する）を有する抵抗
体とからなる抵抗素子を有する半導体装置の場合である
。
この図において、３１は例えばＳｉからなる基板、３２
は正の温度係数を有する第１の抵抗体で、基仮３１内に
形成された拡散層からなっている。３３は例えばＳｉｎ
，からなるフィールド酸化膜、３４ａ１３４ｂはフィー
ルド酸化膜３３内に形成されたコンタクトホール、３５
は負の温度係数を有する第２の抵抗体で、例えばポリシ
リコンからなっている。３６は例えばＡ２からなる配線
層である。
は正の温度係数を有する第１の抵抗体で、基仮３１内に
形成された拡散層からなっている。３３は例えばＳｉｎ
，からなるフィールド酸化膜、３４ａ１３４ｂはフィー
ルド酸化膜３３内に形成されたコンタクトホール、３５
は負の温度係数を有する第２の抵抗体で、例えばポリシ
リコンからなっている。３６は例えばＡ２からなる配線
層である。
この従来の半導体装置は、正の温度係数を有する第１の
抵抗体３２には基板３ｌ内に形成された拡散層を用い、
負の温度係数を有する第２の抵抗体３５には不純物低濃
度のポリシリコンを用いており、第１の抵抗体３２と第
２の抵抗体３５を配線層３６を介して直列に接続してな
る抵抗素子を有している。
抵抗体３２には基板３ｌ内に形成された拡散層を用い、
負の温度係数を有する第２の抵抗体３５には不純物低濃
度のポリシリコンを用いており、第１の抵抗体３２と第
２の抵抗体３５を配線層３６を介して直列に接続してな
る抵抗素子を有している。
次に、第６図は従来の半導体装置の他の一例の構造を示
す断面図である。図示例の半導体装置は？の温度係数を
有する抵抗体と負の温度係数を有する抵抗体とからなる
抵抗素子がトランジスタに直列に接続された半導体装置
の場合である。
す断面図である。図示例の半導体装置は？の温度係数を
有する抵抗体と負の温度係数を有する抵抗体とからなる
抵抗素子がトランジスタに直列に接続された半導体装置
の場合である。
この図において、４１は例えばＳｔからなる基板、４２
ａはソース拡散層、４２ｂはドレイン拡散層、４３は例
えばＳｉＯ■からなるゲート絶縁膜、４４は例えばボリ
Ｓｉからなるゲート電極、４５は例えばＳｉ○２からな
る絶縁膜、４６は例えばＳｉｎ．からなるフィールド酸
化膜、４７ａはソース拡敗Ｎ４２ａと例えばＡ℃からな
る配線層４８をコンタクトするためのコンタクトホール
であり、４７ｂはドレイン拡散層４２ｂと配線Ｎ４８を
コンタクトするためのコンタクトホールである。４９ａ
は正の温度係数を有する第１の抵抗体で、例えばポリシ
リコンからなっている。４９ｂは負の温度係数を有する
第２の抵抗体で、例えばポリシリコンからなっている。
ａはソース拡散層、４２ｂはドレイン拡散層、４３は例
えばＳｉＯ■からなるゲート絶縁膜、４４は例えばボリ
Ｓｉからなるゲート電極、４５は例えばＳｉ○２からな
る絶縁膜、４６は例えばＳｉｎ．からなるフィールド酸
化膜、４７ａはソース拡敗Ｎ４２ａと例えばＡ℃からな
る配線層４８をコンタクトするためのコンタクトホール
であり、４７ｂはドレイン拡散層４２ｂと配線Ｎ４８を
コンタクトするためのコンタクトホールである。４９ａ
は正の温度係数を有する第１の抵抗体で、例えばポリシ
リコンからなっている。４９ｂは負の温度係数を有する
第２の抵抗体で、例えばポリシリコンからなっている。
この従来の半導体装置は、正の温度係数を有する第１の
抵抗体４９ａには不純物高濃度のポリシリコンを用い、
負の温度係数を有する第２の抵抗体４９ｂには不純物低
濃度のポリシリコ，ンを用いており、同じポリシリコン
膜内でイオン注入による不純物の打ち分けを行って各々
形成し直列に接続してなる抵抗素子を有している。この
ように、ポリシリコンの場合は不純物濃度を適宜調整す
ることによって正又は負の温度係数を有する抵抗体を形
成することができる。
抵抗体４９ａには不純物高濃度のポリシリコンを用い、
負の温度係数を有する第２の抵抗体４９ｂには不純物低
濃度のポリシリコ，ンを用いており、同じポリシリコン
膜内でイオン注入による不純物の打ち分けを行って各々
形成し直列に接続してなる抵抗素子を有している。この
ように、ポリシリコンの場合は不純物濃度を適宜調整す
ることによって正又は負の温度係数を有する抵抗体を形
成することができる。
〔発明が解決しようとする課題］
上記した第５図に示す第１の抵抗体３２として拡散層を
用いた従来の半導体装置の場合では、拡散層の温度依存
性が大きすぎるため熱に対して不安定であり、また基板
内に形成されるため接合容量が比較的大きいといった問
題があった。
用いた従来の半導体装置の場合では、拡散層の温度依存
性が大きすぎるため熱に対して不安定であり、また基板
内に形成されるため接合容量が比較的大きいといった問
題があった。
第１の抵抗体３２となる拡散層は具体的には、少しの温
度変化に対して抵抗値が変わり易く流れる電流値が変わ
って素子特性が不安定になり易い。
度変化に対して抵抗値が変わり易く流れる電流値が変わ
って素子特性が不安定になり易い。
そして、例えばｎ型の基板３１内で形成される第１の抵
抗体３２となる拡散層はｐ型で形成されるためｐｎ接合
が形成され接合容量が大きく、高速化を阻害していた。
抗体３２となる拡散層はｐ型で形成されるためｐｎ接合
が形成され接合容量が大きく、高速化を阻害していた。
また、第６図に示す第１の抵抗体４９ａとしてポリシリ
コン層を用いた場合には、不純物ドープ量が多く抵抗値
が小さくなるため高抵抗を得ることが困難であるという
問題があった。正の温度係数を有する第１の抵抗体４９
ａを形成するために具体的には、多量の不純物をポリシ
リコン層にドープしているため、抵抗値が小さくなって
しまい、高抵抗を得ることが困難であった。また、第Ｉ
の抵抗体４９ａと第２の抵抗体４９ｂとでは不純物の導
入を２回に分けて行っており不純物濃度が異なるように
形成されているため、例えば後の熱処理工程が入ると不
純物濃度が高い第１の抵抗体４９ａから不純物濃度の低
い第２の抵抗体４９ｂに不純物が拡散し易く、各々の濃
度を維持することが難しく、抵抗値が変わって素子特性
が不安定になるという問題があった。
コン層を用いた場合には、不純物ドープ量が多く抵抗値
が小さくなるため高抵抗を得ることが困難であるという
問題があった。正の温度係数を有する第１の抵抗体４９
ａを形成するために具体的には、多量の不純物をポリシ
リコン層にドープしているため、抵抗値が小さくなって
しまい、高抵抗を得ることが困難であった。また、第Ｉ
の抵抗体４９ａと第２の抵抗体４９ｂとでは不純物の導
入を２回に分けて行っており不純物濃度が異なるように
形成されているため、例えば後の熱処理工程が入ると不
純物濃度が高い第１の抵抗体４９ａから不純物濃度の低
い第２の抵抗体４９ｂに不純物が拡散し易く、各々の濃
度を維持することが難しく、抵抗値が変わって素子特性
が不安定になるという問題があった。
そこで本発明は、熱に対して抵抗値が安定で素子特性を
安定にすることができ、接合容量を小さくして高速化を
実現することができ、かつ不純物濃度が低く高抵抗な正
の温度係数を有する抵抗体を容易に得ることができる半
導体装置を提供することを目的としている。
安定にすることができ、接合容量を小さくして高速化を
実現することができ、かつ不純物濃度が低く高抵抗な正
の温度係数を有する抵抗体を容易に得ることができる半
導体装置を提供することを目的としている。
第１の発明による半導体装置は上記目的達成のため、不
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略平行になるように照射されて正の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するものである。
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略平行になるように照射されて正の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するものである。
第２の発明による半導体装置は上記目的達或のため、不
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略垂直になるように照射されて負の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するものである。
純物が導入され、かつエネルギービームがビーム走査方
向と電流方向とで略垂直になるように照射されて負の温
度係数を有するように形成されたポリシリコン膜抵抗を
有するものである。
本発明においては、上記正の温度係数を有するポリシリ
コン膜抵抗と負の温度係数を有するポリシリコン膜抵抗
とを電気的に直列に接続して抵抗素子を構或する場合で
あってもよい。
コン膜抵抗と負の温度係数を有するポリシリコン膜抵抗
とを電気的に直列に接続して抵抗素子を構或する場合で
あってもよい。
本発明においては、上記正の温度係数を有するポリシリ
コン膜抵抗を形成する際の不純物ドープ量と、上記負の
温度係数を有するポリシリコン膜抵抗を形成する際の不
純物ドープ量とを等しくすることができ、熱処理により
各々に不純物拡散が生して抵抗が変化することがなくな
り、温度依存性の小さい抵抗素子を得ることができる。
コン膜抵抗を形成する際の不純物ドープ量と、上記負の
温度係数を有するポリシリコン膜抵抗を形成する際の不
純物ドープ量とを等しくすることができ、熱処理により
各々に不純物拡散が生して抵抗が変化することがなくな
り、温度依存性の小さい抵抗素子を得ることができる。
第４図（ａ）、（ｂ）は、本発明の原理説明図である。
第４図（ａ）は半導体基板を上から見た図であり、１１
はポリシリコン膜、１２はエネルギービームで、例えば
Ａｒレーザービームである。矢印ＡＩ、Ａ２はエネルギ
ービーム１２の走査方向を示す。本発明者は各種実験を
行い苦心の末、不純物が導入されたポリシリコンの抵抗
がエネルギービームｌ２の走査方向ＡＩ、Ａ２と電流方
向Ｂ１とが垂直のとき負の温度係数を示し（ポリシリコ
ン膜１１ａ）、ポリシリコンの抵抗がエネルギービーム
１２の走査方向Ａ１、Ａ２と電流方向Ｂ２とが平行のと
き正の温度係数を示す（ポリシリコン膜１ｌｂ）ことを
明らかにした。ここでは酸化膜を介して基板上に形成し
たポリシリコン膜１１にエネルギービーム１２をスキャ
ンしながらピッチをずらして矢印Ａ１、Ａ２の如く走査
している。そして、ポリシリコン膜１１ａの領域では第
４図（ｂ）に示すＸ１の如く負の温度係数を示し、その
際エネルギービーム１２の走査方向ＡｔＳＡ２と電流方
向Ｂ１とが垂直であり、また、、ポリシリコン膜１ｌｂ
の領域では第４図（ｂ）に示すＸ２の如く正の温度係数
を示し、その際エネルギービーム１２の走査方向Ａ１、
Ａ２と電流方向Ｂ２とが平行であったのである。
はポリシリコン膜、１２はエネルギービームで、例えば
Ａｒレーザービームである。矢印ＡＩ、Ａ２はエネルギ
ービーム１２の走査方向を示す。本発明者は各種実験を
行い苦心の末、不純物が導入されたポリシリコンの抵抗
がエネルギービームｌ２の走査方向ＡＩ、Ａ２と電流方
向Ｂ１とが垂直のとき負の温度係数を示し（ポリシリコ
ン膜１１ａ）、ポリシリコンの抵抗がエネルギービーム
１２の走査方向Ａ１、Ａ２と電流方向Ｂ２とが平行のと
き正の温度係数を示す（ポリシリコン膜１ｌｂ）ことを
明らかにした。ここでは酸化膜を介して基板上に形成し
たポリシリコン膜１１にエネルギービーム１２をスキャ
ンしながらピッチをずらして矢印Ａ１、Ａ２の如く走査
している。そして、ポリシリコン膜１１ａの領域では第
４図（ｂ）に示すＸ１の如く負の温度係数を示し、その
際エネルギービーム１２の走査方向ＡｔＳＡ２と電流方
向Ｂ１とが垂直であり、また、、ポリシリコン膜１ｌｂ
の領域では第４図（ｂ）に示すＸ２の如く正の温度係数
を示し、その際エネルギービーム１２の走査方向Ａ１、
Ａ２と電流方向Ｂ２とが平行であったのである。
このようにエネルギービーム１２の走査方向ＡＩ、Ａ２
と電流方向Ｂ２が平行なポリシリコン膜１ｌｂを正の温
度係数を有する抵抗体とし、またエネルギービームｌ２
の走査方向Ａｔ，Ａ２と電流方向Ｂ１の垂直なポリシリ
コン膜１１ａを負の温度係数を有する抵抗体として、各
々の負の温度係数を有するポリシリコン膜１１ａ、正の
温度係数を有するポリシリコン膜１ｌｂを電気的に直列
に接続することにより温度依存性の小さい抵抗体を得る
ことができる。
と電流方向Ｂ２が平行なポリシリコン膜１ｌｂを正の温
度係数を有する抵抗体とし、またエネルギービームｌ２
の走査方向Ａｔ，Ａ２と電流方向Ｂ１の垂直なポリシリ
コン膜１１ａを負の温度係数を有する抵抗体として、各
々の負の温度係数を有するポリシリコン膜１１ａ、正の
温度係数を有するポリシリコン膜１ｌｂを電気的に直列
に接続することにより温度依存性の小さい抵抗体を得る
ことができる。
従来では不純物濃度を高くしないと正の温度係数を有す
るポリシリコン抵抗を得ることができなかったが、本発
明では、不純物濃度を小さくしても正の温度係数を有す
るポリシリコン抵抗を得ることができる。このように不
純物濃度を小さくしても正の温度係数を有するポリシリ
コン抵抗を得ることができるため、従来の正の温度係数
を有する抵抗体より高抵抗化が容易である。また、この
抵抗体をエネルギービーム走査方向と電流方向とを垂直
にして得られる負の温度係数を有するポリシリコン抵抗
に接続することにより適宜所定の温度依存性を有する抵
抗体を得ることができる。そして、正及び負の温度係数
を有する二つの抵抗体の不純物濃度を等しくすることが
できるため、二種の異なる不純物濃度を有する従来の合
戒抵抗体に比べ、二抵抗体間の不純物拡散を考慮する必
要が無く不純物ドープ後の熱工程の条件を緩めることが
できる。また、本発明は従来の基板内に拡散層を形成し
た抵抗体の場合にような接合容量が大きくなるという問
題もなく、高速化を実現することができる。
るポリシリコン抵抗を得ることができなかったが、本発
明では、不純物濃度を小さくしても正の温度係数を有す
るポリシリコン抵抗を得ることができる。このように不
純物濃度を小さくしても正の温度係数を有するポリシリ
コン抵抗を得ることができるため、従来の正の温度係数
を有する抵抗体より高抵抗化が容易である。また、この
抵抗体をエネルギービーム走査方向と電流方向とを垂直
にして得られる負の温度係数を有するポリシリコン抵抗
に接続することにより適宜所定の温度依存性を有する抵
抗体を得ることができる。そして、正及び負の温度係数
を有する二つの抵抗体の不純物濃度を等しくすることが
できるため、二種の異なる不純物濃度を有する従来の合
戒抵抗体に比べ、二抵抗体間の不純物拡散を考慮する必
要が無く不純物ドープ後の熱工程の条件を緩めることが
できる。また、本発明は従来の基板内に拡散層を形成し
た抵抗体の場合にような接合容量が大きくなるという問
題もなく、高速化を実現することができる。
以下、本発明を図面に基づいて説明する。
第１図〜第３図は本発明に係る半導体装置の一実施例を
説明する図であり、第１図は一実施例の構造を示す断面
図、第２図は一実施例の温度とシート抵抗との関係を示
す図、第３図は一実施例の温度と温度係数との関係を示
す図である。
説明する図であり、第１図は一実施例の構造を示す断面
図、第２図は一実施例の温度とシート抵抗との関係を示
す図、第３図は一実施例の温度と温度係数との関係を示
す図である。
これらの図において、１は例えばＳｉからなる基板、２
は例えばＳｉｎ．からなる絶縁膜、３、３ａ，３ｂはポ
リシリコン膜であり、３は不純物が導入されているがエ
ネルギービームは照射されていないポリシリコン膜の領
域であり、３ａは負の温度係数を有するポリシリコン膜
の領域であり、３ｂは正の温度係数を有するポリシリコ
ン膜の領域である。
は例えばＳｉｎ．からなる絶縁膜、３、３ａ，３ｂはポ
リシリコン膜であり、３は不純物が導入されているがエ
ネルギービームは照射されていないポリシリコン膜の領
域であり、３ａは負の温度係数を有するポリシリコン膜
の領域であり、３ｂは正の温度係数を有するポリシリコ
ン膜の領域である。
次に、その製造方法について説明する。
まず、シリコン基Ｆｉｌ上に例えば熱酸化により膜厚が
例えばＬｐｍの絶縁膜２を形成した後、例えば減圧ＣＶ
Ｄ法により絶縁膜２上にポリシリコンを堆積して膜厚が
例えば４０００人のポリシリコン膜３を形成する。次い
で、パワーが例えば５Ｗ、走査速度が例えば１５０ｍｍ
／秒、基板加熱温度が例えば５００゜Ｃの条件でエネル
ギービームとして例えばＣＷ−Ａｒレーザを用いてポリ
シリコン膜３を次のようにビーム照射した。第１図に示
す如くエネルギービームのビーム走査方向Ｘと電流方向
Ｙｌが垂直になるようにポリシリコン膜３ａの領域を照
射するとともに、ビーム走査方向Ｘと電流方向Ｙ２が平
行になるようにポリシリコン膜３ｂの領域を照射する。
例えばＬｐｍの絶縁膜２を形成した後、例えば減圧ＣＶ
Ｄ法により絶縁膜２上にポリシリコンを堆積して膜厚が
例えば４０００人のポリシリコン膜３を形成する。次い
で、パワーが例えば５Ｗ、走査速度が例えば１５０ｍｍ
／秒、基板加熱温度が例えば５００゜Ｃの条件でエネル
ギービームとして例えばＣＷ−Ａｒレーザを用いてポリ
シリコン膜３を次のようにビーム照射した。第１図に示
す如くエネルギービームのビーム走査方向Ｘと電流方向
Ｙｌが垂直になるようにポリシリコン膜３ａの領域を照
射するとともに、ビーム走査方向Ｘと電流方向Ｙ２が平
行になるようにポリシリコン膜３ｂの領域を照射する。
次いで、加速電圧が例えば５０ＫｅＶ、例えば不純物が
燐（Ｐ）、ドープ量が例えば３×１０”ｃｍ−２のイオ
ン注入によりポリシリコン膜３、３ａ、３ｂに導入した
後、例えば９００’Ｃ、２０分の窒素雰囲気のアニール
処理して活性化させることにより、第２図、第３図に示
すように、負の温度係数を有するポリシリコン膜３ｂの
領域と正の温度係数を有するポリシリコン膜３ｂの領域
を得ることができる。そして、更に例えばＣＶＤ法によ
り例えばＳｉＯｚからなる絶縁膜を形成し、この絶縁膜
にポリシリコン膜３ａ、３ｂの領域を露出させるように
コンタクトホールを形成した後、このコンタクトホール
を介してポリシリコン膜３ａ、３ｂを電気的に接続する
ように例えばＡ２からなる配線層を形成する。このよう
に、負の温度係数を有するポリシリコン３ａと正の温度
係数を有するボリシリコン膜３ｂとを電気的に接続する
ことにより不純物ドープ量が等しい温度依存性の小さな
抵抗体を得ることができる。
燐（Ｐ）、ドープ量が例えば３×１０”ｃｍ−２のイオ
ン注入によりポリシリコン膜３、３ａ、３ｂに導入した
後、例えば９００’Ｃ、２０分の窒素雰囲気のアニール
処理して活性化させることにより、第２図、第３図に示
すように、負の温度係数を有するポリシリコン膜３ｂの
領域と正の温度係数を有するポリシリコン膜３ｂの領域
を得ることができる。そして、更に例えばＣＶＤ法によ
り例えばＳｉＯｚからなる絶縁膜を形成し、この絶縁膜
にポリシリコン膜３ａ、３ｂの領域を露出させるように
コンタクトホールを形成した後、このコンタクトホール
を介してポリシリコン膜３ａ、３ｂを電気的に接続する
ように例えばＡ２からなる配線層を形成する。このよう
に、負の温度係数を有するポリシリコン３ａと正の温度
係数を有するボリシリコン膜３ｂとを電気的に接続する
ことにより不純物ドープ量が等しい温度依存性の小さな
抵抗体を得ることができる。
なお、上記実施例では、エネルギービーム照射をしてか
らイオン注入する場合について説明したが、本発明はこ
れに限定されるものではなく、イオン注入してからエネ
ルギービーム照射する場合であってもよい。
らイオン注入する場合について説明したが、本発明はこ
れに限定されるものではなく、イオン注入してからエネ
ルギービーム照射する場合であってもよい。
〔発明の効果］
本発明によれば、熱に対して抵抗値が安定で素子特性を
安定にすることができ、接合容量を小さくして高速化を
実現することができ、かつ不純物濃度が低く高抵抗な正
の温度係数を有する抵抗体を容易に得ることができると
いう効果がある。
安定にすることができ、接合容量を小さくして高速化を
実現することができ、かつ不純物濃度が低く高抵抗な正
の温度係数を有する抵抗体を容易に得ることができると
いう効果がある。
第１図〜第３図は本発明に係る半導体装置の一実施例を
説明する図であり、 第１図は一実施例の構造を示す断面図、第２図は一実施
例の温度とシート抵抗との関係を示す図、 第３図は一実施例の温度と温度係数との関係を示す図、 第４図は本発明の原理図、 第５図は従来例の一例の構造を示す断面図、第６図は従
来例の他の一例の構造を示す断面図である。 １・・・・・・基板、 ２・・・・・・絶縁膜、 ３、３ａ，３ｂ・・・・・・ポリシリコン膜。 −一一−一と一一一 一実施例の構造を示す断面図 第工図 温度（℃） 一実施例の温度とシート抵抗との関係を示す図第２図 一実施例の温度と温度係数との関係を示す図（ａ） （ｂ） 本発明の原理図 第４図
説明する図であり、 第１図は一実施例の構造を示す断面図、第２図は一実施
例の温度とシート抵抗との関係を示す図、 第３図は一実施例の温度と温度係数との関係を示す図、 第４図は本発明の原理図、 第５図は従来例の一例の構造を示す断面図、第６図は従
来例の他の一例の構造を示す断面図である。 １・・・・・・基板、 ２・・・・・・絶縁膜、 ３、３ａ，３ｂ・・・・・・ポリシリコン膜。 −一一−一と一一一 一実施例の構造を示す断面図 第工図 温度（℃） 一実施例の温度とシート抵抗との関係を示す図第２図 一実施例の温度と温度係数との関係を示す図（ａ） （ｂ） 本発明の原理図 第４図
Claims (4)
- （１）不純物が導入され、かつエネルギービームがビー
ム走査方向と電流方向とで略平行になるように照射され
て正の温度係数を有するように形成されたポリシリコン
膜抵抗を有することを特徴とする半導体装置。 - （２）不純物が導入され、かつエネルギービームがビー
ム走査方向と電流方向とで略垂直になるように照射され
て負の温度係数を有するように形成されたポリシリコン
膜抵抗を有することを特徴とする半導体装置。 - （３）前記正の温度係数を有するポリシリコン膜抵抗と
前記負の温度係数を有するポリシリコン膜抵抗とが電気
的に直列に接続されていることを特徴とする請求項１、
２記載の半導体装置。 - （４）前記正の温度係数を有するポリシリコン膜抵抗を
形成する際の不純物ドープ量と、前記負の温度係数を有
するポリシリコン膜抵抗を形成する際の不純物ドープ量
とが等しいことを特徴とする請求項３記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30840689A JPH03166757A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30840689A JPH03166757A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03166757A true JPH03166757A (ja) | 1991-07-18 |
Family
ID=17980680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30840689A Pending JPH03166757A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03166757A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448103A (en) * | 1992-05-19 | 1995-09-05 | Texas Instruments Incorporated | Temperature independent resistor |
| US6133094A (en) * | 1993-03-09 | 2000-10-17 | Hitachi Ltd | Semiconductor device and process of producing the same |
| US7551055B2 (en) | 2005-01-22 | 2009-06-23 | Samsung Electronics Co., Ltd. | Resistor having uniform resistance and semiconductor device using the same |
-
1989
- 1989-11-27 JP JP30840689A patent/JPH03166757A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448103A (en) * | 1992-05-19 | 1995-09-05 | Texas Instruments Incorporated | Temperature independent resistor |
| US6133094A (en) * | 1993-03-09 | 2000-10-17 | Hitachi Ltd | Semiconductor device and process of producing the same |
| US6524924B1 (en) | 1993-03-09 | 2003-02-25 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US6610569B1 (en) | 1993-03-09 | 2003-08-26 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US6835632B2 (en) | 1993-03-09 | 2004-12-28 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US7238582B2 (en) | 1993-03-09 | 2007-07-03 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US7551055B2 (en) | 2005-01-22 | 2009-06-23 | Samsung Electronics Co., Ltd. | Resistor having uniform resistance and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS61500753A (ja) | 導電性シリコンサブストレ−トを製造する方法 | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JPH03166757A (ja) | 半導体装置 | |
| JP3001362B2 (ja) | 半導体装置の製造方法 | |
| JPS6155250B2 (ja) | ||
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS61123181A (ja) | 半導体装置の製造方法 | |
| JP4296807B2 (ja) | 半導体装置の製造方法 | |
| JPH03153081A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS62149172A (ja) | 不純物導入方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS6124827B2 (ja) | ||
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPS63173367A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS61181166A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH05283352A (ja) | 半導体装置の製造法 | |
| JPH0132669B2 (ja) | ||
| JPH02148851A (ja) | 半導体装置の製造方法 | |
| JPS61105872A (ja) | 半導体装置 | |
| JPS62104154A (ja) | 高抵抗素子の製造方法 |