JPS62104154A

JPS62104154A - 高抵抗素子の製造方法

Info

Publication number: JPS62104154A
Application number: JP24462185A
Authority: JP
Inventors: Masanori Noda; 昌敬野田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-10-31
Filing date: 1985-10-31
Publication date: 1987-05-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、非晶質又は多結晶半導体層を高抵抗領域とす
る高抵抗素子の製造方法に関する。

〔発明の概要〕

この発明は、非晶質又は多結晶半導体層を高抵抗領域と
する高抵抗素子の製造方法において、イオン注入された
領域に上記半導体層を構成する材料のエネルギーギャッ
プの近傍値若しくはより小さい値のエネルギーの光を照
射することにより、抵抗値の低下等の弊害を防止するも
のである。

〔従来の技術〕

一般に、ＳＲＡＭ　（スタティック・ランダム・アクセ
ス・メモリー）等の半導体装置においては、多結晶シリ
コン層などの多結晶半導体層を用いて高抵抗素子が形成
されることが有り、例えば、ＳＲＡＭメモリセルの構成
素子である抵抗負倚等に使用されている。

この半導体装置に形成される高抵抗素子は、通常、その
一部を配線層としており、また、配線層等と高抵抗領域
が形成される多結晶半導体層とのコンタクト性を改善す
る為、電気的接続をなす領域に低抵抗領域を形成してい
る。

ここで、このような高抵抗素子の従来の製造方法につい
て、第２図ａ〜第２図すを参照しながら概略説明する。

（ａ）第２図ａに示すように、基板として絶縁基板１１
上あるいは絶縁層上に多結晶シリコンＮ１２を形成し、
その上にフォトレジスト１４を塗布する。このフォトレ
ジスト１４は選択的に露光され、その後低抵抗領域を形
成する部分を除去して上記多結晶シリコン層１２を露出
させ、イオン注入に対するマスクとして用いられる。

そして、フォトレジスト１４をマスクとするイオン注入
（第２図ａ中、Ｉ２で示す。）が行われ、所定の不純物
が導入される。このイオン注入された領域１３は、その
後低抵抗領域となり、例えば配線層との接続を良好に保
つ機能を有する。

（ｂ）上記イオン注入後、拡散炉を使用して熱処理を施
し、上記イオン注入された領域１３を活性化させる。こ
の活性化により低抵抗領域２３が形成される。そして低
抵抗領域２３に挟まれた多結晶シリコン層１２の一部は
、高抵抗領域２２として用いられる。

従来の高抵抗素子の製造は以上のような工程で行われて
いる。

〔発明が解決しようとする問題点〕

しかしながら、上述の高抵抗素子の製造方法では、拡散
炉の熱処理によって、上記低抵抗領域２３の所謂サイド
拡散が生じ高抵抗素子の特性にばらつきが生じたり、抵
抗値が下がるような弊害を生じている。

すなわち、第２図ａに示すように、イオン注入された領
域１３は、断面上、フォトレジスト１４の開口されたパ
ターンに応じた幅を有し、一方、イオン注入によっては
不純物が導入されず、その後、高抵抗領域となるべき領
域は、フォトレジスト１４の幅に応じた幅１ａを有して
いる。

ところが、拡散炉を使用した熱処理を施した場合には、
基板等を含めて素子全体が昇温し、断面上、高抵抗領域
２２は幅Ａａ”になる。即ち、当初子定される低抵抗領
域は拡がり、当初子定される高抵抗領域の幅１ａが、幅
１ａ’に狭められることになる。

そして、このようなサイド拡散が生じた場合には、高抵
抗素子の特性にばらつきが生じ、また、その抵抗値の低
下等の悪影響が生ずる。更に、このような悪影響は、半
導体技術の究極の目的たる高集積化、微細化において、
無視できないものとなってきている。

そこで、本発明は上述の問題点に鑑み、サイド拡散によ
る抵抗値の低下等の弊害のない高抵抗素子の製造方法の
開示を目的とする。

〔問題点を解決するための手段〕

本発明は、基板上の非晶質又は多結晶半導体層に形成さ
れる低抵抗領域間を高抵抗領域とする高抵抗素子の製造
方法において、上記低抵抗領域を形成するためのイオン注入を施す工程
と、上記イオン注入された領域に上記非晶質又は多結晶
半導体層を構成する半導体材料のエネルギーギャップの
近傍値若しくはより小さい値のエネルギーの光を照射す
る工程とを有することを特徴する高抵抗素子の製造方法
により上述の問題点を解決する。

〔作用〕

イオン注入が施された領域は、不純物が導入され非晶質
化して光の吸収特性が変化する。この光吸収特性の変化
は、不純物原子や格子欠陥等により上記多結晶半導体層
を構成する半導体材料の禁止帯内に種々のエネルギー準
位がさらに形成されることに起因する。

このため、上記多結晶半導体層を構成する半導体材料の
エネルギーギャップの近傍値若しくはより小さい値のエ
ネルギーの光を照射した場合には、相対的にイオン注入
された領域の光吸収がイオン注入されない領域の光吸収
を上回ることになる。

そして、このようにイオン注入された領域の上記エネル
ギーの光に対する光吸収率が向上するため、当該イオン
注入された領域の温度上昇が、上記イオン注入のない領
域の温度上昇より大きくなり、結局、イオン注入された
領域が選択的に活性化されることになる。

また、以上の作用は、非晶質半導体材料にイオン注入を
施す場合についても同様である。即ち、イオン注入によ
り、種々の不純物によるエネルギー準位等が形成され、
上記エネルギーの光を照射した場合には、イオン注入さ
れた領域が選択的に活性化されることになる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

本発明の実施例は、非晶質若しくは多結晶半導体材料と
して、多結晶シリコン層を用いたものであり、非晶質又
は多結晶半導体層を構成する半導体材料のエネルギーギ
ャップの近傍値若しくはより小さい値のエネルギーの光
として、Ｎｄ：ＹＡＧレーザーのレーザービームを用い
ている。そして、イオン注入による非晶質化、不純物含
有状態により、上記レーザービームの照射から選択的な
温度上昇を実現し、低抵抗領域の局所的な活性化を図る
ものである。

先ず、本実施例の高抵抗素子の製造方法を工程に従って
説明する。

（ａ）第１図ａに示すように、絶縁基板１上に多結晶半
導体層として多結晶シリコン層２を形成する。ここで、
絶縁基板１は多層構造における眉間絶縁膜等でも良い。

続いて、フォトレジスト４が塗布され、断面上、所定の
パターン幅Ｌａを有するように、選択的に露光され現像
されろ。このフォトレジスト４はイオン注入のマスクと
なる。

フォトレジスト４を所定のパターンにしたところで、イ
オン注入（第１図ａ中、Ｉ２で示す。）を施す。このイ
オン注入によって、上記多結晶シリコンｆｉｉ２が非晶
質化され、さらにこのイオン注入された領域３に不純物
が導入されることになる。

このため、後述するように選択的な昇温が可能となる。

上記イオン注入された領域３は、上記マスクの開ロバタ
ーンをそのまま反映することになり、また、イオン注入
されない領域５の幅１．ａは、上記フォトレジスト４の
所定のパターン幅Ｌａとなる。

ここで、イオン注入を用いて導入する不純物は、例えば
Ｐ（リン）、Ａｓ（砒素）、Ｂ（ボロン）。

Ｓｂ（アンチモン）、Ａｌ（アルミニウム）、Ｇａ　（
ガリウム）、Ｉｎ（インジウム）等であり、イオン注入
する領域の格子構造を一層損傷させ易い不純物であれば
良い。また、イオン注入する不純物の注入量は、例えば
、ｌＸｌ０”／ｃｄ以上であれば良い。

尚、上記イオン注入された領域３は、その後Ｎｄ　：　
ＹＡＧレーザーのレーザービーム照射により活性化され
て低抵抗領域となり、例えば配線層との接続を良好に保
つ機能を有する。

（ｂ）次に、第１図すに示すように、Ｎｄ：ＹＡＧレー
ザーのレーザービームを照射する。前述のように、イオ
ン注入された領域３は、非晶質化されており、格子欠陥
や不純物原子により、種々のエネルギー準位が、イオン
注入されていない領域５より多く存在する。このため、
上記Ｎｄ：ＹＡＧレーザーのレーザービームを照射した
場合には、上記イオン注入された領域３の光吸収が相対
的に大きくなり、従って、イオン注入された領域３が選
択的に温度上昇して、当該領域３だけがアニールされる
ことになる。一方、イオン注入されない領域５は、光吸
収が小さく、従って、レーザービームの照射による温度
上昇は少ない。このような機構によって、本実施例の高
抵抗素子の製造方法は、サイド拡散を抑えることができ
る。上記イオン注入された領域３は、上記レーザービー
ムの照射によって活性化され、低抵抗領域６となる。ま
た、上記イオン注入されない領域５は、温度の上昇がな
く低温に維持されて、高抵抗領域７となる。

断面における上記低抵抗領域６は、拡散が抑えられてそ
の寸法精度の再現性が向上している。また、上記高抵抗
領域７の幅Ｌａ′も、上記イオン注入されない領域５の
幅Ｌａに対して狭くならず、従って、抵抗値の低下等の
弊害は防止されることになる。

そして、このような低抵抗領域６の間を高抵抗領域７と
する高抵抗素子に、所定の配線層等を形成し、ＳＲＡＭ
メモリセルの抵抗負荷等に用いることができる。

以上のような工程により、本実施例の高抵抗素子の製造
方法は実現され得る。本実施例では、非晶質または多結
晶半導体層として多結晶シリコン層を用いており、シリ
コンのエネルギーギャップ（およそ１．１２ｅＶ）近傍
値のエネルギーを有するＮｄ　：　ＹＡＧレーザ−（波
長１．０６．ｕｍ）を用いて、所定のパターンにイオン
注入された上記多結晶シリコン層を全面照射する。そし
て、その光吸収機構の相違から選択的な温度上昇を行っ
て、サイド拡散を抑えている。このため、上記低抵抗領
域６は拡がらず、上記高抵抗領域７は所定の幅Ｌａ′と
なる。

上述の実施例においては、多結晶半導体層として、多結
晶シリコン層を用いたがこれに限定されず、他の多結晶
半導体層でも良い。また、低温のＣＶＤ法等により形成
される非晶質な材料でも良い。

照射する光は、イオン注入された領域とイオン注入され
ない領域とを選択的に昇温させるものであれば良い。

〔発明の効果〕

本発明の高抵抗素子の製造方法は、イオン注入により、
多結晶半導体層や非晶質半導体層の光吸収特性を変化さ
せて、イオン注入された領域の選択的な温度上昇を実現
する。このため、サイド拡散等の弊害は生じ得す、従っ
て、抵抗値の低下、ばらつき等は防止されて、良好な高
抵抗素子を供給し得ることとなる。

【図面の簡単な説明】

第１図ａ及び第１図すは本発明の高抵抗素子の製造方法
を工程順に示す高抵抗素子の断面図、第２図ａ及び第２
図すは従来の高抵抗素子の製造方法を工程順に示す高抵
抗素子の断面図である。１・・・絶縁基板（基板）２・・・多結晶シリコン層（多結晶半導体Ｎ）３・・・
イオン注入された領域６・・・低抵抗領域７・・・高抵抗領域特　許　出　願　人　　ソニー株式会社代理人　　　弁
理士　　　　　小池　見回　　　　　　　　　田村榮− 第１図ｂ

Claims

【特許請求の範囲】基板上の非晶質又は多結晶半導体層に形成される低抵抗
領域間を高抵抗領域とする高抵抗素子の製造方法におい
て、上記低抵抗領域を形成するためのイオン注入を施す工程
と、上記イオン注入された領域に上記非晶質又は多結晶半導
体層を構成する半導体材料のエネルギーギャップの近傍
値若しくはより小さい値のエネルギーの光を照射する工
程とを有することを特徴する高抵抗素子の製造方法。