JPS6059751A - 半導体プログラマブル素子およびその製造方法 - Google Patents
半導体プログラマブル素子およびその製造方法Info
- Publication number
- JPS6059751A JPS6059751A JP58168902A JP16890283A JPS6059751A JP S6059751 A JPS6059751 A JP S6059751A JP 58168902 A JP58168902 A JP 58168902A JP 16890283 A JP16890283 A JP 16890283A JP S6059751 A JPS6059751 A JP S6059751A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- type
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- -1 Boro ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、大容量メモリとともに一体的に集積化される
冗長回路で必要とされる半導体プログラマブル素子の構
造とその製造方法に関する。
冗長回路で必要とされる半導体プログラマブル素子の構
造とその製造方法に関する。
従来例の構成とその問題点
メモリ装置に搭載される冗長回路に使用される半導体プ
ログラマブル素子は、第１図にその断面形状を示すよう
に、酸化膜１上に形成され、Ｐ＋領域２．ｎ領域３およ
びＰ＋領域４が隣接配置された構造を有する多結晶シリ
コン膜で構成され、電・匝５と同６とを介して冗長回Ｉ
Ｉ″ｉｊ ＶＣＪｇ続されている。
ログラマブル素子は、第１図にその断面形状を示すよう
に、酸化膜１上に形成され、Ｐ＋領域２．ｎ領域３およ
びＰ＋領域４が隣接配置された構造を有する多結晶シリ
コン膜で構成され、電・匝５と同６とを介して冗長回Ｉ
Ｉ″ｉｊ ＶＣＪｇ続されている。
この半導体プログラマブル素子の初期の抵抗は。
Ｐｎｊ妾合の逆方向特性で決定されており、その値（は
、通常、約１０９Ω程度に設定される。素子のプログラ
ミングは第２図に示すように、素子表面にレーザ光を照
射し、多結晶シリコン、吸音発熱させ、この発熱によっ
てＰ＋領域２と回４の不純物音それぞれｎ領域３中に拡
散させてｐ” ４％合全消滅させることによって行ない
、プログラミング後の抵抗１−ｊ故１００Ωとなる。
、通常、約１０９Ω程度に設定される。素子のプログラ
ミングは第２図に示すように、素子表面にレーザ光を照
射し、多結晶シリコン、吸音発熱させ、この発熱によっ
てＰ＋領域２と回４の不純物音それぞれｎ領域３中に拡
散させてｐ” ４％合全消滅させることによって行ない
、プログラミング後の抵抗１−ｊ故１００Ωとなる。
しかしながら、このようなＪ！（ＪＪ′Ｌ（ｉ：ｔｉの
変化を生じさせるには、ｐ型の不純物ｆＨ領領域の幅の
半分以上の距離、実際的寸法にＪ３・いても、１μ＋ｎ
（ｒこえる距離を拡散させる必要があるため、プログラ
ミング１１、旨こ使用されるレーザのパワーは大きくな
り、かつ、フログラミングに用する時間も長くなる欠点
があった。
変化を生じさせるには、ｐ型の不純物ｆＨ領領域の幅の
半分以上の距離、実際的寸法にＪ３・いても、１μ＋ｎ
（ｒこえる距離を拡散させる必要があるため、プログラ
ミング１１、旨こ使用されるレーザのパワーは大きくな
り、かつ、フログラミングに用する時間も長くなる欠点
があった。
発明の目的
本発明は上述の問題点全解消するもので、グログラミン
グに必要なレーザパワーが１氏く、かつ、プログラミン
グに用いる時間の／ｑ；ｌかい半導体７０グラマプル素
子の構造およびその製造方法を提イ」（するものである
。
グに必要なレーザパワーが１氏く、かつ、プログラミン
グに用いる時間の／ｑ；ｌかい半導体７０グラマプル素
子の構造およびその製造方法を提イ」（するものである
。
発明の構成
本発明は、要約すると、多結晶シリコン収で構成される
ｎｐｎもしくはｐｎｐの隣接領域構造を有し、かつ、そ
の中間領域上に、反対導電形の不純物を含む多結晶シリ
コン膜全、同中間領域の両側に熱拡散処理過程で前記不
純物の拡散前１川が１待接の接合に達する分の間隔を置
いて、被設したＦＩｊｌ造の半導体プログラマブル素子
であり、−また、その製造方法として、−導電形の第１
の多結晶シリコン膜上に絶縁膜を形成したのち、前記絶
縁カシ４に前記第１の多結晶シリコン膜を三方するよう
に開孔を形成する工程、前記開孔を通じて、前記第１の
多結晶シリコン膜に反対導電形の不純物金嗜人して、異
種導電形の多結晶シリコン膜が交互に連接する三領域隣
接構造を形成する工程、前記ＩＡ＋孔に高濃度不純物を
含む第２の多結晶シリコン膜全形成する工程をそなえた
ものであり、不発ψｊにより、中間領域上の反対心電形
不純物を有する第２の多結晶シリコン膜全、たとえ（１
士、レーザ照射＋／ｃよって加熱して、Ｎ Ｊ妥する接
６ Ｘ；、’答易に消滅させることかできる。
ｎｐｎもしくはｐｎｐの隣接領域構造を有し、かつ、そ
の中間領域上に、反対導電形の不純物を含む多結晶シリ
コン膜全、同中間領域の両側に熱拡散処理過程で前記不
純物の拡散前１川が１待接の接合に達する分の間隔を置
いて、被設したＦＩｊｌ造の半導体プログラマブル素子
であり、−また、その製造方法として、−導電形の第１
の多結晶シリコン膜上に絶縁膜を形成したのち、前記絶
縁カシ４に前記第１の多結晶シリコン膜を三方するよう
に開孔を形成する工程、前記開孔を通じて、前記第１の
多結晶シリコン膜に反対導電形の不純物金嗜人して、異
種導電形の多結晶シリコン膜が交互に連接する三領域隣
接構造を形成する工程、前記ＩＡ＋孔に高濃度不純物を
含む第２の多結晶シリコン膜全形成する工程をそなえた
ものであり、不発ψｊにより、中間領域上の反対心電形
不純物を有する第２の多結晶シリコン膜全、たとえ（１
士、レーザ照射＋／ｃよって加熱して、Ｎ Ｊ妥する接
６ Ｘ；、’答易に消滅させることかできる。
火砲例の説明
以下に、本発明の半導体７０グラマプル素子の一実施例
を示す第３図および第４図を参照して本発明を詳しく説
明する。
を示す第３図および第４図を参照して本発明を詳しく説
明する。
本発明の半導体プログラマブル素子は、第３図で１’：
）−［ｔｒ＋ｉＰ＋を示すように、酸化１１Ｇ、Ｇ１１
の上に形成され、両側ＶＣｐ領域１２．中火ｒ７１１１
’Ｃｎ領域１３全もって、ｐｎｐの三領域が隣接配置さ
れたｉ’ｆ＆造を有する第１の多結晶ノリコンｊ模と、
中火に位置すωｎ 型多結晶シリコンｊｌ、ｌ、’ｊ、
１３部分の上に、同部分の両側（で形成されるｐｎ接合
のψ：！１ｆ ｆｆｌ５から約０．３７１ ｍ程度自Ｌ
ｈ、で、第２の絶縁膜１４（順化膜）を介して、第２の
ｐ 馴多結晶７リコンｉ％ｙ１５が形成されている。
）−［ｔｒ＋ｉＰ＋を示すように、酸化１１Ｇ、Ｇ１１
の上に形成され、両側ＶＣｐ領域１２．中火ｒ７１１１
’Ｃｎ領域１３全もって、ｐｎｐの三領域が隣接配置さ
れたｉ’ｆ＆造を有する第１の多結晶ノリコンｊ模と、
中火に位置すωｎ 型多結晶シリコンｊｌ、ｌ、’ｊ、
１３部分の上に、同部分の両側（で形成されるｐｎ接合
のψ：！１ｆ ｆｆｌ５から約０．３７１ ｍ程度自Ｌ
ｈ、で、第２の絶縁膜１４（順化膜）を介して、第２の
ｐ 馴多結晶７リコンｉ％ｙ１５が形成されている。
なお、本火砲例では、両側のｐ層ＶＣ接続されたオーミ
ック電極は省略しである。
ック電極は省略しである。
この半導体プログラマブル素子にレーザ全照射すると、
多結晶シリコン膜が発熱し、この冗メ・♂（作用によっ
て、ｐ 型多結晶ノリコン膜１５中の不純物がこの下の
第１多結晶ソリコン膜中に拡散し、ｎ 領域１３の一部
又は全体がｐ”＋ｕ拡欣領域１６十 に変化する。
多結晶シリコン膜が発熱し、この冗メ・♂（作用によっ
て、ｐ 型多結晶ノリコン膜１５中の不純物がこの下の
第１多結晶ソリコン膜中に拡散し、ｎ 領域１３の一部
又は全体がｐ”＋ｕ拡欣領域１６十 に変化する。
このようにしてｐ 型拡散領域１６が形成されると、当
初はｐ −ｎ層−Ｐ構造であった第１多結＋→−一 晶シリコン膜の構造が、ｐ−ｐｐ溝構造変化し、半導体
プログラマブル素子の抵抗値は１００Ω程度のｆ［σま
で低下する。
初はｐ −ｎ層−Ｐ構造であった第１多結＋→−一 晶シリコン膜の構造が、ｐ−ｐｐ溝構造変化し、半導体
プログラマブル素子の抵抗値は１００Ω程度のｆ［σま
で低下する。
ところで、本発明の半導体プログラマブル索子における
ｐ −ｎ” −Ｐ構造からｐ −、Ｐ＋−’−−ｐ構造
への変化は、従来の半導体プログラマブル素子ではｐ型
不純物をｎ層の幅の半分以上（約１μｍ程度）拡散させ
る必要があったのに対して、本実ｔＩｆ！ｉ例の」場合
では０．３μｍだけ拡散させわは生じるので、素子に照
射するレーザパワーも低く、かつ、フログラミングに用
する時間も短くなる。
ｐ −ｎ” −Ｐ構造からｐ −、Ｐ＋−’−−ｐ構造
への変化は、従来の半導体プログラマブル素子ではｐ型
不純物をｎ層の幅の半分以上（約１μｍ程度）拡散させ
る必要があったのに対して、本実ｔＩｆ！ｉ例の」場合
では０．３μｍだけ拡散させわは生じるので、素子に照
射するレーザパワーも低く、かつ、フログラミングに用
する時間も短くなる。
以上、本発明全一例を７Ｊ’（して説明したのであるが
、第１多品晶シリコン、１ル２の（’ｌ”ｆ ｊ問合Ｐ
”ｐから、ｎｐ″−ｎへ、かつ第２多結晶シリコン１模
ｋｐ 型からｎ＋１塞）へ変えることによって・も［１
的とする半導体プログラマブル素子をイｌＩることがで
きる。
、第１多品晶シリコン、１ル２の（’ｌ”ｆ ｊ問合Ｐ
”ｐから、ｎｐ″−ｎへ、かつ第２多結晶シリコン１模
ｋｐ 型からｎ＋１塞）へ変えることによって・も［１
的とする半導体プログラマブル素子をイｌＩることがで
きる。
次に、不発り」に係る半導体プログラマブル素子の製造
方法を第５図のａ〜Ｃを参照して説明する第５図ａで示
すように、７リコン基板１０の表１ｆ１１金熱酸化し、
厚さが約６０００人のｒり化シリコン、ｌ！莫１１を形
成した後、周知のＣＶＤ法に」：って、第１多結晶シリ
コン膜１２を約３０００人の厚さに形成する。次いで第
１多結晶シリコン１摸１２ｉ／（ｍボロイオンを加速エ
ネルギ５０ＫｅＶ で、ドーズ量約１０１”ｃｍ ’程
度注入し、９００Ｃでアニールしてｐ型の多結晶シリコ
ン膜１２を形成した後、周知のＣＶＤ法によって厚さ約
３０００人程度の酸化シリコン膜１４を形成する。
方法を第５図のａ〜Ｃを参照して説明する第５図ａで示
すように、７リコン基板１０の表１ｆ１１金熱酸化し、
厚さが約６０００人のｒり化シリコン、ｌ！莫１１を形
成した後、周知のＣＶＤ法に」：って、第１多結晶シリ
コン膜１２を約３０００人の厚さに形成する。次いで第
１多結晶シリコン１摸１２ｉ／（ｍボロイオンを加速エ
ネルギ５０ＫｅＶ で、ドーズ量約１０１”ｃｍ ’程
度注入し、９００Ｃでアニールしてｐ型の多結晶シリコ
ン膜１２を形成した後、周知のＣＶＤ法によって厚さ約
３０００人程度の酸化シリコン膜１４を形成する。
次に第５図すで示すように、ＣＶＤ法で形成した酸化シ
リコン膜１４の一部分全通常のエツチング方法によって
除去して、開孔１７を形成し、さらにこの開孔１７を通
して、ひ素イオンで加速エネルギ７０ＫｅＶ 、ドーズ
量約１０１５ｃｎｌ−２８度注入し、１ｏｏＯＣでアニ
ールしてｎ 領域１３を形成する。
リコン膜１４の一部分全通常のエツチング方法によって
除去して、開孔１７を形成し、さらにこの開孔１７を通
して、ひ素イオンで加速エネルギ７０ＫｅＶ 、ドーズ
量約１０１５ｃｎｌ−２８度注入し、１ｏｏＯＣでアニ
ールしてｎ 領域１３を形成する。
この時、酸化シリコン膜１４の厚さは、ひ素イオンの注
入に対して十分マスキングできる厚さにする必要がある
。
入に対して十分マスキングできる厚さにする必要がある
。
以上のよう（でして形成されｆｃＰ領域１２およびｎ領
域１３の不純物濃度は、それぞれ約１０ ” ’ｃｙｎ
３十 および約１０”ｃｔｎ５程度である。
域１３の不純物濃度は、それぞれ約１０ ” ’ｃｙｎ
３十 および約１０”ｃｔｎ５程度である。
最後に、第５ｊ：］ｃで示すように、ｎ 領域１３上に
厚さ約３０００人の第２多結晶７リコン膜１５をｃＶＤ
法で形成し、ボロンイオン全加速エネルギ２０ＫｅＶ
、ドーズＭ：約１０１６ｃｍ−２程度注入し、９００Ｃ
゛℃アニールした後、通常のエツチング方法によって、
第２多結晶シリコン膜の所望領域全除去してｐ 型層１
５全形成して、半導体プログラマブル素子が完成する。
厚さ約３０００人の第２多結晶７リコン膜１５をｃＶＤ
法で形成し、ボロンイオン全加速エネルギ２０ＫｅＶ
、ドーズＭ：約１０１６ｃｍ−２程度注入し、９００Ｃ
゛℃アニールした後、通常のエツチング方法によって、
第２多結晶シリコン膜の所望領域全除去してｐ 型層１
５全形成して、半導体プログラマブル素子が完成する。
このようにこの半導体プログラマブル素子の製造方法に
よれば、ｐ領域゛１２およびｐ７１Ｙｊ” ５の間の距
４１１ ｗは、ｐ領域１２．ｎ″−領域１３およびｐ＋
＋層１５への不純物注入量および注入後のアニール条件
によってコントロールでき、条件をうまく選べばＷを０
．１μｍから１μｍ程度に制御することは可能である。
よれば、ｐ領域゛１２およびｐ７１Ｙｊ” ５の間の距
４１１ ｗは、ｐ領域１２．ｎ″−領域１３およびｐ＋
＋層１５への不純物注入量および注入後のアニール条件
によってコントロールでき、条件をうまく選べばＷを０
．１μｍから１μｍ程度に制御することは可能である。
なお、以上の説明では、第１の多結晶シリコン膜の（ｈ
造がｐｎ＋ｐとなる製造方法を示しＩＣが、ｎｐ”ｎ構
造の素子も同様の製造方法で形成できることはり］らか
である。
造がｐｎ＋ｐとなる製造方法を示しＩＣが、ｎｐ”ｎ構
造の素子も同様の製造方法で形成できることはり］らか
である。
発り］の効果
本究明の半導体プログラマブル素子に」：れば、グログ
ラミングに必−要なレーザパワーは小さく、かつ、プロ
グラマミンク時間がムノかくなる長所をイコし、このた
めプログラミング時の素子の発熱が少ないので、素子近
傍に配置さノｔだＭＯ３型電界効果トランジスタなどの
能動素子に与える悪影響を除くことができるなどの効果
をイｆする。
ラミングに必−要なレーザパワーは小さく、かつ、プロ
グラマミンク時間がムノかくなる長所をイコし、このた
めプログラミング時の素子の発熱が少ないので、素子近
傍に配置さノｔだＭＯ３型電界効果トランジスタなどの
能動素子に与える悪影響を除くことができるなどの効果
をイｆする。
また、本発明に係る半導体プログラマブル素子の製造方
法によれば、ｐ＋＋層とｐ層の距離Ｗを精度良くコント
ロール可能であるので、イ召頼性の高い半導体グログラ
マブル素子を再現性よく、高歩留りで製造可能である。
法によれば、ｐ＋＋層とｐ層の距離Ｗを精度良くコント
ロール可能であるので、イ召頼性の高い半導体グログラ
マブル素子を再現性よく、高歩留りで製造可能である。
第１図は従来の半導体プログラマブル素子の構造を示す
断面図、第２図は、従来の半導体プログラマブル素子に
レーザを照射してプログラミングしている状８全示す断
面図、第３図は本発明に係る半導体プログラマブル素子
の断面図、第４図はレーザ照射によってプログラミング
した状態を示す断面図、第５図ａ −ｃ ｉは本発明の
製造方法により半導体プログラマブル素子を形成する状
態を説明するための図である。 １１・・・・・・第１絶縁膜、１２・・・・第１多結晶
シリコン膜（ｐＪＷ）１ｓ・・・・・・第１多結晶シリ
コン膜（ｎ＋層）、１４・・・・・・第２絶縁膜、１６
・・・・・・第２多結晶シリコン膜（ｐ 層）、１６・
・・・・・ｐ 型拡散領域、１７・・・・・・開孔。 代理人の氏 弁理士 中 尾 敏 男 ほか１名第 １
図 第３図 ５
断面図、第２図は、従来の半導体プログラマブル素子に
レーザを照射してプログラミングしている状８全示す断
面図、第３図は本発明に係る半導体プログラマブル素子
の断面図、第４図はレーザ照射によってプログラミング
した状態を示す断面図、第５図ａ −ｃ ｉは本発明の
製造方法により半導体プログラマブル素子を形成する状
態を説明するための図である。 １１・・・・・・第１絶縁膜、１２・・・・第１多結晶
シリコン膜（ｐＪＷ）１ｓ・・・・・・第１多結晶シリ
コン膜（ｎ＋層）、１４・・・・・・第２絶縁膜、１６
・・・・・・第２多結晶シリコン膜（ｐ 層）、１６・
・・・・・ｐ 型拡散領域、１７・・・・・・開孔。 代理人の氏 弁理士 中 尾 敏 男 ほか１名第 １
図 第３図 ５
Claims (1)
- 【特許請求の範囲】 ０）多結晶シリコン膜で構成されるｎｐｎも−しくはｐ
ｎｐの隣接領域構造を有し、かつ、その中間領域上に、
反対導電形の不純物を含む多結晶シリコン膜を、同中間
領域の両（１１０Ｖｃ熱拡散処理過程で前記不純物の拡
散前面が隣接の接合に達する分の間隔を置いて、被設し
た１１＆造の半々７体プログラマブル素子。 俊）中間領域多結晶シリコン膜上で反対導電形の不純物
を含む多結晶シリコン膜の被設されない間隔が０．１〜
１．０μｍの幅でなる特８′１請求の範囲第゛ １項に
記載の半導体プログラマブル素子〇（３）中間領域多結
晶シリコン膜上に被設される多結晶シリコン膜中の反対
導電形不純物の豪度が前記中間領域多結晶シリコン膜の
不純物の濃度よシ高い構造の特許請求の範囲第１項”ま
たは第２項に記載の半導体プログラマブル素子。 （４）−導電形の第１の多結晶シリコン膜上に絶縁膜を
形成したのち、前記絶縁膜に前記第１の多結晶シリコン
膜を二分するように開孔全形成する工程、前記開孔を通
じて、前記第１の多結晶シリコン膜に反対導電形の不純
物を導入して、異種導′１Ｌ形の多結晶シリコン膜が交
互に連接する三領域隣接構造を形成する工程、前記開孔
に高濃度不純物を含む第２の多結晶シリコン膜を形成す
る工程をそなえた半導体プログラマブル素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168902A JPS6059751A (ja) | 1983-09-13 | 1983-09-13 | 半導体プログラマブル素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168902A JPS6059751A (ja) | 1983-09-13 | 1983-09-13 | 半導体プログラマブル素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059751A true JPS6059751A (ja) | 1985-04-06 |
Family
ID=15876676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168902A Pending JPS6059751A (ja) | 1983-09-13 | 1983-09-13 | 半導体プログラマブル素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527910A (ja) * | 1998-10-12 | 2002-08-27 | パシフィック ソーラー ピー ティ ワイ リミテッド | メルトスルーコンタクト形成方法 |
| US8110959B2 (en) | 2004-05-11 | 2012-02-07 | Höganäs Ab | Method for producing an electrical machine with a body of soft magnetic material |
-
1983
- 1983-09-13 JP JP58168902A patent/JPS6059751A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527910A (ja) * | 1998-10-12 | 2002-08-27 | パシフィック ソーラー ピー ティ ワイ リミテッド | メルトスルーコンタクト形成方法 |
| EP1138088A4 (en) * | 1998-10-12 | 2006-08-30 | Csg Solar Ag | METHOD OF FORMING CONTACTS BY FOUNDED ZONE |
| US8110959B2 (en) | 2004-05-11 | 2012-02-07 | Höganäs Ab | Method for producing an electrical machine with a body of soft magnetic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433142B2 (ja) | ||
| JPS61500753A (ja) | 導電性シリコンサブストレ−トを製造する方法 | |
| JPS6059751A (ja) | 半導体プログラマブル素子およびその製造方法 | |
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JPH04113634A (ja) | 半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JP2618965B2 (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| JPS5842273A (ja) | 半導体装置の製造方法 | |
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPS5931851B2 (ja) | 半導体装置の製造方法 | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPH0316232A (ja) | 電荷結合素子の製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59103377A (ja) | 半導体装置の製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH02105565A (ja) | 半導体装置の製造方法 | |
| JPH0127596B2 (ja) | ||
| JPS61131527A (ja) | 半導体装置の製造方法 | |
| JPH0479132B2 (ja) |