JP2002527910A - メルトスルーコンタクト形成方法 - Google Patents
メルトスルーコンタクト形成方法Info
- Publication number
- JP2002527910A JP2002527910A JP2000576498A JP2000576498A JP2002527910A JP 2002527910 A JP2002527910 A JP 2002527910A JP 2000576498 A JP2000576498 A JP 2000576498A JP 2000576498 A JP2000576498 A JP 2000576498A JP 2002527910 A JP2002527910 A JP 2002527910A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- semiconductor
- column
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 56
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000002019 doping agent Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000002844 melting Methods 0.000 claims description 26
- 230000008018 melting Effects 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000002679 ablation Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 238000005275 alloying Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000006731 degradation reaction Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Abstract
(57)【要約】
ガラス基板１１と、その上に形成されたｎ++層１２、ｐ層１３、および誘電体層１４（一般的には酸化シリコンまたは窒化シリコン）を有する薄膜シリコン装置とを有する薄膜光起電装置が説明される。ｐ層１３を通って下層のｎ++層１２への接続を作成するため、半導体材料のコラムが加熱され、コラムは各種ドープピングされた層を通り、コラム中の材料が加熱または溶融されて、コラム領域中で装置の各層間のドーパントの移動を可能にする。
Description
【０００１】 （技術分野） この発明は、一般的には半導体装置におけるコンタクトの形成に関し、より特
定的には、薄膜装置の下層領域へのコンタクト形成方法を提供する。
定的には、薄膜装置の下層領域へのコンタクト形成方法を提供する。
【０００２】 （背景技術） 一般に従来のバルク材料では、光起電力装置のコンタクトは、一般的には単接
合（シングルジャンクション）装置である装置のいずれかの側に形成される。
合（シングルジャンクション）装置である装置のいずれかの側に形成される。
【０００３】 薄膜装置はその形成時に、一般的にはガラス等の非導電材料である基板上また
はスーパーストレート（superstrate）上に形成されるため、装置のすべての層
への接続は装置の一表面を介して行う必要がある。装置が基板を通して発光する
場合、このような構成はコンタクトシェーディングの問題をほぼ排除できるとい
う利点をもつが、薄い下層領域へのコンタクトの形成は大きな課題であり、これ
には費用のかかる解決策が必要な場合が多い。光起電力装置の製造に薄膜を用い
る目的は低コストの装置を得ることだが、接合部の短絡を生じずに下層領域への
コンタクトの形成を可能にする高価な高精度アライメントが製造工程に必要な場
合は、この目的に合致できない。
はスーパーストレート（superstrate）上に形成されるため、装置のすべての層
への接続は装置の一表面を介して行う必要がある。装置が基板を通して発光する
場合、このような構成はコンタクトシェーディングの問題をほぼ排除できるとい
う利点をもつが、薄い下層領域へのコンタクトの形成は大きな課題であり、これ
には費用のかかる解決策が必要な場合が多い。光起電力装置の製造に薄膜を用い
る目的は低コストの装置を得ることだが、接合部の短絡を生じずに下層領域への
コンタクトの形成を可能にする高価な高精度アライメントが製造工程に必要な場
合は、この目的に合致できない。
【０００４】 （発明の開示） 本発明は、少なくとも逆ドーパント型のドーピングされた第２の半導体領域の
下方に配置された薄膜半導体装置のドーピングされた第１の半導体領域への電気
的接続を行なう接続領域を形成する方法を提供し、この方法は、 支配的な第１のドーパント型を持つ第１の半導体領域を形成するステップと、 第１の半導体領域上に、少なくとも第１のドーパント型と逆極性の支配的な第
２のドーパント型をもつ第２の半導体領域を形成するステップであって、接続領
域中では、第２の半導体領域中の膜の単位領域あたりの支配的なドーパント型の
余剰ドーパント数は、対応する第１の半導体領域中の膜の単位領域あたりの支配
的なドーパント型の余剰ドーパント数よりも少なくなるよう第２の半導体領域を
形成するステップと、 第１の半導体領域へのコンタクトが必要な半導体装置の接続領域のある領域中
で、第２の半導体領域を通って第１の半導体領域へ延びる半導体材料のコラム（
column：柱状部分）を加熱するステップであって、第１の半導体領域中および第
２の半導体領域中の材料の温度を上げ、これによりドーパントの可動性を高める
ステップとを含む方法。
下方に配置された薄膜半導体装置のドーピングされた第１の半導体領域への電気
的接続を行なう接続領域を形成する方法を提供し、この方法は、 支配的な第１のドーパント型を持つ第１の半導体領域を形成するステップと、 第１の半導体領域上に、少なくとも第１のドーパント型と逆極性の支配的な第
２のドーパント型をもつ第２の半導体領域を形成するステップであって、接続領
域中では、第２の半導体領域中の膜の単位領域あたりの支配的なドーパント型の
余剰ドーパント数は、対応する第１の半導体領域中の膜の単位領域あたりの支配
的なドーパント型の余剰ドーパント数よりも少なくなるよう第２の半導体領域を
形成するステップと、 第１の半導体領域へのコンタクトが必要な半導体装置の接続領域のある領域中
で、第２の半導体領域を通って第１の半導体領域へ延びる半導体材料のコラム（
column：柱状部分）を加熱するステップであって、第１の半導体領域中および第
２の半導体領域中の材料の温度を上げ、これによりドーパントの可動性を高める
ステップとを含む方法。
【０００５】 好適には、加熱ステップは、第１の半導体領域中および第２の半導体領域中の
材料を溶融させ、これにより第１のドーパント型のドーパント原子が第１の半導
体領域から第２の半導体領域へ移動し、第１の半導体領域の溶融前のドーパント
濃度は、溶融ステップ中にコラム中のドーパント原子が再分布した後、コラムの
すべての半導体領域中の支配的なドーパント型が第１の半導体領域中のものと同
じになるように第２の半導体領域のドーパント濃度より十分高い。
材料を溶融させ、これにより第１のドーパント型のドーパント原子が第１の半導
体領域から第２の半導体領域へ移動し、第１の半導体領域の溶融前のドーパント
濃度は、溶融ステップ中にコラム中のドーパント原子が再分布した後、コラムの
すべての半導体領域中の支配的なドーパント型が第１の半導体領域中のものと同
じになるように第２の半導体領域のドーパント濃度より十分高い。
【０００６】 好適な実施形態では、溶融ステップはレーザを用いて行われ、表面の重大なア
ブレーション（ablation）なしに、もしくは最小限のアブレーションで行うこと
ができ、またはアブレーションステップをコラムの開口と同時に行ってもよい。
レーザは、溶融およびアブレーションの速度を制御するようにシングルパルスま
たは連続パルスで時間に対して可変な出力を与えるように制御されうる。
ブレーション（ablation）なしに、もしくは最小限のアブレーションで行うこと
ができ、またはアブレーションステップをコラムの開口と同時に行ってもよい。
レーザは、溶融およびアブレーションの速度を制御するようにシングルパルスま
たは連続パルスで時間に対して可変な出力を与えるように制御されうる。
【０００７】 重度にドープされた第１のドーパント型領域のドーピング濃度は、移動発生後
に、重度にドープされた領域中のドーパントによって他領域のドーパント型が支
配されるように十分高くなければならない。これには、接続領域中で、第１のド
ーパント型領域中の総ドーパント数が他領域中の総ドーパント数より多くなけれ
ばならない。一般的には、総ドーパント数の比は２：１を上回る。一般的な実施
形態では、第１のドーパント型は２ｘ１０14〜１ｘ１０16原子／ｃｍ2の範囲で
第１の半導体領域中に存在し、第２のドーパント型は１ｘ１０14〜５ｘ１０15原
子／ｃｍ2の範囲で第２の半導体領域中に存在する。
に、重度にドープされた領域中のドーパントによって他領域のドーパント型が支
配されるように十分高くなければならない。これには、接続領域中で、第１のド
ーパント型領域中の総ドーパント数が他領域中の総ドーパント数より多くなけれ
ばならない。一般的には、総ドーパント数の比は２：１を上回る。一般的な実施
形態では、第１のドーパント型は２ｘ１０14〜１ｘ１０16原子／ｃｍ2の範囲で
第１の半導体領域中に存在し、第２のドーパント型は１ｘ１０14〜５ｘ１０15原
子／ｃｍ2の範囲で第２の半導体領域中に存在する。
【０００８】 一般的な実施形態では、半導体の各層を組み合わせた厚さは、０．１〜１０μ
ｍ、好適には０．５〜５μｍである。
ｍ、好適には０．５〜５μｍである。
【０００９】 本発明の一実施形態では、第１のドーパント型材料のコラム形成後、他のレー
ザステップを用いてコラム中に開口を形成し、コラムの外壁をそのままにして第
２の半導体領域を開口から絶縁し、その後、開口中に金属を形成してコラムの残
りの壁を介して下層の第１の半導体領域へのコンタクトを設ける。開口が溶融ス
テップの一部として形成される他の実施形態では、溶融／アブレーションを組み
合わせたステップ後に金属が形成される。
ザステップを用いてコラム中に開口を形成し、コラムの外壁をそのままにして第
２の半導体領域を開口から絶縁し、その後、開口中に金属を形成してコラムの残
りの壁を介して下層の第１の半導体領域へのコンタクトを設ける。開口が溶融ス
テップの一部として形成される他の実施形態では、溶融／アブレーションを組み
合わせたステップ後に金属が形成される。
【００１０】 本発明の第２の実施形態では、金属はコラム上に形成され、コラムおよびコラ
ムを介して下層の第１の半導体領域にコンタクトする。
ムを介して下層の第１の半導体領域にコンタクトする。
【００１１】 本発明の他の使用法では、メタライゼーションは実施せず、ドープされたコラ
ムを用いて埋め込み層のコンタクト領域をセルの他領域から絶縁して、コンタク
トに隣接した接合部の短絡によるセル性能の劣化または故障の可能性を最小限に
する。
ムを用いて埋め込み層のコンタクト領域をセルの他領域から絶縁して、コンタク
トに隣接した接合部の短絡によるセル性能の劣化または故障の可能性を最小限に
する。
【００１２】 第２の態様では、本発明は、薄膜半導体装置のドーピングされた第１の半導体
領域と逆ドーパント型の少なくともドーピングされた第２の半導体領域の下方に
位置するドーピングされた第１の半導体領域への電気的接続を形成する方法を提
供し、この方法は、 第１のドーパント型をもつ第１の半導体領域を形成するステップと、 第１の半導体領域上に、第１のドーパント型と逆極性の第２のドーパント型を
もつ少なくとも第２の半導体領域を形成するステップと、 第１の半導体領域へのコンタクトが必要なコンタクト領域中の半導体材料の少
なくとも一領域上に金属層を形成するステップと、 コンタクト領域中の金属層を加熱して、金属およびその下層の半導体材料を少
なくとも第１の半導体領域まで溶融させ、金属層の少なくとも一部が下層の材料
と結合して、第１の半導体領域と装置上面との間に金属合金のコラムを形成する
ステップとを含む。
領域と逆ドーパント型の少なくともドーピングされた第２の半導体領域の下方に
位置するドーピングされた第１の半導体領域への電気的接続を形成する方法を提
供し、この方法は、 第１のドーパント型をもつ第１の半導体領域を形成するステップと、 第１の半導体領域上に、第１のドーパント型と逆極性の第２のドーパント型を
もつ少なくとも第２の半導体領域を形成するステップと、 第１の半導体領域へのコンタクトが必要なコンタクト領域中の半導体材料の少
なくとも一領域上に金属層を形成するステップと、 コンタクト領域中の金属層を加熱して、金属およびその下層の半導体材料を少
なくとも第１の半導体領域まで溶融させ、金属層の少なくとも一部が下層の材料
と結合して、第１の半導体領域と装置上面との間に金属合金のコラムを形成する
ステップとを含む。
【００１３】 本発明の第２の態様に従う一方法では、加熱ステップはレーザで金属層の小領
域を局所的に加熱して実施される。本発明の第２の態様に従う他の方法では、金
属層はコンタクト領域に限定され、加熱ステップは上面全体が加熱される熱アニ
ーリングステップを含み、アニーリングステップ時にコンタクト領域中で局所的
なメタライゼーションが行われて、溶融および下層領域との合金形成が行われる
。
域を局所的に加熱して実施される。本発明の第２の態様に従う他の方法では、金
属層はコンタクト領域に限定され、加熱ステップは上面全体が加熱される熱アニ
ーリングステップを含み、アニーリングステップ時にコンタクト領域中で局所的
なメタライゼーションが行われて、溶融および下層領域との合金形成が行われる
。
【００１４】 好適には、合金形成ステップ中にコンタクト領域中の金属層はその一部のみが
消費され、これにより残りの金属がセルに電流を入出できる。または、合金形成
ステップ中にすべての金属が消費される場合は、その後のステップで他の金属を
形成してもよい。
消費され、これにより残りの金属がセルに電流を入出できる。または、合金形成
ステップ中にすべての金属が消費される場合は、その後のステップで他の金属を
形成してもよい。
【００１５】 好適な実施形態では、活性領域上に誘電体層（酸化シリコンや窒化シリコン等
）が形成され、この場合、誘電体層上に金属層が形成され、合金形成ステップは
、誘電体層中で金属と誘電材料との合金の形成、および半導体材料中で金属と半
導体材料との合金もしくは複合材が形成される。
）が形成され、この場合、誘電体層上に金属層が形成され、合金形成ステップは
、誘電体層中で金属と誘電材料との合金の形成、および半導体材料中で金属と半
導体材料との合金もしくは複合材が形成される。
【００１６】 （発明を実施するための最良の形態） 次に、添付の図面を参照して、以下に本発明の実施形態の例を説明する。図１
は薄膜光起電装置の断面図であり、ガラス基板１１と、ｎ++層１２、ｐ層１３、
および誘電体層１４（一般的には酸化シリコンまたは窒化シリコン）を有しガラ
ス基板１１上に形成された薄膜シリコン装置とを示す。
は薄膜光起電装置の断面図であり、ガラス基板１１と、ｎ++層１２、ｐ層１３、
および誘電体層１４（一般的には酸化シリコンまたは窒化シリコン）を有しガラ
ス基板１１上に形成された薄膜シリコン装置とを示す。
【００１７】 ｎ++層１２は、厚さ０．１μｍで、非常に高いドーパント濃度で形成され、こ
れは１０15〜１０21原子／ｃｍ3の範囲でありうるが本例では１０20原子／ｃｍ3 であり、一方、上層のｐ層は厚さ１μｍで、ｎ型層のドーパント総数の半数のｐ
型ドーパントを含む。実行する方法では、コンタクト先の領域と構造表面との間
の任意の逆極性にドープされた領域のドーピング極性を逆転させるのに十分なド
ーパント原子を供給可能なドーパント源が必要である。本実施形態では、ドーパ
ント源はコンタクト先のｎ++層である。ただし多層装置では、ドーパント源は最
下層以外の層でもよい。また、ソース層とドーパント原子が移動すべき層との間
で要求されるドーピングレベルの差は、溶融されるコラム中のドーピングの異な
る各領域の相対的な体積に依存する。従って、ソース層が分厚いほど、ソース層
中の必要なドーパント濃度は低くなる。
れは１０15〜１０21原子／ｃｍ3の範囲でありうるが本例では１０20原子／ｃｍ3 であり、一方、上層のｐ層は厚さ１μｍで、ｎ型層のドーパント総数の半数のｐ
型ドーパントを含む。実行する方法では、コンタクト先の領域と構造表面との間
の任意の逆極性にドープされた領域のドーピング極性を逆転させるのに十分なド
ーパント原子を供給可能なドーパント源が必要である。本実施形態では、ドーパ
ント源はコンタクト先のｎ++層である。ただし多層装置では、ドーパント源は最
下層以外の層でもよい。また、ソース層とドーパント原子が移動すべき層との間
で要求されるドーピングレベルの差は、溶融されるコラム中のドーピングの異な
る各領域の相対的な体積に依存する。従って、ソース層が分厚いほど、ソース層
中の必要なドーパント濃度は低くなる。
【００１８】 ｐ層１３から下層のｎ++層１２への接続を形成するには、半導体材料のコラム
を加熱する。すると、このコラムは各種ドープされた層を通り、コラム中の材料
物質が加熱または溶融されてコラム領域中で装置の各層間でドーパントの移動を
可能にする。好適には、加熱は装置表面に照射されるレーザビーム１５によって
行われ、その出力およびパルス継続期間、ならびにｘｙ表の移動が調整されて、
ｐ層およびｎ++層内の領域１６，１７によって形成されるコラム中でアブレーシ
ョンすることなく希望レベルの加熱または溶融が得られるようにする。上層の誘
電体層１４は本工程中にアブレーションされてもよい。
を加熱する。すると、このコラムは各種ドープされた層を通り、コラム中の材料
物質が加熱または溶融されてコラム領域中で装置の各層間でドーパントの移動を
可能にする。好適には、加熱は装置表面に照射されるレーザビーム１５によって
行われ、その出力およびパルス継続期間、ならびにｘｙ表の移動が調整されて、
ｐ層およびｎ++層内の領域１６，１７によって形成されるコラム中でアブレーシ
ョンすることなく希望レベルの加熱または溶融が得られるようにする。上層の誘
電体層１４は本工程中にアブレーションされてもよい。
【００１９】 コラム中の領域１６，１７の温度が上昇している間に、ｎ型ドーパント原子は
ｎ++領域１２からｐ領域１３へ移動し、ｐ型ドーパント原子はｐ領域１３からｎ ++ 領域１２へ移動する。しかし、ｐ領域１３中のｐ型ドーパント濃度に比べてｎ ++ 領域１２中のｎ型ドーパント原子の濃度が非常に高いため、移動後は、以前は
ｐ型であった領域１７中のｎ型ドーパント濃度が該領域をｎ型領域に変えるのに
十分高くなり、これによりｎ++領域１２からシリコン材料表面までのｎ型コラム
を形成する（ｐ型ドーパント原子もｎ++領域１２中へ移動するが、濃度がかなり
低いので、その影響は無視できる）。
ｎ++領域１２からｐ領域１３へ移動し、ｐ型ドーパント原子はｐ領域１３からｎ ++ 領域１２へ移動する。しかし、ｐ領域１３中のｐ型ドーパント濃度に比べてｎ ++ 領域１２中のｎ型ドーパント原子の濃度が非常に高いため、移動後は、以前は
ｐ型であった領域１７中のｎ型ドーパント濃度が該領域をｎ型領域に変えるのに
十分高くなり、これによりｎ++領域１２からシリコン材料表面までのｎ型コラム
を形成する（ｐ型ドーパント原子もｎ++領域１２中へ移動するが、濃度がかなり
低いので、その影響は無視できる）。
【００２０】 図２を参照すると、それに続くレーザ照射ステップでは、レーザビーム１９が
現在ｎ型である材料１７，１６のコラム中心上に照射され、コラムを通って開口
２１を切り出すと同時にコラムの側壁２０はそのまま残し、残ったｎ型側壁領域
２０は開口２１をｐ型層１３から絶縁する。
現在ｎ型である材料１７，１６のコラム中心上に照射され、コラムを通って開口
２１を切り出すと同時にコラムの側壁２０はそのまま残し、残ったｎ型側壁領域
２０は開口２１をｐ型層１３から絶縁する。
【００２１】 または、開口２１を切り出すステップは、レーザを適切に制御することによっ
て溶融ステップと同時に行うこともでき、これによりコラム中心領域がアブレー
ションされている間にコラム外壁領域２０は溶融される。
て溶融ステップと同時に行うこともでき、これによりコラム中心領域がアブレー
ションされている間にコラム外壁領域２０は溶融される。
【００２２】 一実施形態では、レーザは、溶融およびアブレーションの同時ステップまたは
各ステップ中に、ある時間にわたってある強度をもち材料を制御された状態下で
溶融かつアブレーションするように調整されたパルスを発生するように制御され
うる。または、レーザは、溶融およびアブレーションの同時ステップまたは各ス
テップを行うように制御された強度をもつ一連のパルス群を発生するようにして
もよい。
各ステップ中に、ある時間にわたってある強度をもち材料を制御された状態下で
溶融かつアブレーションするように調整されたパルスを発生するように制御され
うる。または、レーザは、溶融およびアブレーションの同時ステップまたは各ス
テップを行うように制御された強度をもつ一連のパルス群を発生するようにして
もよい。
【００２３】 開口形成ステップに続いて、図３に示す結果をもたらすメタライゼーションス
テップが行われ、金属層２３が開口２１中へ延び、ｐ層１３とは絶縁状態のまま
ｎ型領域１２、２０と接触する。メタライゼーションは、めっき、スクリーン印
刷、蒸発、スパッタリング等の任意の公知の方法で行うことができる。
テップが行われ、金属層２３が開口２１中へ延び、ｐ層１３とは絶縁状態のまま
ｎ型領域１２、２０と接触する。メタライゼーションは、めっき、スクリーン印
刷、蒸発、スパッタリング等の任意の公知の方法で行うことができる。
【００２４】 図４には、本発明の第２の実施形態の第１ステップを示し、ここでは図１と同
じく薄膜シリコン装置がガラス基板またはスーパーストレート１１上に形成され
る。ここでもシリコン装置は、第１の実施形態のものと同じ特性をもつｎ++領域
１２と、ｐ領域１３と、誘電体層１４とを含む。またやはり第１の実施形態と同
じく、第１ステップはレーザ加熱ステップであり、レーザビーム１５を用いて、
ｎ++層およびｐ層内のそれぞれの領域１６，１７から形成されるコラムを加熱す
る。本実施形態の違いは、溶融したシリコンコラム１６，１７上方の領域１８中
の誘電体層１４を除去するようにレーザおよびｘｙ移動の制御が調整され、この
結果、誘電体層１４中およびｎ++層１２と半導体材料の表面との間に形成される
ｎ型コラム３０，３１中に、冷却後に開口３２が形成された図５に示す構造が得
られる。または、ｎ型コラムを図１〜図３の実施形態と同様に形成して、誘電体
層は第２のレーザステップで除去してもよい。
じく薄膜シリコン装置がガラス基板またはスーパーストレート１１上に形成され
る。ここでもシリコン装置は、第１の実施形態のものと同じ特性をもつｎ++領域
１２と、ｐ領域１３と、誘電体層１４とを含む。またやはり第１の実施形態と同
じく、第１ステップはレーザ加熱ステップであり、レーザビーム１５を用いて、
ｎ++層およびｐ層内のそれぞれの領域１６，１７から形成されるコラムを加熱す
る。本実施形態の違いは、溶融したシリコンコラム１６，１７上方の領域１８中
の誘電体層１４を除去するようにレーザおよびｘｙ移動の制御が調整され、この
結果、誘電体層１４中およびｎ++層１２と半導体材料の表面との間に形成される
ｎ型コラム３０，３１中に、冷却後に開口３２が形成された図５に示す構造が得
られる。または、ｎ型コラムを図１〜図３の実施形態と同様に形成して、誘電体
層は第２のレーザステップで除去してもよい。
【００２５】 図６に示すように、図５の構造にメタライゼーションステップが実施され、開
口３２中へ延びてｐ領域１３を通ってｎ++領域１２に接続するｎ型コラムのｎ型
領域３０に接触するコンタクト金属３３を加える。
口３２中へ延びてｐ領域１３を通ってｎ++領域１２に接続するｎ型コラムのｎ型
領域３０に接触するコンタクト金属３３を加える。
【００２６】 次に本発明の第３の実施形態を説明する。図７は図１および図４と同じ薄膜装
置を示し、ｎ++層１２がガラス基板またはスーパーストレート１１上に形成され
、ｐ型層１３がｎ++層１２上に形成され、誘電体層１４がｐ型層１３上に形成さ
れている。ただし本実施形態では、メタライゼーションはコラム形成前に実施さ
れ、少なくともｎ++層１２へのコンタクトを設けるべき領域に金属コンタクト５
０が形成され、図７に示す構成では全表面上に設けられる。
置を示し、ｎ++層１２がガラス基板またはスーパーストレート１１上に形成され
、ｐ型層１３がｎ++層１２上に形成され、誘電体層１４がｐ型層１３上に形成さ
れている。ただし本実施形態では、メタライゼーションはコラム形成前に実施さ
れ、少なくともｎ++層１２へのコンタクトを設けるべき領域に金属コンタクト５
０が形成され、図７に示す構成では全表面上に設けられる。
【００２７】 図７に示すように、レーザビーム４２を用いて、一般的にはアルミニウムであ
るコンタクト金属、および下層のシリコン４６、４５、４３のコラム、ならびに
領域４４中の誘電体層を加熱する。シリコンが溶融している間、ドーパント原子
はやはりｎ++領域４６からｐ型層４３へと移動してｎ型コラム４８を形成する（
図８参照）。だが溶融金属もまた、下層４４、４３、４５、４６と漸次結合また
は反応を開始して、図８に示すようにｎ++層１２に達する金属／誘電体および金
属／シリコンの合金または複合材４７のくさび型部（ウェッジ）を形成する。
るコンタクト金属、および下層のシリコン４６、４５、４３のコラム、ならびに
領域４４中の誘電体層を加熱する。シリコンが溶融している間、ドーパント原子
はやはりｎ++領域４６からｐ型層４３へと移動してｎ型コラム４８を形成する（
図８参照）。だが溶融金属もまた、下層４４、４３、４５、４６と漸次結合また
は反応を開始して、図８に示すようにｎ++層１２に達する金属／誘電体および金
属／シリコンの合金または複合材４７のくさび型部（ウェッジ）を形成する。
【００２８】 こうして得られる図８に示す構成は、表面上に残る金属層５０によって形成さ
れるコンタクト４９と、ｎ型コラム４８によってｐ型層１３から絶縁され下方に
延びて直接または領域４８を介してｎ++領域１２と接触するアルミニウム／シリ
コン／誘電体コラム４７とを有する。
れるコンタクト４９と、ｎ型コラム４８によってｐ型層１３から絶縁され下方に
延びて直接または領域４８を介してｎ++領域１２と接触するアルミニウム／シリ
コン／誘電体コラム４７とを有する。
【００２９】 図９に示す図７の他の構成では、メタライゼーション４１はコンタクト領域に
限定され、この場合、コンタクトの形成は、分配型の熱源５１が装置表面に照射
されて半導体材料を同時にアニールし、図１０に示すように合金領域４７とｎ型
壁部４８とを含むコンタクトコラムを形成する急速熱アニーリングステップに組
み入れることができる。
限定され、この場合、コンタクトの形成は、分配型の熱源５１が装置表面に照射
されて半導体材料を同時にアニールし、図１０に示すように合金領域４７とｎ型
壁部４８とを含むコンタクトコラムを形成する急速熱アニーリングステップに組
み入れることができる。
【００３０】 図１１は、図１０の構造をもつコンタクトを示し、これは図５のｎ型にドーピ
ングされたコラムと同様の２つのｎ型にドーピングされた領域３０で囲まれてい
るがコンタクトは、隣接して重なるように配置されている。２つのドーピングさ
れたコラム３０は、ｐ型層１３の大部分をコンタクト領域から絶縁し、合金プラ
グ４７を囲むドーピングされたコラム４８を通って形成される短絡の可能性を防
止する。
ングされたコラムと同様の２つのｎ型にドーピングされた領域３０で囲まれてい
るがコンタクトは、隣接して重なるように配置されている。２つのドーピングさ
れたコラム３０は、ｐ型層１３の大部分をコンタクト領域から絶縁し、合金プラ
グ４７を囲むドーピングされたコラム４８を通って形成される短絡の可能性を防
止する。
【００３１】 図１２に他の構成を示し、ここでは２つのドーピングされた領域３０が底層コ
ンタクト５２を囲む領域５３をｐ型領域１３の残りの部分から絶縁し、金属コン
タクト５２はｎ++層１２と直接接触するように誘電体層１４およびｐ型領域１３
を通る開口中に形成される。金属コンタクトはまわりのｐ型領域５３へ分路（シ
ャント）するため、この領域をｐ型領域１３の残りの部分から絶縁するためにド
ープピングされた領域３０が設けられる。
ンタクト５２を囲む領域５３をｐ型領域１３の残りの部分から絶縁し、金属コン
タクト５２はｎ++層１２と直接接触するように誘電体層１４およびｐ型領域１３
を通る開口中に形成される。金属コンタクトはまわりのｐ型領域５３へ分路（シ
ャント）するため、この領域をｐ型領域１３の残りの部分から絶縁するためにド
ープピングされた領域３０が設けられる。
【００３２】 当業者であれば、特定の実施形態によって示した本発明に対して、広義に説明
した場合に本発明の精神および範囲から逸脱することなく多数の変更および／ま
たは変形が可能であることが理解できると考える。従ってこれらの実施形態は、
あらゆる意味において例示であり、本発明を限定するものではないと考慮された
い。
した場合に本発明の精神および範囲から逸脱することなく多数の変更および／ま
たは変形が可能であることが理解できると考える。従ってこれらの実施形態は、
あらゆる意味において例示であり、本発明を限定するものではないと考慮された
い。
【図１】 第１の実施形態に従う第１の溶融ステップ時の薄膜装置の断面図
である。
である。
【図２】 図１の薄膜装置の溶融ステップに続く切り出しステップ時の断面
図である。
図である。
【図３】 図１および図２の装置のメタライゼーションステップ後の変形例
の断面図である。
の断面図である。
【図４】 第２の実施形態に従う第１の溶融ステップ時の薄膜装置の断面図
である。
である。
【図５】 図４の装置の溶融ステップ後の断面図である。
【図６】 図４および図５の装置のメタライゼーションステップ後の変形例
の断面図である。
の断面図である。
【図７】 第３の実施形態に従う溶融ステップ時の薄膜装置の断面図である
。
。
【図８】 図７の装置の溶融ステップ完了後の断面図である。
【図９】 他の実施形態に従う溶融ステップ時の薄膜装置の断面図である。
【図１０】 図９の装置の溶融ステップ完了後の断面図である。
【図１１】 本発明に従う方法によってやはり形成された絶縁溝で囲まれた
コンタクトを形成する、本発明の使用法を示す図である。
コンタクトを形成する、本発明の使用法を示す図である。
【図１２】 本発明に従う方法によって形成された絶縁溝で囲まれた、下層
にコンタクトする単純金属充填溝の使用法を示す図である。
にコンタクトする単純金属充填溝の使用法を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１０月３日（２０００．１０．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ウェンハム スチュアート ロス オーストラリア ニューサウスウェールズ 州 メナイ ハイツ フォン ニダ プレ ース 13 (72)発明者 チャン ガンチュン オーストラリア ニューサウスウェールズ 州 ウェスト ライド マクファーソン ストリート ３／１Ａ (72)発明者 カイ シージュン オーストラリア ニューサウスウェールズ 州 キングスフォード バナロン ロード 18／75 Ｆターム(参考） 4M104 AA09 BB03 CC01 DD81 DD83 DD88 GG05 5F051 AA01 CA32 DA03 FA06 FA15 FA17 GA03
Claims (27)
- 【請求項１】 少なくとも逆ドーパント型のドーピングされた第２の半導体
領域の下方に配置された薄膜半導体装置のドーピングされた第１の半導体領域へ
の電気的接続を行なう接続領域を形成する方法であって、 支配的な第１のドーパント型をもつ前記第１の半導体領域を形成するステップ
と、 前記第１の半導体領域上に、少なくとも前記第１のドーパント型と逆極性の支
配的な第２のドーパント型をもつ前記第２の半導体領域を形成するステップであ
って、前記接続領域中では、前記第２の半導体領域中の膜の単位領域あたりの前
記支配的なドーパント型の余剰ドーパント数は、対応する前記第１の半導体領域
中の膜の単位領域あたりの前記支配的なドーパント型の余剰ドーパント数よりも
少なくなるよう前記第２の半導体領域を形成するステップと、 前記第１の半導体領域へのコンタクトが必要な前記半導体装置の前記接続領域
のある領域中で、前記第２の半導体領域を通って前記第１の半導体領域へ延びる
半導体材料のコラムを加熱するステップであって、前記第１の半導体領域中およ
び前記第２の半導体領域中の材料の温度を上げ、これによりドーパントの可動性
を高めるステップとを含む方法。 - 【請求項２】 請求項１に記載の方法において、前記加熱ステップは、前記
第１の半導体領域中および前記第２の半導体領域中の材料を溶融させ、これによ
り前記第１のドーパント型のドーパント原子を前記第１の半導体領域から前記第
２の半導体領域へ移動させる方法。 - 【請求項３】 請求項２に記載の方法において、前記加熱ステップは、前記
半導体装置の表面の重大なアブレーションなしで行われる方法。 - 【請求項４】 請求項２または３に記載の方法において、前記第１の半導体
領域の溶融前のドーパント濃度は、前記第２の半導体領域のドーパント濃度より
も十分高く、前記溶融ステップ中に前記コラム中のドーパント原子が再分布した
後、前記コラムのすべての半導体領域中の支配的なドーパント型が前記第１の半
導体領域のドーパント型と同じになる方法。 - 【請求項５】 請求項２、３、４のいずれかに記載の方法において、前記溶
融ステップはレーザを用いて行われる方法。 - 【請求項６】 請求項２、３、４、５のいずれかに記載の方法において、前
記第１のドーパント型の領域のドーパント濃度は、前記コラム中の前記第１の半
導体膜領域の体積と前記加熱ステップに影響される前記コラムの総体積との比の
逆元を上回る比率で、他領域のドーパント濃度より高くなっている方法。 - 【請求項７】 請求項２、３、４、５、６のいずれかに記載の方法において
、２層装置では、前記第１の半導体層の総ドーパント比は、少なくとも２：１の
割合で前記第２の半導体領層のものを上回る方法。 - 【請求項８】 請求項７に記載の方法において、前記ドーパント濃度比は１
００：１を上回る方法。 - 【請求項９】 請求項７または８に記載の方法において、前記第１のドーパ
ント型の総ドーパント数は、２ｘ１０14〜１ｘ１０16原子／ｃｍ2であり、前記
第２のドーパント型の総ドーパント数は、１ｘ１０14〜５ｘ１０15原子／ｃｍ2
である方法。 - 【請求項１０】 請求項２〜９のいずれかに記載の方法において、前記半導
体各層を合わせた厚さは０．５〜５μｍである方法。 - 【請求項１１】 請求項１〜１０のいずれかに記載の方法において、前記第
１のドーパント型材料のコラムの形成後、他のレーザステップが行われて前記コ
ラム中に開口を形成し、前記コラムの外壁をそのままにして前記第２の半導体領
域を前記開口から絶縁する方法。 - 【請求項１２】 請求項１１に記載の方法において、前記加熱ステップおよ
び前記開口形成ステップは、異なるレーザパルスで実施される方法。 - 【請求項１３】 請求項１１または１２に記載の方法において、前記開口中
に金属を形成して、前記コラムの残っている壁部を介して下層の前記第１の半導
体領域へのコンタクトを設ける方法。 - 【請求項１４】 請求項１〜１０のいずれかに記載の方法において、前記第
１のドーパント型の材料の前記コラムの形成後、前記コラム上に金属を形成して
、前記コラムおよび前記コラムを介して下層の前記第１の半導体領域とのコンタ
クトを設ける方法。 - 【請求項１５】 請求項１〜１０のいずれかに記載の方法において、前記第
１のドーパント型の材料のコラムを用いて、埋め込み層コンタクト領域をセルの
他領域から絶縁して、前記コンタクトに隣接する接合部の短絡によるセルの性能
の劣化または故障の可能性を最小限にする方法。 - 【請求項１６】 請求項１〜１０のいずれかに記載の方法において、前記半
導体材料のコラムを加熱するステップは、前記コラム中の材料が溶融し、前記材
料の少なくとも一部がアブレーションして前記コラム中に開口を設け、前記開口
の壁部が前記第１のドーパント型で支配的にドーピングされて、前記開口を前記
第２の半導体領域から絶縁するように実施される方法。 - 【請求項１７】 請求項１６に記載の方法において、前記加熱ステップおよ
び前記開口形成ステップは、単一レーザパルスで実施される方法。 - 【請求項１８】 請求項１７に記載の方法において、前記単一パルスは溶融
およびアブレーションの速度を制御するように成形される方法。 - 【請求項１９】 請求項１６に記載の方法において、前記加熱およびアブレ
ーションステップは、一連のレーザパルス群によって実施される方法。 - 【請求項２０】 請求項１９に記載の方法において、前記一連のレーザパル
ス群は、溶融およびアブレーションの速度を制御するように各パルスの強度が異
なる方法。 - 【請求項２１】 薄膜半導体装置のドーピングされた第１の半導体領域と逆
ドーパント型のドーピングされた少なくとも第２の半導体領域の下方に位置する
ドーピングされた前記第１の半導体領域への電気的接続を形成する方法であって
、 第１のドーパント型をもつ前記第１の半導体領域を形成するステップと、 前記第１の半導体領域上に、前記第１のドーパント型と逆極性の第２のドーパ
ント型をもつ少なくとも前記第２の半導体領域を形成するステップと、 前記第１の半導体領域へのコンタクトが必要なコンタクト領域中の半導体材料
の少なくとも一領域上に金属層を形成するステップと、 前記コンタクト領域中の前記金属層を加熱して、前記金属および下層の前記半
導体材料を少なくとも前記第１の半導体領域まで溶融させ、前記金属層の少なく
とも一部が前記下層の材料と結合して前記第１の半導体領域と前記装置の上面と
の間に合金のコラムを形成するステップとを含む方法。 - 【請求項２２】 請求項２１に記載の方法において、前記加熱ステップは、
レーザで前記金属層の小領域を局所的に加熱して実施される方法。 - 【請求項２３】 請求項２１に記載の方法において、前記金属層は前記コン
タクト領域に限定され、前記加熱ステップは前記上面全体が加熱される熱アニー
リングステップを含み、前記アニーリングステップの間に前記コンタクト領域中
の局所的なメタライゼーションが溶融して前記下層領域と結合する方法。 - 【請求項２４】 請求項２１、２２、２３のいずれかに記載の方法において
、前記コンタクト領域中の前記金属層は、前記合金形成ステップ中にその一部の
みが消費され、これにより残りの金属が前記コンタクトのメタライゼーションの
一部を形成する方法。 - 【請求項２５】 請求項２１、２２、２３のいずれかに記載の方法において
、前記コンタクト領域中の前記金属層は前記合金形成ステップ中にすべて消費さ
れ、それに続くステップで他の金属が形成される方法。 - 【請求項２６】 請求項２１、２２、２３、２４のいずれかに記載の方法に
おいて、活性領域上に誘電体層が形成され、前記誘電体層上に前記金属層が形成
され、前記合金形成ステップは、前記誘電体層中で前記金属と誘電材料との合金
、および前記金属と前記半導体材料層中の前記半導体材料との合金または複合材
を形成する方法。 - 【請求項２７】 請求項２６に記載の方法において、前記活性領域上に形成
される前記誘電体層は、酸化シリコンまたは窒化シリコンから選択される材料か
ら形成される方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AU6462 | 1989-09-20 | ||
| AUPP6462A AUPP646298A0 (en) | 1998-10-12 | 1998-10-12 | Melt through contact formation method |
| PCT/AU1999/000871 WO2000022681A1 (en) | 1998-10-12 | 1999-10-12 | Melt through contact formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002527910A true JP2002527910A (ja) | 2002-08-27 |
Family
ID=3810684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000576498A Pending JP2002527910A (ja) | 1998-10-12 | 1999-10-12 | メルトスルーコンタクト形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6551903B1 (ja) |
| EP (1) | EP1138088B1 (ja) |
| JP (1) | JP2002527910A (ja) |
| AT (1) | ATE511218T1 (ja) |
| AU (1) | AUPP646298A0 (ja) |
| WO (1) | WO2000022681A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPQ385899A0 (en) | 1999-11-04 | 1999-11-25 | Pacific Solar Pty Limited | Formation of contacts on thin films |
| DE10046170A1 (de) | 2000-09-19 | 2002-04-04 | Fraunhofer Ges Forschung | Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht |
| US20080289683A1 (en) * | 2004-06-04 | 2008-11-27 | Timothy Michael Walsh | Thin-Film Solar Cell Interconnection |
| WO2006005116A1 (en) * | 2004-07-08 | 2006-01-19 | Newsouth Innovations Pty Limited | Laser-formed electrodes for solar cells |
| DE102005045704A1 (de) * | 2005-09-19 | 2007-03-22 | Gebr. Schmid Gmbh & Co. | Verfahren und Vorrichtung zur Bearbeitung von Substraten, insbesondere Solarzellen |
| TWI401810B (zh) * | 2006-10-04 | 2013-07-11 | Gigastorage Corp | 太陽能電池 |
| JP2009152222A (ja) * | 2006-10-27 | 2009-07-09 | Kyocera Corp | 太陽電池素子の製造方法 |
| AU2007346834A1 (en) * | 2007-02-08 | 2008-08-21 | Wuxi Suntech-Power Co., Ltd. | Hybrid silicon solar cells and method of fabricating same |
| DE102008017312B4 (de) | 2008-04-04 | 2012-11-22 | Universität Stuttgart | Verfahren zur Herstellung einer Solarzelle |
| US7964499B2 (en) * | 2008-05-13 | 2011-06-21 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor solar cells having front surface electrodes |
| US20100000589A1 (en) * | 2008-07-03 | 2010-01-07 | Amelio Solar, Inc. | Photovoltaic devices having conductive paths formed through the active photo absorber |
| US20120060908A1 (en) * | 2009-04-22 | 2012-03-15 | Tetrasun, Inc. | Localized metal contacts by localized laser assisted conversion of functional films in solar cells |
| DE102011018386A1 (de) * | 2011-04-18 | 2012-10-18 | Universität Stuttgart | Verfahren zum Aufschmelzen von durchgehenden Bereichen an Halbleitersubstraten |
| JP6334675B2 (ja) * | 2013-03-15 | 2018-05-30 | サンパワー コーポレイション | 太陽電池及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059751A (ja) * | 1983-09-13 | 1985-04-06 | Matsushita Electronics Corp | 半導体プログラマブル素子およびその製造方法 |
| JPH01134976A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| US4838952A (en) * | 1988-04-29 | 1989-06-13 | Spectrolab, Inc. | Controlled reflectance solar cell |
| JPH03124067A (ja) * | 1989-10-07 | 1991-05-27 | Showa Shell Sekiyu Kk | 光起電力装置およびその製造方法 |
| JPH0415962A (ja) * | 1990-05-09 | 1992-01-21 | Sharp Corp | 太陽電池及びその製造方法 |
| JPH04223378A (ja) * | 1990-12-25 | 1992-08-13 | Sharp Corp | 太陽電池 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4312114A (en) | 1977-02-24 | 1982-01-26 | The United States Of America As Represented By The Secretary Of The Navy | Method of preparing a thin-film, single-crystal photovoltaic detector |
| JPS63119586A (ja) * | 1986-11-07 | 1988-05-24 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPH02268472A (ja) * | 1989-04-10 | 1990-11-02 | Showa Shell Sekiyu Kk | 光起電力装置およびその製造方法 |
| JPH0423364A (ja) * | 1990-05-15 | 1992-01-27 | Showa Shell Sekiyu Kk | 鏡として利用可能な光起電力装置 |
| JPH11126916A (ja) | 1997-10-24 | 1999-05-11 | Sharp Corp | 集積形薄膜太陽電池及びその製造方法 |
-
1998
- 1998-10-12 AU AUPP6462A patent/AUPP646298A0/en not_active Abandoned
-
1999
- 1999-10-12 JP JP2000576498A patent/JP2002527910A/ja active Pending
- 1999-10-12 EP EP99970510A patent/EP1138088B1/en not_active Expired - Lifetime
- 1999-10-12 WO PCT/AU1999/000871 patent/WO2000022681A1/en active IP Right Grant
- 1999-10-12 AT AT99970510T patent/ATE511218T1/de not_active IP Right Cessation
- 1999-10-12 US US09/807,373 patent/US6551903B1/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059751A (ja) * | 1983-09-13 | 1985-04-06 | Matsushita Electronics Corp | 半導体プログラマブル素子およびその製造方法 |
| JPH01134976A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| US4838952A (en) * | 1988-04-29 | 1989-06-13 | Spectrolab, Inc. | Controlled reflectance solar cell |
| JPH03124067A (ja) * | 1989-10-07 | 1991-05-27 | Showa Shell Sekiyu Kk | 光起電力装置およびその製造方法 |
| JPH0415962A (ja) * | 1990-05-09 | 1992-01-21 | Sharp Corp | 太陽電池及びその製造方法 |
| JPH04223378A (ja) * | 1990-12-25 | 1992-08-13 | Sharp Corp | 太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1138088B1 (en) | 2011-05-25 |
| AUPP646298A0 (en) | 1998-11-05 |
| US6551903B1 (en) | 2003-04-22 |
| WO2000022681A1 (en) | 2000-04-20 |
| ATE511218T1 (de) | 2011-06-15 |
| EP1138088A4 (en) | 2006-08-30 |
| EP1138088A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002527910A (ja) | メルトスルーコンタクト形成方法 | |
| US4674176A (en) | Planarization of metal films for multilevel interconnects by pulsed laser heating | |
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| US5250465A (en) | Method of manufacturing semiconductor devices | |
| US6518596B1 (en) | Formation of contacts on thin films | |
| US5366905A (en) | Method for producing conducting layers for a semiconductor device | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| US5128732A (en) | Stacked semiconductor device | |
| US4542580A (en) | Method of fabricating n-type silicon regions and associated contacts | |
| JP3113800B2 (ja) | 半導体装置の配線形成方法 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| AU757536B2 (en) | Melt through contact formation method | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS6347256B2 (ja) | ||
| Sakurai | Focused lamp zone melting recrystallization of silicon on insulating substrates | |
| JPS62293716A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS5810838A (ja) | 半導体装置の製造方法 | |
| JPH0691092B2 (ja) | 配線層の平坦化方法 | |
| JPH0294624A (ja) | 半導体装置 | |
| JPS6316652A (ja) | 半導体装置及びその製造方法 | |
| JPS62134922A (ja) | 半導体装置の製造方法 | |
| JPH03131029A (ja) | Ａｌ電極配線の平坦化方法 | |
| Celler et al. | MICROELECTRONICS APPLICATIONS OF DEPOSITED Si FILMS RECRYSTALLIZED FROM THE MELT | |
| JPH0714833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100511 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |