JPH0691092B2 - 配線層の平坦化方法 - Google Patents

配線層の平坦化方法

Info

Publication number
JPH0691092B2
JPH0691092B2 JP28469186A JP28469186A JPH0691092B2 JP H0691092 B2 JPH0691092 B2 JP H0691092B2 JP 28469186 A JP28469186 A JP 28469186A JP 28469186 A JP28469186 A JP 28469186A JP H0691092 B2 JPH0691092 B2 JP H0691092B2
Authority
JP
Japan
Prior art keywords
film
wiring layer
via hole
conductive film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28469186A
Other languages
English (en)
Other versions
JPS63137453A (ja
Inventor
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28469186A priority Critical patent/JPH0691092B2/ja
Publication of JPS63137453A publication Critical patent/JPS63137453A/ja
Publication of JPH0691092B2 publication Critical patent/JPH0691092B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明の配線層の平坦化方法は、配線用の導電膜の表面
にパルス状のエネルギー線を照射して該導電膜を溶融す
るとともに、同時に該導電膜の半導体装置基板を加熱す
ることにより行なう。これにより導電膜を構成する物質
が溶融しながら円滑に流動するので、ビアホール等の凹
部内に該導電膜を確実に埋め込むことが可能となる。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えば半導体装置の配線層を平坦化する方法に
関するものである。
〔従来の技術〕
第２図は従来例に係る配線層を平坦化する方法を説明す
る図である。同図（ａ）において、１はｐ型Si基板,2は
ｎ型拡散層,3はSiO2膜,4はビアホールである。また５は
配線層としてのAl膜である。
図のように、一般にAl膜５はスパッタ法や蒸着法によっ
て形成されるが、アスペクト比（開口の深さ／開口幅）
が高いビアホール４においてはAlが充分に埋め込まれな
い。このためAl膜５とｎ型拡散層２とのコンタクトが充
分でなかったり、あるいは電流が流れるとき断線不良を
起こす場合がある。
そこで、従来より上方からパルス状のエキシマレーザ光
６をAl膜５の表面に照射して該Al膜を溶融して、ビアホ
ール４内に流動させる方法がある。
〔発明が解決しようとする問題点〕
従来方法によれば、確かにAl膜４が流動してビアホール
４状のAl膜４の表面が平坦化される。
しかしながら、同図（ｂ）に示すように、ビアホール４
内に空洞が生じるため、やはりコンタクトが充分でなか
ったり、あるいはコンタクト抵抗が大きくなるという問
題がある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、確実なコンタクトを形成する配線の平坦化方法の提
供を目的とする。
〔問題点を解決するための手段〕
本発明の配線層の平坦化方法は、半導体装置基板を加熱
しながら該半導体装置の配線用導電膜の表面にパルス状
のエネルギー線を照射して該導電膜を溶融することを特
徴とする。
〔作用〕
本発明によれば、パルス状のエネルギー線により配線用
導電膜が溶融されるが、同時加熱を併用することにより
溶融した該導電膜の流動が円滑化する。このため溶融導
電膜よりビアホール等の凹部の内部は、完全に埋め込ま
れる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明す
る。第１図は本発明の実施例に係る配線の平坦化方法を
説明する図である。同図（ａ）において１はｐ型Si基
板,2はｎ型拡散層,3はSiO2膜である。また７は超高アス
ペクト比（アスペクト比＝2,深さ1.8μm,直径0.9μｍ）
を有するビアホールである。８はスパッタ法により形成
された厚さ１μｍのAl膜である。
この状態において不図示の加熱手段によりｐ型Si基板１
を加熱温度300℃で加熱しながら、上方からArエキシマ
レーザ（λ＝193nm）により得られたパルス光（パワー
密度５〜10J/cm2）をAl膜８の表面に照射し、該Al膜を
溶融する。この結果、同図（ｂ）に示すように、溶融し
たAl膜８がビアホール７に流動し、超高アスペクト比を
有するビアホール７が該Al膜により完全に埋め込まれ
た。
このように本発明の実施例によれば、ビアホール７内が
Al膜８により完全に埋め込まれるので、Al膜８とｎ型拡
散層２との確実なコンタクトを形成することができる。
また実施例のように、超高アスペクト比のビアホールに
おいても、Al膜をビアホール内に完全に埋め込むことが
できるので、超高密度集積回路に適用すれば極めて有効
である。
なお実施例では基板の加熱温度を300℃としたが、種々
の設定温度が可能であることは勿論である。しかし基板
の加熱温度をAl膜８の溶融温度（ほぼ620℃）以上にな
るとき、Al膜８のはがれが生じるので、これ以下に設定
することが望ましい。
〔発明の効果〕
以上説明したように、本発明によれば超高アスペクト比
のビアホールにおいても配線用導電膜を該ビアホール内
に完全に埋め込んで配線を平坦化することができる。こ
のためビアホールを介しての確実なコンタクトが形成さ
れるので、信頼性の高い半導体装置を製造することが可
能となる。
【図面の簡単な説明】
第１図は本発明の実施例に係る配線層の平坦化方法を説
明する図、 第２図は従来例に係る配線層の平坦化方法を説明する図
である。 （符号の説明） １……ｐ型Si基板、 ２……ｎ型拡散層、 ３……SiO2膜、 4,7……ビアホール、 5,8……Al膜、 6,9……エキシマレーザ光。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体装置基板を加熱しながら該半導体装
    置の配線用導電膜の表面にパルス状のエネルギー線を照
    射して該導電膜を溶融することを特徴とする配線層の平
    坦化方法。
  2. 【請求項２】前記加熱温度は前記導電膜の溶融温度より
    も低いことを特徴とする特許請求の範囲第１項に記載の
    配線層の平坦化方法。
JP28469186A 1986-11-28 1986-11-28 配線層の平坦化方法 Expired - Lifetime JPH0691092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28469186A JPH0691092B2 (ja) 1986-11-28 1986-11-28 配線層の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28469186A JPH0691092B2 (ja) 1986-11-28 1986-11-28 配線層の平坦化方法

Publications (2)

Publication Number Publication Date
JPS63137453A JPS63137453A (ja) 1988-06-09
JPH0691092B2 true JPH0691092B2 (ja) 1994-11-14

Family

ID=17681727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28469186A Expired - Lifetime JPH0691092B2 (ja) 1986-11-28 1986-11-28 配線層の平坦化方法

Country Status (1)

Country Link
JP (1) JPH0691092B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process

Also Published As

Publication number Publication date
JPS63137453A (ja) 1988-06-09

Similar Documents

Publication Publication Date Title
EP0041776B1 (en) Method of manufacturing a semiconductor device comprising an isolation structure
KR900004268B1 (ko) 반도체 장치 제조방법
JPH02323A (ja) 集積回路製造における非耐熱性金属のレーザー平坦化処理
JPH05304149A (ja) 半導体装置の製造方法
JPS6412095B2 (ja)
US5288664A (en) Method of forming wiring of semiconductor device
JP2002527910A (ja) メルトスルーコンタクト形成方法
KR900002686B1 (ko) 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법
JPH0691092B2 (ja) 配線層の平坦化方法
JPS60227446A (ja) 半導体装置の製造方法
JPH0793304B2 (ja) バンプ電極の形成方法
JPH06333874A (ja) 半導体装置の製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPH0440858B2 (ja)
JPS5856457A (ja) 半導体装置の製造方法
JPS63215055A (ja) 半導体装置の配線形成方法
JPH03116755A (ja) 集積回路装置とその製造方法
JPS63265464A (ja) 半導体装置の製造方法
JPH01264214A (ja) 半導体装置の製造方法
JPH0119251B2 (ja)
JPS627142A (ja) 半導体装置の製造方法
JPH04133432A (ja) 配線の形成方法
JPS56130949A (en) Manufacture of semiconductor device
JPS61296739A (ja) 多層配線の形成方法
JPS6336517A (ja) 半導体単結晶薄膜の製造方法