JPH04133432A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH04133432A
JPH04133432A JP25666790A JP25666790A JPH04133432A JP H04133432 A JPH04133432 A JP H04133432A JP 25666790 A JP25666790 A JP 25666790A JP 25666790 A JP25666790 A JP 25666790A JP H04133432 A JPH04133432 A JP H04133432A
Authority
JP
Japan
Prior art keywords
wiring
layer
annealing
opening
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25666790A
Other languages
English (en)
Inventor
Yoichi To
洋一 塘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25666790A priority Critical patent/JPH04133432A/ja
Publication of JPH04133432A publication Critical patent/JPH04133432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線の形成方法に関する。本発明は、例えば、
電子材料(半導体装置など)の製造工程において、金属
配線等の配線を形成する場合に利〔発明の概要〕 本発明は、開口を有する基体上に気相成長手段により配
線材料層を形成する配線の形成方法において、基体の少
な(とも配線を形成すべき部分をアニールしながら配線
材料層を形成する第1の層形成工程と、任意の手段によ
り更に配線材料層を形成する第2の層形成工程との2工
程を備えることによって、開口に中空を生じさせること
なく良好に開口を埋め込んで、被覆性の良好な配線の形
成を可能ならしめ、かつ基体に与える悪影響をも防止す
るようにしたものである。
〔従来の技術及びその問題点〕
配線を形成する場合、該配線が下地に被覆性良く形成さ
れ、もって接続が良好で信顛性の高い配線となるもので
あることが望まれる。特に、下地となる基体にコンタク
トホール(接続孔)などの開口が形成されているとき、
被覆性(カバレッジ)に優れることが基体的要請として
求められている。
従来、半導体集積回路の配線層、特にコンタクトホール
を有する基板上にAj!−3iやAfSi−Cuなどの
金属配線層を形成する場合、その工程は、基板加熱を行
いつつ、スパッタ法にて配線層を成膜するのが一般的で
ある。この手法によれば、コンタクトホールにおけるス
テップカバレッジがかなり良好な成膜が行われる。しか
しこれだけでは不充分なので、ウェット及び/またはド
ライエツチングや、PSGやBPSGなどの不純物含有
ガラスを用いたりフロー技術などの手法でコンタクトホ
ール上部の角部にテーパーをつける技術や、コンタクト
ホールそのものをテーパーをつけたものにしてエツチン
グする技術などが行われている。
また更に将来的には、ポリシリコンプラグや、選択タン
グステンCVD等選択成長法などの技術でコンタクトホ
ール等の開口を埋め込む技術を用いることができるとさ
れている。但しこれら将来的な技術は、工程が複雑にな
る傾向がある。
最近では、バイアススパッタ技術が注目されている。こ
れは、被スパツタ基体である基板等にバイアスをかけ、
基体表面に到達した分子のフラスターのマイグレーショ
ン効果を積極的に利用してステップカバレッジを改善し
ようとするものである。
しかしながら、これらの方法だけでは良好な埋め込みが
出来ないコンタクトホールがあり、これらについていか
なる配線形成技術を用いるかが課題になっている。
良好な配線形成が困難である場合として、高アスペクト
比の開口を有する基体上への配線形成がある。高アスペ
クト比の開口、即ち開口上面の大きさに比して深さが大
である開口については、例えば図3に示すように、基体
1上に配線3を形成しても、基体1上の該開口2は完全
に埋まらず、図3に示す如く中空4(ボイドと称される
)が生じて、被覆性が劣化することが問題となる。
成膜が終了した配線材料(例えばアルミニウム等の金属
)のレイヤを、エキシマレーザ−等のアニール技術で溶
融させ、これによって埋め込む技術、或いは上記したよ
うにコンタクトホール中への埋め込みが良好に出来なか
ったために発生した中空(ボイド。図3参照)をなくし
てしまう技術は公知である。例えば、特開昭63−13
7453号には、パルス状のエネルギー線を照射して溶
融させて、良好な穴埋めを行って配線の平坦化を達成し
ようとする技術が示されている。しかしこのような技術
であると、アルミニウム層等の全配線層を溶融させなけ
ればならないため、多大な照射エネルギーが必要である
。特に、蒸着やスパッタが終了した後に、アルミニウム
等を熱溶融させようとするのは、きわめて大きなエネル
ギーを要するものである。よってこの技術では、熔融の
ためのエネルギー照射による半導体基板の拡散への悪影
響や、あるいはデバイスの損傷などが懸念されることに
なる。
上記のように、スパッタや蒸着に代表される物理的気相
成長方法にあっては、配線層の被覆性が悪くなることが
あった。
また化学的気相成長方法によれば、例えばオーミックコ
ンタクトをとる場合などにおいて、接続が良好にとれな
いことがあった。
〔発明の目的〕
本発明は上記問題点を解決して、開口を有する基体上に
配線を形成する場合にも被覆性良好に配線を形成でき、
かつ、基体への悪影響を生じさせない配線形成方法を提
供せんとするものである。
〔問題点を解決するための手段〕
本発明は、以下の構成をとることにより上記した目的を
達成するものである。
即ち、本発明は、開口を有する基体上に気相成長手段に
より配線材料層を形成する配線の形成方法において、基
体の少なくとも配線を形成すべき部分をアニールしなが
ら配線材料層を形成する第1の層形成工程と、任意の手
段により更に配線材料層を形成する第2の層形成工程と
を備えることを特徴とする配線の形成方法である。
本発明において気相成長手段とは、物理的気相成長手段
(PVD、バイアススパッタ法等も含む各種のスパッタ
法や、蒸着等。蒸着としては例えばA20EBi着法な
どがある)及び化学的気相成長手段(CVD)を含むも
のである。
アニールとしては、P TA (Rapid Ther
mal八nnealへや、E、LA(エキシマレーザア
ニール)を用いることができ、ランプ照射によることも
できる。
〔作 用〕
本発明によれば、第1の層形成工程においてアニールし
ながら配線材料層を形成したため、その作用は必ずしも
明らかではないが、基体表面に密着性良く配線材料が形
成され、中空などを生じることなく配線層が形成できる
。アニールにより、基体表面のマイグレーシゴンが促進
されるなど、基体表面が活性化し、配線材料が良好にカ
バレンジ良く成膜するためと考えられる。
次いで、普通の任意の成膜法を適宜用いた第2の層形成
工程を行うことにより、所望の配線が形成される。
アニールは第1の層形成工程におけるのみでよく、かつ
、気相成長と同時のアニールであるので、過大なエネル
ギーを与える必要はなく、従って基体への悪影響をもた
らすおそれがない。
〔実施例〕
以下本発明の実施例について、図面を参照して説明する
。但し当然のことではあるが、本発明は以下の実施例に
より限定されるものではない。
実施例−1 この実施例は、本発明を、半導体装置例えば微細化・集
積化したSRAMの如き半導体装置の製造に際して、コ
ンタクトホールなどの開口を有する基板上にAl配線構
造を形成する場合に具体化したものである。
第1図を参照する。
本実施例では、第1図(A)に示すように、基体1であ
る基板にコンタクトホール、あるいはピアホールなどの
凹部が形成されて、これが開口2となっている材料に、
配線を形成する。
先ず、第1の層形成工程として、RTAやELAにより
アニールしながら、スパッタ成膜を行う。
第1図(A)中、矢印7にて、アニールによる加熱の状
況を模式的に示す。配線は、Al−3i−Cu合金(S
i:1wt%、Cu0.5wt%含有)で形成するよう
にした。また、開口2は具体的には、開口径2が0.5
μm、深さhが0.7μmのものとし、この開口2を埋
め込んで配線層を形成するものとした。
具体的な装置としては、図2に略示するようなスパッタ
チャンバー5に、被スパツタ材料10として図1の基体
1を配置し、上記アルミニウム合金膜が形成できるター
ゲット6を配置し、矢印7で模式的に示す如くアニール
を行いつつ、矢印60で模式的に示すようにスパッタを
行った。
上記のような第1の層形成工程を行ったところ、開口2
の当初の埋め込み時から、400〜600°Cで局所加
熱がなされる形になって、開口2は良好に埋め込まれた
。表面が活性化されたために、カバレッジ良く成膜が行
われたものと推定される。
本実施例では基体1の加熱も併用し、約200°C位に
加熱するようにした。この加熱は、例えば基体1を支持
するサセプタを昇温させておくなど、この種の加工技術
における基板加熱技術をそのまま適用できる。
スパッタ雰囲気圧力は、当初圧力で10−’〜1O−6
Torr程度とした。
上述した第1の層形成工程の後、アニールを止めて、更
に通常の手法によりスパッタを行う第2の層形成工程を
行う。これにより、図1・(B)に示すように、中空4
(図3参照)のない良好な埋め込みが達成され、被覆性
の良い配線材料層3が形成できる。
第1の層形成工程から第2の層形成工程への移行は、配
線材料層3を形成する任意の時点を適宜選択して行って
よいが、開口2が成る程度埋まれば、アニールを止めて
、第2の層形成工程に入ってよい。
上記のように本実施例においてアニールは第1の層形成
工程においてのみでよく、かつこれにより局所加熱が行
われることになるので、基体1への悪影響はほとんど無
い。第1の層形成工程を短くすることにより、更にアニ
ールによる影響を小さくできる。また、配線層を形成し
てしまった後に該配線層全体を溶融させようとするとき
わめて大きなエネルギーを要し、基体1の他の部分への
影響は無視できなくなるが、ここではスパッタによる成
膜と同時にアニール加熱するので、アニールのエネルギ
ーは過大にする必要無く、良好に埋め込みを達成できる
よって本実施例のように微細で精密な半導体装置を製造
する際の配線形成に本発明を用いた場合でも、半導体基
板への悪影響は防止でき、信顧性の高い装置を形成する
ことができる。
上記詳述したように、本実施例によれば、アスペクト比
の大きい開口2についても、これを良好に埋め込むこと
ができ、ステップカバレンジ良く配線材料層3を成膜す
ることができる。かつこれを、基体1への悪影響無く実
現できるものである。
上記実施例では配線材料としてAf系材料を用いたが、
その他の材料でもよいことは当然であり、その他本発明
は各種の態様で用いることができる。
〔発明の効果〕
上述の如く本発明の配線形成方法は、従来の問題点を解
決して、開口を有する基体上に配線を形成する場合にも
被覆性良好に配線を形成でき、かつ、基体への悪影響が
無いという有利なものである。
【図面の簡単な説明】
〔図1 (A)(B))実施例−1の工程を配線形成基
体の断面図で順に示すものである。 〔図2〕同例に用いた装置を模式的に構成する図である
。 〔図3〕従来技術の問題点を示す図である。 〔符号の説明〕 1・・・基体、2・・・開口、3・・・配線材料層。 z+1−7 3v虎杆オi ン 図3

Claims (1)

  1. 【特許請求の範囲】 1、開口を有する基体上に気相成長手段により配線材料
    層を形成する配線の形成方法において、基体の少なくと
    も配線を形成すべき部分をアニールしながら配線材料層
    を形成する第1の層形成工程と、 任意の手段により更に配線材料層を形成する第2の層形
    成工程とを備えることを特徴とする配線の形成方法。
JP25666790A 1990-09-26 1990-09-26 配線の形成方法 Pending JPH04133432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25666790A JPH04133432A (ja) 1990-09-26 1990-09-26 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25666790A JPH04133432A (ja) 1990-09-26 1990-09-26 配線の形成方法

Publications (1)

Publication Number Publication Date
JPH04133432A true JPH04133432A (ja) 1992-05-07

Family

ID=17295799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25666790A Pending JPH04133432A (ja) 1990-09-26 1990-09-26 配線の形成方法

Country Status (1)

Country Link
JP (1) JPH04133432A (ja)

Similar Documents

Publication Publication Date Title
US6787468B2 (en) Method of fabricating metal lines in a semiconductor device
US5250465A (en) Method of manufacturing semiconductor devices
KR960011865B1 (ko) 반도체 장치의 금속층 형성방법
US6413853B2 (en) Method of forming a tungsten plug in a semiconductor device
JPS58169940A (ja) 半導体装置の製造方法
US5128732A (en) Stacked semiconductor device
KR960042971A (ko) 반도체장치의 제조방법
JPH08330427A (ja) 半導体素子の配線形成方法
JPH04133432A (ja) 配線の形成方法
JP3282496B2 (ja) 半導体装置の製造方法
JPH09107029A (ja) 半導体装置及びその製造方法
KR950000108B1 (ko) 다층 금속 배선방법
JPH02241032A (ja) 配線形成方法
KR19990057898A (ko) 반도체 소자의 장벽금속막 형성 방법
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR940005707B1 (ko) Al전극 배선의 평탄화 방법
JPH0714839A (ja) 半導体装置の製造方法およびその製造装置
JP2792510B2 (ja) 半導体装置の製造方法
JP2924106B2 (ja) アルミニウム電極配線を備えた半導体装置の製造方法
JPH04298029A (ja) 半導体装置の製造方法
KR19980065841A (ko) 반도체 소자의 배선 형성 방법
JPH04291763A (ja) 半導体装置およびその製造方法
JPH04271125A (ja) 半導体装置とその製造方法
KR19980054455A (ko) 반도체 소자의 금속 배선 형성 방법