JPS60235434A - 半導体基板内の埋込絶縁層の形成方法 - Google Patents

半導体基板内の埋込絶縁層の形成方法

Info

Publication number
JPS60235434A
JPS60235434A JP60083591A JP8359185A JPS60235434A JP S60235434 A JPS60235434 A JP S60235434A JP 60083591 A JP60083591 A JP 60083591A JP 8359185 A JP8359185 A JP 8359185A JP S60235434 A JPS60235434 A JP S60235434A
Authority
JP
Japan
Prior art keywords
substrate
insulating layer
layer
oxide
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60083591A
Other languages
English (en)
Other versions
JPH0476503B2 (ja
Inventor
ミシエル・ブリユエル
ジヤン・ドユ・ポール・ドウ・ポンシヤラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPS60235434A publication Critical patent/JPS60235434A/ja
Publication of JPH0476503B2 publication Critical patent/JPH0476503B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、イオン打込みによって半導体基板内に埋込絶
縁層を形成する方法に係る。より詳細には本発明は、シ
リコン−オン−絶縁体型のＭＯ８集積回路の製造分野に
係る。
固体単結晶シリコン基板に集積回路の能動素子が直接形
成される標準的方法に比較して、シリコン−オン−絶縁
体（ＳＯＩ）技術は顕著に改良されている。絶縁支持体
の使用によって、回路の能動素子のソースと基板との間
及びドレインと基板との間の漂遊容量が顕著に減少し従
って回路の動作速度が増加する。このため、製造プロセ
スが極めて簡単になる、集積密度が増加する、高電圧で
の回路の性能が向上する、単結晶シリコンの小型化によ
る輻射感度を低減し得る、等の結果が得られる。また、
この技術によれば、互いに分離した単結晶シリコンアイ
ランドを設けることができ、これらアイランド上に集積
回路の種々の構成素子を形成し得る。
公知のＳＯＩ技術の１つとしてシリコンーオンーサフイ
ア即ちＳＯ８技術がある。この方法では、絶縁？フイア
基板にシリコン薄膜をエピタキシャル成長によって設け
る。この方法にはいくつかの欠点があり、特に１サフア
イア基板のコストが高いこと、基板でのシリコン薄膜の
エピタキシャル膜は、その形成方法に起因する多数の欠
陥を有する。
これらの欠点の克服を自相して種々の技術の研究が進め
られた。特Ｋ、シリコン酸化物の如きアモルファス基板
にデポジットしたアモルファス又は多結晶のシリコン薄
膜を再結晶化する方法がある。アモルファス又は多結晶
シリコンの溶融に必要な熱を供給し得るランプ、レーザ
ー又は加熱素子を使用してシリコンを再結晶させる。残
念乍らこの方法では、特にシリコン−絶縁体界面の品質
が良くないことに起因する欠点が見られる（即ち、界面
での寄生チャネル）。
また、絶縁材を後から形成する技術即ち固体単結晶シリ
コンをベースとする技術も研究されている。例えば、固
体単結晶シリコン忙高い線量で窒素イオン又は酸素イオ
ンを打込み、引続き基板を高温アニールしてシリコン酸
化物又はシリコン窃化物の埋込絶縁薄膜を形成する方法
がある。
この方法は、ＳＩＭＯＸ法即ち打込み酸素による分離方
法（５ｅｐａｒａｔｉｏｎ　ｂ）’　Ｉｍｐｌａｎｔｅ
ｄ　Ｏｘｙｇｅｎ　）として公知であり、特にニューク
リア・インストルメンツ・アンド・メソッド（Ｎｕｃｌ
ｅａｒ　Ｉｎｓｔｒｕｍ−ｅｎｔｓ　ａｎｄ　Ｍｅｔｈ
ｏｄｓ＋　）　２０９　／　２１０　、１９８３年、１
５７−１６４頁に所収のピー・エル・エフ・ヘメント（
Ｐ。
Ｌ、　Ｆ、　Ｈｅｍｍｅｎｔ　）等の論文「高線量酸素
打込みＫよるシリコン内の埋込絶縁層の形成（Ｆｏｒｍ
ａｔｌｏｎｏｆ　ｂｕｒｉｅｄ　ｉｎｓｕｌａｔｉｎｇ
　１ａｙｅｒｓ　ｉｎ　５ｌｌｉｃｏｎ　ｂｙ量ｍｐｌ
ａｎｔａｔｉｏｎ　ｏｆ　ｈｉｇｈ　ｄｏｓｅｓ　ｏｆ
　ｏｘｙｇｅｎ　）　Ｊ　Ｋ記載されている。
しかし乍らこのＳＩＭＯＸ法では、窒素イオン又は酸素
イオンの通過によって絶に＃の上方の単結晶シリコン薄
膜が多少とも損傷される。特に、集積回路の能動素子の
活性ゾーンが形成される領域でシリコン薄膜が損傷され
る。このために欠陥が生じると素子の十分な動作が得ら
れない。
発明の要約 本発明は、％に単結晶シリコンの半導体基板に埋込絶縁
層を生成するための前記欠点が是正された方法に係る。
即ち、本発明方法によれば、酸素イオン又は窒素イオン
による半導体基板へのイオン打込みを用い、埋込絶縁層
に単結晶半導体層が積層した構造を得ることができ且つ
集積回路の構成素子の活性ゾーンが形成される半導体層
領域和欠陥が生じない。
より詳細には本発明は、集積回路の能動素子の活性ゾー
ンが形成される半導体基板内に埋込絶縁層を形成する方
法に係るや一本発明方法は、活性ゾーンが形成される基
板領域忙マスクを設けるステップと、マスクを介して基
板内に酸素又は窒素のイオン打込みを行なって打込まれ
たイオンを前記基板内で横方向に分散及び拡散せしめて
前記基板内に酸化物又は窒化物の連続埋込絶縁層を形成
するステップとを含む。
集積回路の構成素子の活性ゾーンが形成される基板領域
をマスクすることによって、イオン打込み中の前記活性
ゾーンの損傷を完全に阻止することが可能である。
「素子の活性ゾーン」なる用語は、前記素子のチャネル
ゾーン即ち素子のゲート下方に位置するゾーンを意味す
ると理解されたい。
好ましくは、イオン打込み後に打込まれた基板をアニー
ルするステップを含んでおり、前記アニールによれは、
打込まれたイオンの横方向拡散によって酸化物又は窒化
物から成る絶縁層の連続性が強化され、また、イオン打
込み中に状態変化を生じた基板部分が活性ゾーン形成用
基板領域から再結晶化する。
本発明方法の好ましい具体例によれば、イオン打込み中
和基板を約５００ＵＫ加熱する。仁の加熱は、打込まれ
たイオンの側方拡散を容易にする。
別の好まし−具体例によれば、イオン打込みが高エネル
ギイオンビーム例えば２００〜１０００　ｋｅＶのエネ
ルギを有するイオンビームで行なわれる。
好ましくは前記イオン打込みを１０　原子／ｄの数倍の
線量で行なう。
本発明の埋込絶縁層の形成方法は、絶縁支持体に集積回
路の能動素子を形成するために有利忙使用される。この
場合、方法は、素子のゲート酸化物を構成すべく基板上
に酸化物層を形成するステップと、素子のゲート電極を
形成すべくゲート酸化物層に導電層をデポジットするス
テップと、導電層に絶縁層をデポジットするステップと
、絶縁層と導電層とを順次エッチして素子のゲートを形
成するステップと、基板内に酸素又は窒素のイオン打込
みを行ない打込まれたイオンを前記基板内で横方向に分
散及び拡散せしめて前記基板内に酸化物又は窒化物の埋
込連続絶縁層を形成するステップとを含んでおり、エッ
チ処理された導電層とエッチ処理された絶縁層とが前記
打込みの際のマスクとして機能する。また任意に、打込
処理後の基板をアニールするステップを含む。このアニ
ールの結果、打込まれたイオンの側方拡散によって、前
記基板内の酸化物又は？化物から成る埋込絶縁層の連続
性が強化される。
高温アニールは更に、イオン通過圧よって損傷された基
板の側方再結晶化を確保する。ゲート下方の素子の活性
ゾーンが前記再結晶化の出発核として作用する。
前記方法の好ましい具体例によれば能動素子のゲート長
は０．５〜５μｍである。
（以下余白） 好ましくは半導体基板が単結晶シリコンから成る。
本発明方法を能動素子の製造に使用する場合、絶縁層を
シリコン酸化物又はシリコン窒化物から形成するのが有
利である。
好ましい具体例の説明 以下の記載では、シリコン−オン−絶縁体型集積回路の
ＭＯＳ）ランジスタを製造するために単結晶シリコン半
導体基板内に埋込絶縁層を形成する方法について説明す
る。勿論、本発明は上記以外にも広範な用途を有する。
第１図に示す如く、単結晶シリコン半導体基板２に酸化
物層４を先ず形成する。基板を約９００　’Ｃで熱酸化
すると層４が得られる。例えば膜厚３００λの酸化物層
４は、後に形成されるＭＯＳト？ンジスタのゲート酸化
物を構成する。
次に１酸化物層４に導電層６をデポジットする。
層６には後にトランジスタのゲート電極が形成される。
導電層６は例えば膜厚０．４　μｍを有しておシ、ドー
プ多結晶シリコンから成る。層６は例えば低圧又は非低
圧の気相化学法（ｖａｐｏｕｒ　ｐｈａｓｅｃｈｅｍｉ
ｃａｌ　ｄｅｐｏｓｉｔｉｏｎ　）’でデポジットされ
る。
次に、好ましくはシリコン酸化物又はシリコン窒化物の
絶縁層８を導電層６にデポジットする。
打込みエネルギの関数たる膜厚を有する絶縁層８は、低
圧又は非低圧の気相化学法でデポジットされる。
絶縁層８の形成後、従来のマイクロリンゲラフィブロセ
スで層８の上に樹脂マスク９を形成する。
これがトランジスタのゲート寸法特にゲート長を決定す
る。ゲート長は好ましくは０．５〜５μｍである。
次に第２図の如く、絶縁層８と導電層６とを順次エッチ
してトランジスタケートを形成する。こ＋Ｌ　Ｌ　−ｒ
−Ｖ４ｂｎ罹１寸　ａｌＡ　ＷＥ；ｒＭｂＪ　↓　ソ　
〒−Ｖａｔ！−、−／グプｐセスを用い、順次処理して
もよく同時処理してもよい。エッチャントとしては例え
ば六フッ化イオウ（ＳＦｇ）を使用する。
例えば化学的エツチングによるエッチ処理及びマスク９
の除去後、半導体基板２に酸素又は窒素のイオンを打込
む。エッチ処理後の絶縁層８と導電層６とは、打込み中
にトランジスタの活性ゾーン（チャネルゾーン）が損傷
されるのを阻止するマスクとして機能する。仁のイオン
打込み１０を実施するには、２００〜１０００　ｋｅＶ
のエネルギをもつイオンビームを１０１８〜ｇ、１０１
８原子／♂の如き高い線量で打込むのが好ましい。その
結果、基板２１に絶縁領域１２が形成される。この絶縁
領域１２は酸素イオン打込みを用いるとシリコン酸化物
から成り、窒素イオン打込みを用いるとシリコン窒化物
から成る。
導電層６に形成されるトランジスタのゲート長が比較的
小さい値（〈５μｍ）なので、基板２内で第３図の如き
埋設絶縁層１４を得るには、横拡散現象を利用する。即
ち、打込まれた酸素又は窒素のイオンを第２図の矢印Ｆ
で示すように基板内で側方に分散及び拡散させる。
打込まれたイオンが基板内で拡散し易いようにするには
、打込み中に基板を適宜、例えば約５００℃に加熱する
のが有利である。
イオン打込みと、例えばＳＦ６を用いた反応性イオンエ
ツチングによるエッチ絶縁層８の除去とを順次行なった
後、打込み処理した基板をアニールし得る。これによシ
、打込まれた酸素又は窒素イオンの拡散によって埋設絶
縁層１４の連続性が強化される。更に、このアニールは
、イオン打込み中に損傷された基板ゾーンの成る程度の
再結晶化を確保する。従って、欠陥が修復され電気的品
質が改良される。マスク（エッチ処理後の絶縁層８と導
電層６）によって打込みの際に保護されていた素子の活
性ゾーンが前記再結晶化の核とじて作用する。アニール
を例えば１０００〜１２００℃の高温、例えば１１００
℃で実施する。
打込まれたイオンの横拡散（第２図）とアニール中の拡
散とによる埋込絶縁層１４の形成は、打込みイオンのエ
ネルギに依存する。更に、前記絶縁層の形成深度と層の
膜厚とが前記エネルギに依存する。
次表は、単結晶シリコン基板に打込まれた酸素イオン及
び窒素イオンの最大濃度の平均深度Ｒ２（μｍ）と標準
偏差ΔＲｐ（−ｐｍ）とを、打込みに使用されたエネル
ギレベルｋｅＶの関数として示す。
表 ２００　０．５　０．１２　０．４６　０．０９４００
　１　０．１７　０．８８　０．１３６００　１．４６
　０．２１　１．３　０．１６８００　１．９　０．２
５　１．６８　０．１８１０００　２．３３　０．２７
　２．１　０．２長さ約５μｍまでのゲートを使用する
と、活性ゾーンの下方で誘電的連続性が得られる。
本発明の方法で単結晶半導体基板２ｚに埋込絶縁層１４
を形成すると、絶縁層１４の上に単結晶シリコン層２ａ
を得ることができ、このシリコン層に於いては後ＫＭＯ
８構成素子を形成するための活性ゾーンが欠陥を有して
いない。従って、第４図に示す如く、互いに分離した単
結晶シリコンアイランド１５を前記単結晶半導体層２ａ
に形成することが可能である。これらアイランドの形成
には、従来の方法を使用し得、特に適当なマスク１６を
用いて単結晶層２ａをエツチングするとよい。また、−
集積回路の種々の能動素子を従来の方法で単結晶アイラ
ンドに形成し得る。
【図面の簡単な説明】
第１図から第３図は本発明に従って半導体基板内に埋込
絶縁層を形成する方法の種々の段階を示斗亘１１±ｒ４
ｒ＋―Ｃ盃姓匡ｍ々枦７　４＾°　ｌ　丘ハＩ−卆　＋
ｆｉロロー←〉←　しｒよシ得られた絶縁層上に設けら
れる半導体アイランドの長手方向断面概略図である。 ２・・・基板、４・・・酸化物層、６・・・導電層、８
・・・絶縁層、９・・・マスク、１２・・・絶縁領域、
１４・・・絶縁層、２ａ・・・単結晶シリコン層、１６
・・・マスク。

Claims (1)

  1. 【特許請求の範囲】 （１）集積回路の能動素子の活性ゾーンが形成される半
    導体基板内に埋込絶縁層を形成するために、活性ゾーン
    が形成される基板領域にマスクを設けるステップと、マ
    スクを介して基板内圧酸素又は窒素のイオン打込みを行
    なって打込まれたイオンを前記基板内で横方向に分散及
    び拡散せしめて前記基板内に酸化物又は窒化物の連続埋
    込絶縁層を形成するステップとを含む埋込絶縁層の形成
    方法。 （２）　イオン打込みステップに続いて、打込み処理し
    た基板をアニールするステップを含んでおり、前記アニ
    ールによれば、打込まれたイオンの横方向拡散忙よって
    酸化物又は窒化物イオン打込み中に状態変化を生じた基
    板部分が活性ゾーン形成用基板領域から再結晶化するこ
    とを特徴とする特許請求の範囲第１項に記載の方法。 （３）打込まれたイオンの横方向拡散を容易にするため
    に、打込み中忙基板を加熱することを特徴とする特許請
    求の範囲第１項又は第２項に記載の方法。 （４）　２００〜１０００　ｋｅＶのエネルギをもつイ
    オンビームによってイオン打込みを実施することを特徴
    とする特許請求の範囲第１項から第３項のいずれかに記
    載の方法。 （５１１０１８〜３＝１０１８原子／ｃＩ／ｌ）線量テ
    ィオン打込みを実施することを特徴とする特許請求の範
    囲第１項から第４項のいずれかく記載の方法。 （６）　絶縁支持体に集積回路の能動素子を形成するた
    めに、素子のゲート酸化物を構成すべく基板−ト電極を
    形成すべくゲート酸化物層に導電層をデポジットするス
    テップと、導電層に絶縁層をデポジットするステップと
    、絶縁層と導電層とを順次エッチして一素子のゲートを
    形成するステップと、基板内に酸素又は窒素のイオン打
    込みを行な込打込まれたイオンを前記基板内で横方向に
    分散及び拡散せしめて前記基板内に酸化物又は窒化物の
    連続埋込絶縁層を形成するステップとを含んでおり、エ
    ッチ処理された導電層とエッチ処理された絶縁層とが前
    記打込みの際のマスクとして機能する特許請求の範囲第
    １項から第５項のいずれかに記載の埋込絶縁層の形成方
    法。 （７）基板が単結晶シリコンから成ることを特徴とする
    特許請求の範囲第１項から第６項のいずれかに記載の方
    法。 （８）導電１層が多結晶シリコン層であることを特徴と
    する特許請求の範囲第７項に記載の方法。 （９）絶縁層が、シリコン酸化物又はシリコン窒化物の
    層であることを特徴とする特許請求の範囲第７項又は第
    ８項に記載の方法。 ａｌ　ゲートが０．５〜５μｍの長さである仁とを特徴
    とする特許請求の範囲第６項から第９項のいずれかに記
    載の方法。 （１１１アニールが１０００〜１２００　Ｕの温度で実
    施されることを特徴とする特許請求の範囲第２項から第
    １０項の−ずれかに記載の方法。
JP60083591A 1984-04-19 1985-04-18 半導体基板内の埋込絶縁層の形成方法 Granted JPS60235434A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8406232 1984-04-19
FR8406232A FR2563377B1 (fr) 1984-04-19 1984-04-19 Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique

Publications (2)

Publication Number Publication Date
JPS60235434A true JPS60235434A (ja) 1985-11-22
JPH0476503B2 JPH0476503B2 (ja) 1992-12-03

Family

ID=9303331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60083591A Granted JPS60235434A (ja) 1984-04-19 1985-04-18 半導体基板内の埋込絶縁層の形成方法

Country Status (5)

Country Link
US (1) US4704302A (ja)
EP (1) EP0164281B1 (ja)
JP (1) JPS60235434A (ja)
DE (1) DE3568107D1 (ja)
FR (1) FR2563377B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142655A (ja) * 1986-11-26 1988-06-15 エイ・ティ・アンド・ティ・コーポレーション 埋込みＳｉＯ↓２層を含む装置の製造方法
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
US4683637A (en) * 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
EP0312965B1 (de) * 1987-10-23 1992-12-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
US5080730A (en) * 1989-04-24 1992-01-14 Ibis Technology Corporation Implantation profile control with surface sputtering
US4976987A (en) * 1989-08-10 1990-12-11 The United States Of America As Represented By The Department Of Energy Process for forming one or more substantially pure layers in substrate material using ion implantation
US5124174A (en) * 1989-08-10 1992-06-23 The United States Of America As Represented By The United States Department Of Energy Process for forming one or more substantially pure layers in substrate material using ion implantation
US6884701B2 (en) * 1991-04-27 2005-04-26 Hidemi Takasu Process for fabricating semiconductor device
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5429955A (en) * 1992-10-26 1995-07-04 Texas Instruments Incorporated Method for constructing semiconductor-on-insulator
EP0703608B1 (en) * 1994-09-23 1998-02-25 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method for forming buried oxide layers within silicon wafers
US5650344A (en) * 1995-07-17 1997-07-22 Harris Corporation Method of making non-uniformly nitrided gate oxide
FR2746544B1 (fr) * 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6040019A (en) * 1997-02-14 2000-03-21 Advanced Micro Devices, Inc. Method of selectively annealing damaged doped regions
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US5963839A (en) * 1997-12-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of polysilicon contact resistance by nitrogen implantation
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6753229B1 (en) 1998-12-04 2004-06-22 The Regents Of The University Of California Multiple-thickness gate oxide formed by oxygen implantation
US6074929A (en) * 1998-12-22 2000-06-13 National Semiconductor Corporation Box isolation technique for integrated circuit structures
US6531741B1 (en) * 1999-03-03 2003-03-11 International Business Machines Corporation Dual buried oxide film SOI structure and method of manufacturing the same
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7163901B2 (en) * 2002-03-13 2007-01-16 Varian Semiconductor Equipment Associates, Inc. Methods for forming thin film layers by simultaneous doping and sintering
AU2003222003A1 (en) 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6878415B2 (en) * 2002-04-15 2005-04-12 Varian Semiconductor Equipment Associates, Inc. Methods for chemical formation of thin film layers using short-time thermal processes
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005062364A1 (en) * 2003-12-16 2005-07-07 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102006007053B4 (de) * 2006-02-15 2008-08-14 Infineon Technologies Austria Ag Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung
US7790243B2 (en) * 2006-07-19 2010-09-07 The Aerospace Corporation Method for producing large-diameter 3D carbon nano-onion structures at room temperature
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
CN104064469A (zh) * 2013-03-22 2014-09-24 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
JPS5670645A (en) * 1979-11-14 1981-06-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) * 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142655A (ja) * 1986-11-26 1988-06-15 エイ・ティ・アンド・ティ・コーポレーション 埋込みＳｉＯ↓２層を含む装置の製造方法
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9356181B2 (en) 2006-09-08 2016-05-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9640711B2 (en) 2006-09-08 2017-05-02 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US11444221B2 (en) 2008-05-07 2022-09-13 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region

Also Published As

Publication number Publication date
DE3568107D1 (en) 1989-03-09
JPH0476503B2 (ja) 1992-12-03
EP0164281B1 (fr) 1989-02-01
FR2563377B1 (fr) 1987-01-23
FR2563377A1 (fr) 1985-10-25
EP0164281A1 (fr) 1985-12-11
US4704302A (en) 1987-11-03

Similar Documents

Publication Publication Date Title
JPS60235434A (ja) 半導体基板内の埋込絶縁層の形成方法
US4683637A (en) Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US6180487B1 (en) Selective thinning of barrier oxide through masked SIMOX implant
EP0140965B1 (en) Method of making a nonvolatile semiconductor memory device
US5130770A (en) Integrated circuit in silicon on insulator technology comprising a field effect transistor
EP0442144A2 (en) Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
KR20010029900A (ko) 반도체 칩 상의 패터닝된 ｓｏｉ 영역
US5047356A (en) High speed silicon-on-insulator device and process of fabricating same
US5460983A (en) Method for forming isolated intra-polycrystalline silicon structures
JP3427114B2 (ja) 半導体デバイス製造方法
KR100380671B1 (ko) 누설 접합부를 위해 완전히 비정질화된 소스 및 드레인 제조 방법
US5547886A (en) Method of producing a semiconductor device
IE57253B1 (en) Semiconductor-on-insulator(soi)devices and soi ic fabrication method
US5430318A (en) BiCMOS SOI structure having vertical BJT and method of fabricating same
US4261761A (en) Method of manufacturing sub-micron channel width MOS transistor
US4445270A (en) Low resistance contact for high density integrated circuit
KR20040103491A (ko) 반도체 장치 및 그 제조 방법
JPS5856467A (ja) 半導体装置の製造方法
JPS6317227B2 (ja)
JP3091800B2 (ja) Ｓｏｉ基板の製造方法
RU2235388C2 (ru) Способ изготовления мдп транзистора с локальными участками захороненного изолятора
JPH0297056A (ja) 半導体装置
JPH036040A (ja) 半導体装置の製造方法
JPH07120702B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees