JP2995059B2 - 縦型バイポーラ・トランジスタの製造方法 - Google Patents
縦型バイポーラ・トランジスタの製造方法Info
- Publication number
- JP2995059B2 JP2995059B2 JP63163805A JP16380588A JP2995059B2 JP 2995059 B2 JP2995059 B2 JP 2995059B2 JP 63163805 A JP63163805 A JP 63163805A JP 16380588 A JP16380588 A JP 16380588A JP 2995059 B2 JP2995059 B2 JP 2995059B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- base
- base electrode
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種単体半導体装置、あるいは半導体集積
回路装置等の半導体装置の製造方法に係わり、特にバイ
ポーラ・トランジスタの高速化に好適なものである。
回路装置等の半導体装置の製造方法に係わり、特にバイ
ポーラ・トランジスタの高速化に好適なものである。
第１導電型の不純物領域を有する基板上に第２導電型
の不純物を含有する不純物含有半導体層からなるベース
電極を形成する工程と、上記ベース電極の、その後形成
されるベース領域及びエミッタ領域に対応する部分を選
択的に除去する工程と、上記ベース電極を熱処理して結
晶化及び不純物を活性化させる工程と、上記ベース電極
の熱処理工程後、上記第１導電型の不純物領域の上記ベ
ース領域及び上記エミッタ領域に対応する部分に第２導
電型の不純物及び第１導電型の不純物を導入し、熱処理
することによりベース領域及びエミッタ領域を形成する
と共に上記ベース領域の周囲に高濃度領域を形成する工
程とを有し、上記ベース電極の熱処理工程における加熱
温度を、上記ベース領域又は上記エミッタ領域の形成時
の熱処理温度より高くすることにより、不純物含有半導
体層からなるベース電極の低抵抗化が図れ、よって、縦
型バイポーラ・トランジスタの高速化が図れるようにし
たことである。
の不純物を含有する不純物含有半導体層からなるベース
電極を形成する工程と、上記ベース電極の、その後形成
されるベース領域及びエミッタ領域に対応する部分を選
択的に除去する工程と、上記ベース電極を熱処理して結
晶化及び不純物を活性化させる工程と、上記ベース電極
の熱処理工程後、上記第１導電型の不純物領域の上記ベ
ース領域及び上記エミッタ領域に対応する部分に第２導
電型の不純物及び第１導電型の不純物を導入し、熱処理
することによりベース領域及びエミッタ領域を形成する
と共に上記ベース領域の周囲に高濃度領域を形成する工
程とを有し、上記ベース電極の熱処理工程における加熱
温度を、上記ベース領域又は上記エミッタ領域の形成時
の熱処理温度より高くすることにより、不純物含有半導
体層からなるベース電極の低抵抗化が図れ、よって、縦
型バイポーラ・トランジスタの高速化が図れるようにし
たことである。
一般に、バイポーラ・トランジスタの高速化には微細
化による寄性抵抗及び寄性容量の削減、あるいは浅い接
合（いわゆるShallow Junction）化によるベース内の走
行時間の短縮が重要である。
化による寄性抵抗及び寄性容量の削減、あるいは浅い接
合（いわゆるShallow Junction）化によるベース内の走
行時間の短縮が重要である。
近年、バイポーラ・トランジスタの高速化を図る方法
として、ベース電極となる不純物ドープの多結晶シリコ
ンを利用した自己整合法でリソグラフィー解像度及びマ
スク合せ精度の能力を超えた線幅の微細化により、ベー
ス領域及びエミッタ領域の微細化を可能にし、高速化を
図るという方法がある。
として、ベース電極となる不純物ドープの多結晶シリコ
ンを利用した自己整合法でリソグラフィー解像度及びマ
スク合せ精度の能力を超えた線幅の微細化により、ベー
ス領域及びエミッタ領域の微細化を可能にし、高速化を
図るという方法がある。
この方法は、現在リングオシレータ法における遅延時
間で約100ピコ秒／ゲート以下を実現し、商品化が進ん
でいる。
間で約100ピコ秒／ゲート以下を実現し、商品化が進ん
でいる。
さらに、高速化を進める方法の一つとして、上述の不
純物がドープされた多結晶シリコン半導体層からなるベ
ース電極をシリサイド（シリコンと高融点金属の化合
物）化あるいはポリサイド（多結晶シリコン膜上にシリ
サイド膜を積層する）化して低抵抗化する方法が考えら
れている。
純物がドープされた多結晶シリコン半導体層からなるベ
ース電極をシリサイド（シリコンと高融点金属の化合
物）化あるいはポリサイド（多結晶シリコン膜上にシリ
サイド膜を積層する）化して低抵抗化する方法が考えら
れている。
しかしながら、ベース電極をシリサイド化あるいはポ
リサイド化した場合には、熱処理等の拡散工程時にシリ
サイドから金属が半導体基体に拡散して該基体を汚染
し、それに伴いバイポーラ・トランジスタ内に漏れ電流
を引き起こすおそれがあるため、実用化されるまでには
至っていない。
リサイド化した場合には、熱処理等の拡散工程時にシリ
サイドから金属が半導体基体に拡散して該基体を汚染
し、それに伴いバイポーラ・トランジスタ内に漏れ電流
を引き起こすおそれがあるため、実用化されるまでには
至っていない。
また、バイポーラ・トランジスタは浅い接合化のため
に、ベース領域又はエミッタ領域を形成する熱処理の低
温化が進んでおり、そのためベース電極の高抵抗化は進
む一方である。
に、ベース領域又はエミッタ領域を形成する熱処理の低
温化が進んでおり、そのためベース電極の高抵抗化は進
む一方である。
本発明は、このような点に鑑み成されたもので、その
目的とするところは、簡単な方法でコレクタ接合面及び
エミッタ接合面の深さを変えることなしに、ベース電極
の低抵抗化が図れ、バイポーラ・トランジスタの高速化
が図れる縦型バイポーラ・トランジスタの製造方法を提
供することにある。
目的とするところは、簡単な方法でコレクタ接合面及び
エミッタ接合面の深さを変えることなしに、ベース電極
の低抵抗化が図れ、バイポーラ・トランジスタの高速化
が図れる縦型バイポーラ・トランジスタの製造方法を提
供することにある。
本発明の縦型バイポーラ・トランジスタの製造方法
は、第１導電型Ｎの不純物領域（２），（3a）を有する
基板（４）上に第２導電型Ｐの不純物を含有する不純物
含有半導体層からなるベース電極（６）を形成し、その
後形成されるベース領域（８）及びエミッタ領域（11）
に対応する部分を選択的に除去し、このベース電極
（６）を熱処理して結晶化及び不純物を活性化させる工
程と、このベース電極（６）を熱処理工程後、第１導電
型Ｎの不純物領域（２），（3a）のベース領域（８）及
びエミッタ領域（11）に対応する部分に第２導電型Ｐの
不純物及び第１導電型Ｎの不純物を導入し、熱処理する
ことによりベース領域（８）及びエミッタ領域（11）を
形成すると共にベース領域（８）の周囲に高濃度領域
（8a）を形成する工程とを有し、ベース電極（６）の熱
処理工程（第６図参照）における加熱温度を、ベース領
域（８）又はエミッタ領域（11）の形成時（第８図及び
第９図参照）の熱処理温度より高くすることである。
は、第１導電型Ｎの不純物領域（２），（3a）を有する
基板（４）上に第２導電型Ｐの不純物を含有する不純物
含有半導体層からなるベース電極（６）を形成し、その
後形成されるベース領域（８）及びエミッタ領域（11）
に対応する部分を選択的に除去し、このベース電極
（６）を熱処理して結晶化及び不純物を活性化させる工
程と、このベース電極（６）を熱処理工程後、第１導電
型Ｎの不純物領域（２），（3a）のベース領域（８）及
びエミッタ領域（11）に対応する部分に第２導電型Ｐの
不純物及び第１導電型Ｎの不純物を導入し、熱処理する
ことによりベース領域（８）及びエミッタ領域（11）を
形成すると共にベース領域（８）の周囲に高濃度領域
（8a）を形成する工程とを有し、ベース電極（６）の熱
処理工程（第６図参照）における加熱温度を、ベース領
域（８）又はエミッタ領域（11）の形成時（第８図及び
第９図参照）の熱処理温度より高くすることである。
不純物含有半導体層としては、多結晶半導体層、非晶
質半導体層を用い得る。
質半導体層を用い得る。
上述の本発明の製造方法によれば、ベース領域（８）
又はエミッタ領域（11）を形成する前に不純物含有半導
体層からなるベース電極（６）に高温で熱処理を行なう
ことによって、不純物半導体層の結晶化と不純物の活性
化の相乗作用でベース電極の抵抗が下がるため、それに
伴いバイポーラ・トランジスタの高速化を図ることがで
きる。
又はエミッタ領域（11）を形成する前に不純物含有半導
体層からなるベース電極（６）に高温で熱処理を行なう
ことによって、不純物半導体層の結晶化と不純物の活性
化の相乗作用でベース電極の抵抗が下がるため、それに
伴いバイポーラ・トランジスタの高速化を図ることがで
きる。
また、不純物含有半導体層からなるベース電極（６）
を形成し、その後形成されるベース領域（８）及びエミ
ッタ領域（11）に対応する部分を選択的に除去するた
め、ベース電極（６）を高温熱処理して結晶化する際
に、ベース電極（６）からの不純物が直下の半導体領域
（3a）に浅く拡散されても、エミッタ領域となる部分へ
の拡散が生じないようにすることができる。
を形成し、その後形成されるベース領域（８）及びエミ
ッタ領域（11）に対応する部分を選択的に除去するた
め、ベース電極（６）を高温熱処理して結晶化する際
に、ベース電極（６）からの不純物が直下の半導体領域
（3a）に浅く拡散されても、エミッタ領域となる部分へ
の拡散が生じないようにすることができる。
以下、図面を参照しながら本発明の実施例を説明す
る。
る。
本実施例は、本発明による縦型バイポーラ・トランジ
スタの製造方法をNPN型バイポーラ・トランジスタを得
る場合に適用したものであり、第１図〜第10図を参照し
て説明する。
スタの製造方法をNPN型バイポーラ・トランジスタを得
る場合に適用したものであり、第１図〜第10図を参照し
て説明する。
まず、第１図に示すようにＰ型の単結晶シリコンサブ
ストレイト（１）を設け、その一主面（1a）に臨んで選
択的拡散等によってＮ型の埋め込み領域（２）を形成す
る。
ストレイト（１）を設け、その一主面（1a）に臨んで選
択的拡散等によってＮ型の埋め込み領域（２）を形成す
る。
第２図に示すようにサブストレイト（１）の主面（1
a）上に全面的にＮ型のシリコン半導体層（３）をエピ
タルキシャル成長して、単結晶シリコン基板（４）を形
成する。本実施例においては、基板（４）としてその面
方向が｛111｝結晶面を有する基板としている。
a）上に全面的にＮ型のシリコン半導体層（３）をエピ
タルキシャル成長して、単結晶シリコン基板（４）を形
成する。本実施例においては、基板（４）としてその面
方向が｛111｝結晶面を有する基板としている。
すなわち第１図に示すサブストレイト（１）の主面
（1a）が｛111｝結晶面に選定されるものであり、従っ
てこれの上に形成するシリコン半導体層の面方向も｛11
1｝結晶面として形成される。
（1a）が｛111｝結晶面に選定されるものであり、従っ
てこれの上に形成するシリコン半導体層の面方向も｛11
1｝結晶面として形成される。
次に、第３図に示すように、基板（４）のシリコン半
導体層（３）に、埋め込み領域（２）上において最終的
にエミッタ・ベース領域を形成する部分（3a）とコレク
タ取り出し電極を形成する部分（3b）とを残して他部を
選択的に熱酸化して厚い酸化物絶縁層（５）を形成す
る。
導体層（３）に、埋め込み領域（２）上において最終的
にエミッタ・ベース領域を形成する部分（3a）とコレク
タ取り出し電極を形成する部分（3b）とを残して他部を
選択的に熱酸化して厚い酸化物絶縁層（５）を形成す
る。
そして第４図に示すようにその面指数｛111｝に選定
された基板（４）上に例えばベース電極となる多結晶シ
リコン層（６）をCVD法によって例えば3000Åの厚さに
形成するものであるが、特に本発明においてはこの多結
晶シリコン半導体（６）としてこれの生成時には不純物
がドープされていない多結晶シリコン層として形成し、
その後これの所要部に所要のＰ型不純物濃度をもってＰ
型不純物イオン例えばB+或いはBF2 +等をイオン注入した
後、第５図に示すように、この多結晶シリコン半導体層
（６）上を含んで全面的に同様に例えばCVD法によってS
iO2酸化物のマスク層（７）を形成する。
された基板（４）上に例えばベース電極となる多結晶シ
リコン層（６）をCVD法によって例えば3000Åの厚さに
形成するものであるが、特に本発明においてはこの多結
晶シリコン半導体（６）としてこれの生成時には不純物
がドープされていない多結晶シリコン層として形成し、
その後これの所要部に所要のＰ型不純物濃度をもってＰ
型不純物イオン例えばB+或いはBF2 +等をイオン注入した
後、第５図に示すように、この多結晶シリコン半導体層
（６）上を含んで全面的に同様に例えばCVD法によってS
iO2酸化物のマスク層（７）を形成する。
第６図に示すようにマスク層（７）に対してフォトエ
ッチングを行って半導体層（３）の部分（3a）の一部、
特に最終的にエミッタ領域が形成される部分上に選択的
に窓（7a）を穿設し、この窓（7a）を通じて多結晶シリ
コン層（６）を選択的エッチングして窓（7a）に対応す
る窓（6a）を穿設する。
ッチングを行って半導体層（３）の部分（3a）の一部、
特に最終的にエミッタ領域が形成される部分上に選択的
に窓（7a）を穿設し、この窓（7a）を通じて多結晶シリ
コン層（６）を選択的エッチングして窓（7a）に対応す
る窓（6a）を穿設する。
この窓（6a）の穿設すなわち、多結晶シリコン層
（６）に対する選択的エッチングはシリコンの面指数に
対する依存性を有するエッチング液例えばKOH溶液（H2O
2000ccに対しKOH250gの割合とした水溶液）或いはAPW液
（エチレンジアミンNH2（CH2）２とピロカテコールC6H4
（OH）２とH2Oを夫々255cc,45g,120ccで混合した溶液）
によってそのエッチングを行う。このとき多結晶シリコ
ン層（６）に対するエッチングは、比較的早く進行する
も半導体層（３）の表面の｛111｝結晶面が露呈すると
ころまで、シリコンに対するエッチングが進行すると、
ここにおいてエッチング速度が急激に低下して見かけ上
そのエッチングが停止するので、この時点でエッチング
処理をやめる。このようにすると多結晶シリコン層
（６）のみがエッチング除去された窓（6a）が形成さ
れ、この窓（6a）内に露出された半導体層（３）の表面
は｛111｝面による平滑な面となる。すなわち、上述し
たKOH溶液或いはAPW溶液等のいわゆる結晶学的異方性を
有するエッチング液はシリコン単結晶に対して、その
｛111｝面に対するエッチング速度が｛100｝面に対する
それの1/1000程度にも低いものである。そころが、多結
晶半導体層においてはこれら両結晶面｛100｝面、｛11
1｝面等が混在して存在することになるので、この多結
晶シリコン層（６）に対するエッチングは主としてエッ
チング速度の大きい｛100｝面を中心にそのエッチング
が進行するのでこの多結晶シリコン層（６）に対しては
そのエッチングの進行が早く進行する。ところが、その
エッチングが｛111｝面を有する基板（４）すなわち半
導体層（３）の表面に達するとそのエッチング速度が格
段的に低下するので見かけ上ここにおいてエッチングの
進行が停止するのである。したがってこの時点でエッチ
ング処理を終了させれば、多結晶層（６）のみが除去さ
れ｛111｝面による平滑な面を有する半導体層（３）の
表面が露呈することになる。その後、表面を薄く酸化
し、例えば150Åの酸化膜を形成する。（図示せず） そして、上記のように窓（6a），（7a）を形成した
後、高温短時間の熱処理を行って多結晶シリコン層
（６）の結晶粒を成長させ、かつ、多結晶シリコン層
（６）内の不純物を活性化させて、低抵抗化させる。本
実施例では、赤外線ランプアニール法によって温度1100
℃、10秒間の熱処理を行なう。この熱処理の際、多結晶
シリコン層（６）からの不純物が多結晶シリコン層
（６）直下の領域（3a）に浅く拡散されるも、窓（6
a），（7a）が形成されているため、エミッタ領域とな
る部分への拡散は行なわれず影響はない。
（６）に対する選択的エッチングはシリコンの面指数に
対する依存性を有するエッチング液例えばKOH溶液（H2O
2000ccに対しKOH250gの割合とした水溶液）或いはAPW液
（エチレンジアミンNH2（CH2）２とピロカテコールC6H4
（OH）２とH2Oを夫々255cc,45g,120ccで混合した溶液）
によってそのエッチングを行う。このとき多結晶シリコ
ン層（６）に対するエッチングは、比較的早く進行する
も半導体層（３）の表面の｛111｝結晶面が露呈すると
ころまで、シリコンに対するエッチングが進行すると、
ここにおいてエッチング速度が急激に低下して見かけ上
そのエッチングが停止するので、この時点でエッチング
処理をやめる。このようにすると多結晶シリコン層
（６）のみがエッチング除去された窓（6a）が形成さ
れ、この窓（6a）内に露出された半導体層（３）の表面
は｛111｝面による平滑な面となる。すなわち、上述し
たKOH溶液或いはAPW溶液等のいわゆる結晶学的異方性を
有するエッチング液はシリコン単結晶に対して、その
｛111｝面に対するエッチング速度が｛100｝面に対する
それの1/1000程度にも低いものである。そころが、多結
晶半導体層においてはこれら両結晶面｛100｝面、｛11
1｝面等が混在して存在することになるので、この多結
晶シリコン層（６）に対するエッチングは主としてエッ
チング速度の大きい｛100｝面を中心にそのエッチング
が進行するのでこの多結晶シリコン層（６）に対しては
そのエッチングの進行が早く進行する。ところが、その
エッチングが｛111｝面を有する基板（４）すなわち半
導体層（３）の表面に達するとそのエッチング速度が格
段的に低下するので見かけ上ここにおいてエッチングの
進行が停止するのである。したがってこの時点でエッチ
ング処理を終了させれば、多結晶層（６）のみが除去さ
れ｛111｝面による平滑な面を有する半導体層（３）の
表面が露呈することになる。その後、表面を薄く酸化
し、例えば150Åの酸化膜を形成する。（図示せず） そして、上記のように窓（6a），（7a）を形成した
後、高温短時間の熱処理を行って多結晶シリコン層
（６）の結晶粒を成長させ、かつ、多結晶シリコン層
（６）内の不純物を活性化させて、低抵抗化させる。本
実施例では、赤外線ランプアニール法によって温度1100
℃、10秒間の熱処理を行なう。この熱処理の際、多結晶
シリコン層（６）からの不純物が多結晶シリコン層
（６）直下の領域（3a）に浅く拡散されるも、窓（6
a），（7a）が形成されているため、エミッタ領域とな
る部分への拡散は行なわれず影響はない。
次に、第７図に示すように、窓（7a）及び（6a）を通
じて多結晶シリコン層（６）及びこれの上のマスク層
（７）をマスクとして半導体層（３）の部分（3a）に選
択的にＰ型の不純物例えばボロンＢをイオン注入してＰ
型の不純物の注入領域（８）を形成する。
じて多結晶シリコン層（６）及びこれの上のマスク層
（７）をマスクとして半導体層（３）の部分（3a）に選
択的にＰ型の不純物例えばボロンＢをイオン注入してＰ
型の不純物の注入領域（８）を形成する。
第８図に示すように、窓（7a）を閉塞するように領域
（８）上を含んでSiO2酸化物絶縁膜（９）を、CVD法等
によって全面的に形成し、さらに温度950℃〜1000℃、
時間10〜30分の熱処理を行ってイオン注入領域（８）を
活性化処理してベース領域とすると共に、部分（3a）上
に直接的に被着された不純物がドープされた多結晶シリ
コン層（６）からその不純物を部分（3a）に拡散させる
ことによってベース領域（８）の例えば周囲にベース電
極取り出し用の高濃度領域（8a）を形成する。
（８）上を含んでSiO2酸化物絶縁膜（９）を、CVD法等
によって全面的に形成し、さらに温度950℃〜1000℃、
時間10〜30分の熱処理を行ってイオン注入領域（８）を
活性化処理してベース領域とすると共に、部分（3a）上
に直接的に被着された不純物がドープされた多結晶シリ
コン層（６）からその不純物を部分（3a）に拡散させる
ことによってベース領域（８）の例えば周囲にベース電
極取り出し用の高濃度領域（8a）を形成する。
第９図に示すように、酸化物絶縁層（９）に対してフ
ォトエッチングを行って領域（８）上の一部に窓（9a）
を穿設すると共に半導体層（３）の他部（3b）上に酸化
物絶縁層（９）とこれの下のマスク層（７）を夫々選択
的エッチングして部分（3b）を外部に露出する窓（10）
を穿設する。そしてこれら窓（9a）及び（10）を通じて
Ｎ型の不純物を夫々例えばイオン注入した後、温度950
℃〜1000℃、時間10〜30分の熱処理を行ってイオン注入
領域を活性化処理してエミッタ領域（11）とコレクタ電
極取り出しの低抵抗領域（12）を形成する。
ォトエッチングを行って領域（８）上の一部に窓（9a）
を穿設すると共に半導体層（３）の他部（3b）上に酸化
物絶縁層（９）とこれの下のマスク層（７）を夫々選択
的エッチングして部分（3b）を外部に露出する窓（10）
を穿設する。そしてこれら窓（9a）及び（10）を通じて
Ｎ型の不純物を夫々例えばイオン注入した後、温度950
℃〜1000℃、時間10〜30分の熱処理を行ってイオン注入
領域を活性化処理してエミッタ領域（11）とコレクタ電
極取り出しの低抵抗領域（12）を形成する。
次に第10図に示すようにベース電極となる多結晶シリ
コン層（６）の一部上のマスク層（７）及び（９）にフ
ォトエッチングによって窓（13）を穿設し、この部分に
ベース金属電極（16）を形成すると共に各領域（12）及
び（11）に夫々コレクタ金属電極（15）、エミッタ金属
電極（14）をオーミックに被着する。これら電極（1
4），（15）及び（16）は夫々アルミニウム金属電極等
を全面蒸着して後、選択的エッチングすることによって
夫々所望のパターンに形成し得る。尚、この場合におい
ても必要に応じて薄い多結晶シリコン層（17）をCVD法
等によって形成しておく。
コン層（６）の一部上のマスク層（７）及び（９）にフ
ォトエッチングによって窓（13）を穿設し、この部分に
ベース金属電極（16）を形成すると共に各領域（12）及
び（11）に夫々コレクタ金属電極（15）、エミッタ金属
電極（14）をオーミックに被着する。これら電極（1
4），（15）及び（16）は夫々アルミニウム金属電極等
を全面蒸着して後、選択的エッチングすることによって
夫々所望のパターンに形成し得る。尚、この場合におい
ても必要に応じて薄い多結晶シリコン層（17）をCVD法
等によって形成しておく。
このようにして基板（４）に低抵抗の埋め込み領域
（２）上において半導体層（３）の部分（3a）の一部
（18）をコレクタ領域とし、これの上にベース領域
（８）が形成され、さらにこれの上にエミッタ領域（1
1）が形成されたNPNバイポーラ・トランジスタが得られ
る。
（２）上において半導体層（３）の部分（3a）の一部
（18）をコレクタ領域とし、これの上にベース領域
（８）が形成され、さらにこれの上にエミッタ領域（1
1）が形成されたNPNバイポーラ・トランジスタが得られ
る。
以上のように、本実施例は、ベース領域（８）を形成
するための熱処理工程の前に、より詳しくは、ベース領
域（８）を形成するための不純物イオンの注入前に（第
７図参照）、不純物含有の多結晶シリコン層からなるベ
ース電極（６）の不純物を活性化等して低抵抗化させる
熱処理（第６図参照）を施したものであるが、次に、ベ
ース電極（６）に対して該熱処理を施した場合（本実施
例）と、該熱処理を施さずベース領域（８）及びエミッ
タ領域（11）を形成するための熱処理だけを施した場合
（比較例）との比較を第11図を参照しながら説明する。
するための熱処理工程の前に、より詳しくは、ベース領
域（８）を形成するための不純物イオンの注入前に（第
７図参照）、不純物含有の多結晶シリコン層からなるベ
ース電極（６）の不純物を活性化等して低抵抗化させる
熱処理（第６図参照）を施したものであるが、次に、ベ
ース電極（６）に対して該熱処理を施した場合（本実施
例）と、該熱処理を施さずベース領域（８）及びエミッ
タ領域（11）を形成するための熱処理だけを施した場合
（比較例）との比較を第11図を参照しながら説明する。
第11図は、熱処理に要する温度及び時間に対する多結
晶シリコン層への不純物注入量と多結晶シリコン層の抵
抗値（ρｓ）との関係を示したものである。尚、試料の
多結晶シリコン層の厚さは2750Å、不純物はBF2 +、注入
エネルギは60KeVとした。
晶シリコン層への不純物注入量と多結晶シリコン層の抵
抗値（ρｓ）との関係を示したものである。尚、試料の
多結晶シリコン層の厚さは2750Å、不純物はBF2 +、注入
エネルギは60KeVとした。
曲線（21），（22），（23）で示す比較例の熱処理条
件は、ベース領域及びエミッタ領域を形成するための熱
処理条件と同じであり、曲線（21）は温度950℃を30分
間かけた場合、曲線（22）は温度970℃を30分間かけた
場合、曲線（23）は温度1000℃を30分間かけた場合をそ
れぞれ示している。
件は、ベース領域及びエミッタ領域を形成するための熱
処理条件と同じであり、曲線（21）は温度950℃を30分
間かけた場合、曲線（22）は温度970℃を30分間かけた
場合、曲線（23）は温度1000℃を30分間かけた場合をそ
れぞれ示している。
これらの場合、共通していえることは、多結晶シリコ
ン層（６）への不純物の注入量を増加すると、ある所定
注入量のところまではベース電極（６）の抵抗値は低く
なっていくが、所定注入量を超えると抵抗値は低くなら
ない。
ン層（６）への不純物の注入量を増加すると、ある所定
注入量のところまではベース電極（６）の抵抗値は低く
なっていくが、所定注入量を超えると抵抗値は低くなら
ない。
次に、曲線（24）はベース領域の不純物イオン注入工
程の前に高温・短時間（1100℃,10秒間）の熱処理を施
した場合を示したものであり（本実施例）、この場合
は、不純物の注入量1015（cm-2）付近までは上記曲線
（23）とほぼ同じ分布を示すが、注入量を1015（cm-2）
以上にすると上記曲線（21）〜（23）よりも低い抵抗値
を示し、さらに不純物の注入量を上述した所定注入量よ
りも多い1016（cm-2）以上にしても抵抗値が低下してい
るのがわかる。このことは、ベース領域の不純物イオン
注入工程の前に高温・短時間の熱処理を加えることによ
って、多結晶シリコン層（６）が結晶化し、即ち結晶粒
が成長することによって、不純物が偏折される結晶粒界
が減少し、結果として多結晶シリコン層（６）の抵抗が
下がり、また同時に多結晶シリコン層（６）内の不純物
が活性化され（結晶粒内へ不純物が拡散する）て抵抗が
下がる。
程の前に高温・短時間（1100℃,10秒間）の熱処理を施
した場合を示したものであり（本実施例）、この場合
は、不純物の注入量1015（cm-2）付近までは上記曲線
（23）とほぼ同じ分布を示すが、注入量を1015（cm-2）
以上にすると上記曲線（21）〜（23）よりも低い抵抗値
を示し、さらに不純物の注入量を上述した所定注入量よ
りも多い1016（cm-2）以上にしても抵抗値が低下してい
るのがわかる。このことは、ベース領域の不純物イオン
注入工程の前に高温・短時間の熱処理を加えることによ
って、多結晶シリコン層（６）が結晶化し、即ち結晶粒
が成長することによって、不純物が偏折される結晶粒界
が減少し、結果として多結晶シリコン層（６）の抵抗が
下がり、また同時に多結晶シリコン層（６）内の不純物
が活性化され（結晶粒内へ不純物が拡散する）て抵抗が
下がる。
即ち、多結晶シリコン層（６）の結晶化と、不純物の
活性化の相乗作用で多結晶シリコン層（６）の抵抗値が
低減するものと考えられる。
活性化の相乗作用で多結晶シリコン層（６）の抵抗値が
低減するものと考えられる。
以上の如く、本例のバイポーラ・トランジスタの製造
方法によれば、ベース領域の不純物イオン注入前に不純
物ドープの多結晶シリコン層（６）に対してベース領域
を形成するための熱処理よりも高い温度で、かつ時間が
短い熱処理（温度1100℃を10秒間）を行なうため、ベー
ス電極（６）の低抵抗化が図れるようになり、バイポー
ラ・トランジスタの高速化が図れるようになるととも
に、ベース電極（６）の低抵抗化を行った後にベース領
域及びエミッタ領域を形成するので、ベース電極（６）
の低抵抗化を阻害させないで、低温熱処理による浅いベ
ース領域とエミッタ領域の形成が可能となる。
方法によれば、ベース領域の不純物イオン注入前に不純
物ドープの多結晶シリコン層（６）に対してベース領域
を形成するための熱処理よりも高い温度で、かつ時間が
短い熱処理（温度1100℃を10秒間）を行なうため、ベー
ス電極（６）の低抵抗化が図れるようになり、バイポー
ラ・トランジスタの高速化が図れるようになるととも
に、ベース電極（６）の低抵抗化を行った後にベース領
域及びエミッタ領域を形成するので、ベース電極（６）
の低抵抗化を阻害させないで、低温熱処理による浅いベ
ース領域とエミッタ領域の形成が可能となる。
本発明に係る縦型バイポーラ・トランジスタの製造方
法は、ベース領域又はエミッタ領域を形成する熱処理工
程の前に、該熱処理工程の加熱温度よりも高い温度で、
不純物含有半導体層からなるベース電極を熱処理するよ
うにしたので、ベース領域及びエミッタ領域内の不純物
の濃度分布を変える事なく、即ちコレクタ接合及びエミ
ッタ接合の深さを変える事なしにベース電極の低抵抗化
が図れ、ひいてはバイポーラ・トランジスタの高速化を
図ることができる。
法は、ベース領域又はエミッタ領域を形成する熱処理工
程の前に、該熱処理工程の加熱温度よりも高い温度で、
不純物含有半導体層からなるベース電極を熱処理するよ
うにしたので、ベース領域及びエミッタ領域内の不純物
の濃度分布を変える事なく、即ちコレクタ接合及びエミ
ッタ接合の深さを変える事なしにベース電極の低抵抗化
が図れ、ひいてはバイポーラ・トランジスタの高速化を
図ることができる。
第１図ないし第10図は本発明による製造方法の一例を示
す工程図、第11図は、本実施例の説明に供する多結晶シ
リコン層の抵抗値を示す分布図である。 （１）は単結晶シリコンサブストレイト、（３）はＮ型
のシリコン半導体層、（４）は単結晶シリコン基板、
（５）は酸化物絶縁層、（６）は多結晶シリコン層（ベ
ース電極）、（７）はマスク層、（８）はベース領域、
（９）はSiO2酸化物絶縁膜、（11）はエミッタ領域であ
る。
す工程図、第11図は、本実施例の説明に供する多結晶シ
リコン層の抵抗値を示す分布図である。 （１）は単結晶シリコンサブストレイト、（３）はＮ型
のシリコン半導体層、（４）は単結晶シリコン基板、
（５）は酸化物絶縁層、（６）は多結晶シリコン層（ベ
ース電極）、（７）はマスク層、（８）はベース領域、
（９）はSiO2酸化物絶縁膜、（11）はエミッタ領域であ
る。
Claims (1)
- 【請求項１】第１導電型の不純物領域を有する基板上に
第２導電型の不純物を含有する不純物含有半導体層から
なるベース電極を形成する工程と、 上記ベース電極の、その後形成されるベース領域及びエ
ミッタ領域に対応する部分を選択的に除去する工程と、 上記ベース電極を熱処理して結晶化及び不純物を活性化
させる工程と、 上記ベース電極の熱処理工程後、上記第１導電型の不純
物領域の上記ベース領域及び上記エミッタ領域に対応す
る部分に第２導電型の不純物及び第１導電型の不純物を
導入し、熱処理することによりベース領域及びエミッタ
領域を形成すると共に上記ベース領域の周囲に高濃度領
域を形成する工程とを有し、 上記ベース電極の熱処理工程における加熱温度を、上記
ベース領域又は上記エミッタ領域の形成時の熱処理温度
より高くすることを特徴とする縦型バイポーラ・トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163805A JP2995059B2 (ja) | 1988-06-30 | 1988-06-30 | 縦型バイポーラ・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163805A JP2995059B2 (ja) | 1988-06-30 | 1988-06-30 | 縦型バイポーラ・トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212924A JPH0212924A (ja) | 1990-01-17 |
| JP2995059B2 true JP2995059B2 (ja) | 1999-12-27 |
Family
ID=15781040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163805A Expired - Fee Related JP2995059B2 (ja) | 1988-06-30 | 1988-06-30 | 縦型バイポーラ・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995059B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4036560B2 (ja) | 1999-02-23 | 2008-01-23 | 三菱鉛筆株式会社 | 液体化粧料 |
| DE102004029732A1 (de) | 2004-06-21 | 2006-01-19 | Basf Ag | Hilfsmittel enthaltend Cyclohexanpolycarbonsäurederivate |
| US20120220678A1 (en) | 2009-11-03 | 2012-08-30 | Christof Mehler | Thermoplastic compositions having improved flowability |
| ES2522843T3 (es) | 2010-06-01 | 2014-11-18 | Basf Se | Procedimiento para la preparación de composiciones de polímero de estireno expandibles |
| CN102985056B (zh) | 2010-07-12 | 2015-05-13 | 三菱铅笔株式会社 | 液态化妆品 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249482A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-30 JP JP63163805A patent/JP2995059B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212924A (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| KR930000229B1 (ko) | 반도체장치의 제조방법 | |
| JPS6237551B2 (ja) | ||
| US4377902A (en) | Method of manufacturing semiconductor device using laser beam crystallized poly/amorphous layer | |
| US4553314A (en) | Method for making a semiconductor device | |
| JP2995059B2 (ja) | 縦型バイポーラ・トランジスタの製造方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPS6140057A (ja) | 半導体装置及びその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH0546097B2 (ja) | ||
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPS58201369A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2911172B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0527243B2 (ja) | ||
| JPH02135738A (ja) | 半導体装置の製造方法 | |
| JPS63144575A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |