JPS58201369A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPS58201369A JPS58201369A JP8595182A JP8595182A JPS58201369A JP S58201369 A JPS58201369 A JP S58201369A JP 8595182 A JP8595182 A JP 8595182A JP 8595182 A JP8595182 A JP 8595182A JP S58201369 A JPS58201369 A JP S58201369A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- boron
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000005224 laser annealing Methods 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000010894 electron beam technology Methods 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 210000000988 bone and bone Anatomy 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000035515 penetration Effects 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８１１半導体装置の製造方法、特にｄｖｓ
ンを拡散した１ｍポリシリコン膜からなるゲート電極を
用いたＭＯ＆ ）ランジスタを含む半導体装置の製造方
法に関する。
ンを拡散した１ｍポリシリコン膜からなるゲート電極を
用いたＭＯ＆ ）ランジスタを含む半導体装置の製造方
法に関する。
従来ＭＯ８ＩＯではゲート容量を減らせる自己整合鳳の
多結晶シリコンゲート構造が広く用いられている。Ｎチ
ャネルＭ０８トランジスタではリンまたはヒ素を、Ｐチ
ャネルＭＯ８）ランジスタではボロンをゲートシリコン
膜中に高濃度に拡散させて空乏層の発生を防ぎ、かつ抵
抗を下げている。
多結晶シリコンゲート構造が広く用いられている。Ｎチ
ャネルＭ０８トランジスタではリンまたはヒ素を、Ｐチ
ャネルＭＯ８）ランジスタではボロンをゲートシリコン
膜中に高濃度に拡散させて空乏層の発生を防ぎ、かつ抵
抗を下げている。
ところがゲート電極の多結晶シリコン膜にボロンをドー
プすると、後の熱工程で、このボロンがゲート酸化膜を
突き抜けて、下地の単結晶シリコン層にまで達するとい
う現象（ボロンのつきぬけ現象と呼ばれる）が起こり、
そのためにＰ′チャネルＭ０８トランジスタの多結晶シ
リコン膜にボロンを拡散した２１Ｍシリコンゲートはｎ
型シリコンゲートを用いたＰチャネルＭ０８トランジス
タに比べてパンチスルーをおさえやすい等の利点がある
に４かかわらずその製造時の熱工程において温度。
プすると、後の熱工程で、このボロンがゲート酸化膜を
突き抜けて、下地の単結晶シリコン層にまで達するとい
う現象（ボロンのつきぬけ現象と呼ばれる）が起こり、
そのためにＰ′チャネルＭ０８トランジスタの多結晶シ
リコン膜にボロンを拡散した２１Ｍシリコンゲートはｎ
型シリコンゲートを用いたＰチャネルＭ０８トランジス
タに比べてパンチスルーをおさえやすい等の利点がある
に４かかわらずその製造時の熱工程において温度。
時間、雰囲気等の条件に制限がありあまり実用化がなさ
れていない。
れていない。
１１１図は従来法によるＰチャネルシリコングー）ＭＯ
８）ランジスタの製造プルセス途中すなわちゲート電極
、ソース、ドレイン拡散層を形成し。
８）ランジスタの製造プルセス途中すなわちゲート電極
、ソース、ドレイン拡散層を形成し。
全面に酸化膜を形成した状態の断面模式図で％ １はＮ
ｌｌシリコン基板、２はＰａ拡散層、３は酸化膜、４は
多結晶シリコン膜である。従来方法では熱工程雰囲気中
の酸素はＯ２又はＨ，０の形で酸化膜３及び多結晶シリ
コン酸化膜を拡散し１両者の界面５に達し、多結晶シリ
コン膜４の中のボロンを酸化ｉ［３中に溶解させていた
。そのため従来法では雰囲気中に酸素の存在しないＮ１
４ＰＡｒ中で熱処理を行っていた。しかし、ＭＯ＆ＩＣ
！ではトランジスタ以外の部分で表面に熱酸化膜を形成
することが必要となる場合も多く、この従来方法ではＰ
チャ車ルシリコングー）ＭＯ８）ランジスタの応用は限
りがあった。
ｌｌシリコン基板、２はＰａ拡散層、３は酸化膜、４は
多結晶シリコン膜である。従来方法では熱工程雰囲気中
の酸素はＯ２又はＨ，０の形で酸化膜３及び多結晶シリ
コン酸化膜を拡散し１両者の界面５に達し、多結晶シリ
コン膜４の中のボロンを酸化ｉ［３中に溶解させていた
。そのため従来法では雰囲気中に酸素の存在しないＮ１
４ＰＡｒ中で熱処理を行っていた。しかし、ＭＯ＆ＩＣ
！ではトランジスタ以外の部分で表面に熱酸化膜を形成
することが必要となる場合も多く、この従来方法ではＰ
チャ車ルシリコングー）ＭＯ８）ランジスタの応用は限
りがあった。
本発明はこのような従来方法の欠点を除去し、ＰＷｉシ
リコンゲーグーＯ８）ランジスタを含む半導体装置をボ
ロンのつきぬけ現象を生じさせず安定して形成すること
ができるＭＯ８型半導体装置の製造方法を提供すること
を目的とする。
リコンゲーグーＯ８）ランジスタを含む半導体装置をボ
ロンのつきぬけ現象を生じさせず安定して形成すること
ができるＭＯ８型半導体装置の製造方法を提供すること
を目的とする。
本発明によればシリコン結晶表面に形成したシリコン酸
化膜の上に多結晶シリコン膜を形成し、選択エツチング
を行なって該多結晶シリコン膜をＭＯＳトランジスタの
ゲート電極及び配線となす工程と、イオン注入法あるい
は熱拡散法によってボロンを該ゲート電極及び配線にド
ープし同時にソース、ドレイン拡散層を形成し、次いで
熱処理を行なう工程、とを含むＭＯ８型半導体装置の製
造方法において、前記多結晶シリコン膜を選択エツチン
グした後、レーザアニール、電子線アニールの如き、前
記多結晶シリコン膜に不純物を導入することなく前記多
結晶シリコン膜の粒径を大きくする処理を施した後前記
ボロンをドープすることを特徴とするＭＯａ型半導体装
置の製造方法が得られる。
化膜の上に多結晶シリコン膜を形成し、選択エツチング
を行なって該多結晶シリコン膜をＭＯＳトランジスタの
ゲート電極及び配線となす工程と、イオン注入法あるい
は熱拡散法によってボロンを該ゲート電極及び配線にド
ープし同時にソース、ドレイン拡散層を形成し、次いで
熱処理を行なう工程、とを含むＭＯ８型半導体装置の製
造方法において、前記多結晶シリコン膜を選択エツチン
グした後、レーザアニール、電子線アニールの如き、前
記多結晶シリコン膜に不純物を導入することなく前記多
結晶シリコン膜の粒径を大きくする処理を施した後前記
ボロンをドープすることを特徴とするＭＯａ型半導体装
置の製造方法が得られる。
本発明は次の原理に基づく。前に述べたボロンの、ゲー
ト酸化膜、基板シリコンへの侵入は多結晶シリコン膜中
でのボロンの増速拡散と、酸化膜中への侵入が原因であ
る。しかし前者についてはボロンを多結晶シリコン膜中
全域、特にゲート膜界面近くに高濃度に拡散させるとい
う必要性からむしろ好ましい特性であり、これを抑制す
ることはかえって不都合を生じる。そこで、ボロンの酸
化膜中への侵入のみをおさえることが必要となる。
ト酸化膜、基板シリコンへの侵入は多結晶シリコン膜中
でのボロンの増速拡散と、酸化膜中への侵入が原因であ
る。しかし前者についてはボロンを多結晶シリコン膜中
全域、特にゲート膜界面近くに高濃度に拡散させるとい
う必要性からむしろ好ましい特性であり、これを抑制す
ることはかえって不都合を生じる。そこで、ボロンの酸
化膜中への侵入のみをおさえることが必要となる。
ボロンが不純物原子として酸化膜中を拡散するならばそ
の侵入距離は浅く基板までへの侵入は通常の熱工程、例
えばＮチャネルＭＯ８）ランジスタと同等程度であれば
起こらない。ボロンが基板まで侵入するのはボロンが熱
処理中に多結晶シリコン膜中に侵入した酸素と反応して
ボロンガラスＢ、 Ｏ，の形でグー）８１へ膜中に溶解
し、このボロンガラスの融点が低いために液体となって
ゲート酸化膜中を移動するためにボロンか基板にまで容
易に達してしまうからである。ボロンの酸化膜への溶解
をおさえるには酸素を多結晶シリコン膜とゲート酸化膜
の界面へ到達させなければよいということになる。
の侵入距離は浅く基板までへの侵入は通常の熱工程、例
えばＮチャネルＭＯ８）ランジスタと同等程度であれば
起こらない。ボロンが基板まで侵入するのはボロンが熱
処理中に多結晶シリコン膜中に侵入した酸素と反応して
ボロンガラスＢ、 Ｏ，の形でグー）８１へ膜中に溶解
し、このボロンガラスの融点が低いために液体となって
ゲート酸化膜中を移動するためにボロンか基板にまで容
易に達してしまうからである。ボロンの酸化膜への溶解
をおさえるには酸素を多結晶シリコン膜とゲート酸化膜
の界面へ到達させなければよいということになる。
第２図は本発明にょるＰチャネルシリコングートＭＯＢ
）ｌンジｘ夕の製造途中すなわち選択エツチングでゲー
ト電極として形成した多結晶シリコン結晶表面ずアニー
ル尋を施し粒径を大きくした後、イオン注入等によって
ゲート電極にボロンをドープし、同時にソース、ドレイ
ンを形成した状態の断面模式図である。６はＮ型基板５
ｒｕｐ型拡散層、８はゲート酸化ＩＩＩ、 ９は粒径を
大きくした多結晶シリコン展である。
）ｌンジｘ夕の製造途中すなわち選択エツチングでゲー
ト電極として形成した多結晶シリコン結晶表面ずアニー
ル尋を施し粒径を大きくした後、イオン注入等によって
ゲート電極にボロンをドープし、同時にソース、ドレイ
ンを形成した状態の断面模式図である。６はＮ型基板５
ｒｕｐ型拡散層、８はゲート酸化ＩＩＩ、 ９は粒径を
大きくした多結晶シリコン展である。
先に述べたようにポローン原子のゲート酸化膜への侵入
は酸素が大量に存在することによっておこる。酸素はシ
リコン中を拡散するが、従来問題となっているつきぬけ
現象は多結晶シリコン膜中の粒界を通しての酸素の侵入
が主原因であった。例えばリン原子をあらかじめ拡散し
、そのときの熱処理によって多結晶シリコンの粒径を大
きくしておくとボロンのつきぬけ現象はおきにくくなり
。
は酸素が大量に存在することによっておこる。酸素はシ
リコン中を拡散するが、従来問題となっているつきぬけ
現象は多結晶シリコン膜中の粒界を通しての酸素の侵入
が主原因であった。例えばリン原子をあらかじめ拡散し
、そのときの熱処理によって多結晶シリコンの粒径を大
きくしておくとボロンのつきぬけ現象はおきにくくなり
。
これを利用してＮｆｉ多結晶シリコンゲートを用いたＰ
チャネルＭＯ＆）ランジスタはつきぬけもなく作られて
いる。しかしＰチャネルトランジスタをＮ型シリコンゲ
ートで作るとＰ型シリコンゲートと比較してスレシュホ
ールド電圧が負の方向へ移動する丸め、短チヤネル効果
防止のチャネルドープが不可能となってしまうので電気
的特性が劣る。
チャネルＭＯ＆）ランジスタはつきぬけもなく作られて
いる。しかしＰチャネルトランジスタをＮ型シリコンゲ
ートで作るとＰ型シリコンゲートと比較してスレシュホ
ールド電圧が負の方向へ移動する丸め、短チヤネル効果
防止のチャネルドープが不可能となってしまうので電気
的特性が劣る。
そこでゲートシリコン膜として単結晶シリコンや、粒径
の大きな多結晶シリコンを酸化膜上全面に形成してから
選択エツチングしてゲート電極とすることも考えられる
が、酸化膜上に単結晶シリコン膜を成長させることは困
難が多ｆ＜現実的で表いし、また粒径の大きな多結晶シ
リコン膜ではパターン形成のだめの選択エツチングの縁
に粒界にそったエツチングが速いため形成パターンが粒
界の形状に左右されてしまう。
の大きな多結晶シリコンを酸化膜上全面に形成してから
選択エツチングしてゲート電極とすることも考えられる
が、酸化膜上に単結晶シリコン膜を成長させることは困
難が多ｆ＜現実的で表いし、また粒径の大きな多結晶シ
リコン膜ではパターン形成のだめの選択エツチングの縁
に粒界にそったエツチングが速いため形成パターンが粒
界の形状に左右されてしまう。
そこでゲート電極のパターン形成までは従来と同様の微
細粒径の多結晶シリコンを用い、しかるのちにレーザア
ニールや、電子線アニールによりリンなどの余計な不純
物を導入する。ことなく粒径を大きくすれば、前記リン
ドープＮ型シリコンゲートを形成するのと同様にプロン
ドープＰ型シリコンゲートがボロンのつきぬけ現象を起
こさずに形成することができる。しかも粒径が大きいた
め膜の抵抗も小さくすることができる。またレーザアニ
ール等が多結晶シリコン膜上のみを照射できればそれに
こしたことはないが、たとえ他の部分を照射しても、そ
れ以外の部分は配線や、フィールド絶縁部分なので結晶
性の劣化がおこってもトランジスタ特性に影響は与えな
い。
細粒径の多結晶シリコンを用い、しかるのちにレーザア
ニールや、電子線アニールによりリンなどの余計な不純
物を導入する。ことなく粒径を大きくすれば、前記リン
ドープＮ型シリコンゲートを形成するのと同様にプロン
ドープＰ型シリコンゲートがボロンのつきぬけ現象を起
こさずに形成することができる。しかも粒径が大きいた
め膜の抵抗も小さくすることができる。またレーザアニ
ール等が多結晶シリコン膜上のみを照射できればそれに
こしたことはないが、たとえ他の部分を照射しても、そ
れ以外の部分は配線や、フィールド絶縁部分なので結晶
性の劣化がおこってもトランジスタ特性に影響は与えな
い。
以上のように本発明によれば従来のプロセスを大幅に変
更することなくＰチャネルＰ型シリコングー）ＭＯ８）
ランジスタを含む半導体装置ボロンのつきぬけ現象を起
こさせずに安定して製造することが可能となる。
更することなくＰチャネルＰ型シリコングー）ＭＯ８）
ランジスタを含む半導体装置ボロンのつきぬけ現象を起
こさせずに安定して製造することが可能となる。
第１図は従来法によるＰチャネルシリコングー）ＭＯ８
トランジスタの製造工程途中での断面模式図で１はＮ型
シリコン基板、２はＰ！！１拡歓層、３は酸化膜、４は
多結晶シリコン膜、５はゲート酸化膜と多結晶シリコン
膜の界面である。 第２図は本発明によるＰチャネルＰ型シリフングー）Ｍ
Ｏ８）ランジスタの製造途中での断面模式図で、６はＮ
型シリコン１板、７はＰ型拡散層、８はゲート酸化膜、
９は粒径を大きくした多結晶シリコン膜である。 ３
トランジスタの製造工程途中での断面模式図で１はＮ型
シリコン基板、２はＰ！！１拡歓層、３は酸化膜、４は
多結晶シリコン膜、５はゲート酸化膜と多結晶シリコン
膜の界面である。 第２図は本発明によるＰチャネルＰ型シリフングー）Ｍ
Ｏ８）ランジスタの製造途中での断面模式図で、６はＮ
型シリコン１板、７はＰ型拡散層、８はゲート酸化膜、
９は粒径を大きくした多結晶シリコン膜である。 ３
Claims (1)
- シリ】ン結晶表面に形成したシリコン酸化膜の上に多結
晶シリコン膜を形成し５選択エツチングを行なって咳多
結晶シリコン膜をＭＯ８）ランジスタのゲート電極及び
配線となす工程と、イオン注入法あるいは熱拡散法によ
ってボーンを前記ゲート電極及び配線にドープし同時に
ソース、ドレイン拡散層を形成し１次いで熱処理を行な
う工程、とを含むＭＯ８Ｍ半導体半導体装造方法におい
て、前記多結晶シリコン膜を選択エツチングした後、レ
ーザアニール、電子線アニールの如き、前記多結晶シリ
コン膜に不純物を導入することなく前記多結晶シリコン
膜の粒径を大きくする処理を施した後、前記ボロンをド
ープすること管特徴とするＭＯ８１１牛導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595182A JPS58201369A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595182A JPS58201369A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201369A true JPS58201369A (ja) | 1983-11-24 |
Family
ID=13873061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8595182A Pending JPS58201369A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201369A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229980A (ja) * | 1986-03-31 | 1987-10-08 | Fuji Electric Co Ltd | Ｍｏｓ型電界効果トランジスタの製造方法 |
| WO2016181903A1 (ja) * | 2015-05-14 | 2016-11-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
1982
- 1982-05-20 JP JP8595182A patent/JPS58201369A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229980A (ja) * | 1986-03-31 | 1987-10-08 | Fuji Electric Co Ltd | Ｍｏｓ型電界効果トランジスタの製造方法 |
| WO2016181903A1 (ja) * | 2015-05-14 | 2016-11-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JPWO2016181903A1 (ja) * | 2015-05-14 | 2017-08-10 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372591B1 (en) | Fabrication method of semiconductor device using ion implantation | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| JP2008085253A (ja) | 半導体装置の製造方法 | |
| US5541137A (en) | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers | |
| JPS58201369A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2995059B2 (ja) | 縦型バイポーラ・トランジスタの製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01235276A (ja) | 薄膜半導体装置 | |
| JPS61230373A (ja) | 半導体装置の製造方法 | |
| JPS6112390B2 (ja) | ||
| KR100204015B1 (ko) | 모스트랜지스터 제조방법 | |
| JPS58201365A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| KR940010544B1 (ko) | 트랜지스터 제조방법 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| KR100239784B1 (ko) | 반도체 소자 제조방법 | |
| JPS58201367A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08195487A (ja) | 表面トンネルトランジスタの製造方法 | |
| JPH11135801A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04226082A (ja) | 半導体装置 | |
| JPH03266425A (ja) | 半導体装置およびその製造方法 | |
| JPH05190480A (ja) | 半導体装置の製造方法 | |
| JPS6012772A (ja) | 半導体装置およびその製造方法 |