JP2001319933A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001319933A
JP2001319933A JP2000134536A JP2000134536A JP2001319933A JP 2001319933 A JP2001319933 A JP 2001319933A JP 2000134536 A JP2000134536 A JP 2000134536A JP 2000134536 A JP2000134536 A JP 2000134536A JP 2001319933 A JP2001319933 A JP 2001319933A
Authority
JP
Japan
Prior art keywords
impurity
diffusion layer
film
base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000134536A
Other languages
English (en)
Inventor
Yosuke Mizogami
洋介 溝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2000134536A priority Critical patent/JP2001319933A/ja
Publication of JP2001319933A publication Critical patent/JP2001319933A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 エミッタ−ベース接合耐圧を低下させること
なく、高周波特性を向上させることができる半導体装置
の製造方法を提供する。 【解決手段】 バイポーラトランジスタの製造におい
て、素子分離領14を含むn型シリコン層13の表面上
にベース引出しポリシリコン膜15及びシリコン窒化膜
16を形成しポリシリコン膜15にボロンをイオン注入
する。ポリシリコン膜15及びシリコン窒化膜16をエ
ッチングし開口部17を形成しこれらの表面にボロン含
有酸化膜18を形成し、熱処理を行なってボロン含有絶
縁膜18に含まれる不純物をn型シリコン層13中に拡
散させてベース拡散層19を形成しポリシリコン膜15
中のボロンもシリコン膜13に拡散してグラフトベース
拡散層20を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に高周波トランジスタの製造方法に関す
る。
【0002】
【従来の技術】高周波トランジスタは、小信号トランジ
スタと同様、基本的にはシリコンエピタキシャルプレー
ナ構造を採用するが、高い遮断周波数(f)等の高周
波特性を得るために、微細パターンや、浅いpn接合と
いった構造を採用している。そして、この様な構造を実
現するために、様々な製造方法が開発されている。
【0003】従来、不純物濃度が高くかつ浅いベース領
域を形成する方法として、不純物をドープした酸化膜や
ポリシリコンを利用して不純物の拡散を行なう固体拡散
法(固相拡散法)という方法がある。この方法を用いれ
ば、シリコンエピタキシャル層表面の浅い領域に、高い
不純物濃度のベース領域を形成することが可能である。
【0004】
【発明が解決しようとする課題】高周波トランジスタの
ベース領域の表面側には、その後、エミッタ領域が形成
されるが、エミッタ・ベース界面における不純物濃度が
高いと、DC特性であるエミッタ−ベース接合耐圧が低
くなる。つまり、従来の高周波トランジスタでは、遮断
周波数等の高周波特性を向上させようとして、ベース領
域の不純物濃度を上げると、エミッタ−ベース接合耐圧
が低下するという問題点がある。
【0005】本発明は、エミッタ−ベース接合耐圧を低
下させることなく、高周波特性を向上させることができ
る半導体装置の製造方法を提供すること目的とする。
【0006】なお、特開平5−36706号公報には、
ベースの不純物濃度を、エミッタ界面近傍においてベー
ス電極側よりも低濃度にした半導体装置が開示されてい
るが、これは、本願発明とはその濃度分布方向が異なる
ものであり、また、その製造方法が全く異なるものであ
る。
【0007】また、特開昭58−46676号公報や、
特開平6−188435号公報等にも、エミッタ−ベー
ス接合耐圧を低下させることなく、特性向上を図る技術
が開示されているが、何れも、ベース領域の表面近傍の
不純物濃度を低下させること及びその方法を開示したり
示唆したりするものではない。
【0008】
【課題を解決するための手段】本発明によれば、エピタ
キシャル層を成長させる工程と、前記エピタキシャル層
の表面上に不純物含有絶縁膜を形成する工程と、熱処理
を行なって前記不純物含有絶縁膜に含まれる不純物を前
記エピタキシャル層中に拡散させて不純物拡散層を形成
する工程とを含む半導体装置の製造方法において、前記
不純物拡散層を形成する工程に続いて、酸素雰囲気中で
熱処理を行なう工程を行なうようにしたことを特徴とす
る半導体装置の製造方法が得られる。
【0009】具体的には、前記酸素雰囲気中で熱処理を
行なう工程により、前記不純物拡散層の不純物を前記不
純物含有絶縁膜中に偏析させ、前記不純物拡散層の表面
付近の不純物濃度を低下させる。
【0010】ここで、前記不純物含有絶縁膜としては、
ボロンを不純物として含むシリコン酸化膜がある。
【0011】また、前記酸素雰囲気中で熱処理を行なう
工程としては、ランプアニール工程又は酸化炉で行なわ
れる工程がある。
【0012】さらに、前記不純物拡散層としては、バイ
ポーラトランジスタのベース拡散層が考えられる。
【0013】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。
【0014】図1乃至図5に、本発明の一実施の形態に
よる半導体装置の製造方法の工程図を示す。なお、図1
乃至図5は、図6に示される平面パターンを持つNPN
導電型バイポーラトランジスタのA−A線断面図に相当
する。
【0015】まず、図1に示すように、n型シリコン基
板11の表面上に、バイポーラトランジスタのコレクタ
部となる埋め込みヒ素層12を有するn型シリコン層1
3をエピタキシャル成長させる。それから、このn型シ
リコン層13の表面を酸化させて、厚さ約0.5μmの
素子分離領域14を形成する。そして、素子分離領域1
4が形成されたn型シリコン層13の上に、厚さ約0.
2μmのベース引出しポリシリコン膜15と、厚さ約
0.18μmのシリコン窒化膜16を順次形成する。こ
の後、イオン注入法を用いて、ベース引出しポリシリコ
ン膜15にボロンを導入する。
【0016】次に、フォトエッチング工程により、所定
領域のベース引出しポリシリコン膜15及びシリコン窒
化膜16を選択的に除去し、図2に示すように、開口部
(又は溝)17を形成する。そして、シリコン窒化膜1
6の表面及び開口部17内に露出する各層又は膜の表面
に、4mol%程度のボロンを含むボロン含有酸化膜18
を、厚さ約0.65μmとなるよう形成する。それか
ら、ランプアニールにより、ウエハー全体を1000℃
前後の温度で約20秒間熱処理し、ボロン含有酸化膜1
8中のボロンをn型シリコン層13内に拡散させ、ベー
ス拡散層19を形成する。このとき、ベース引出しポリ
シリコン膜15に導入されていたボロンもn型シリコン
層13内へと拡散し、ベース拡散層19の両側にグラフ
トベース拡散層20を形成する。
【0017】この後、ウエハー全体を酸素雰囲気中に置
き、ランプアニールにより、例えば950℃前後の温度
で約30秒、熱処理を行なう。あるいは、酸化炉にて、
850℃前後の温度で約5分ほど熱処理する。これによ
り、ベース拡散層19の表面側では、ボロン含有酸化膜
18へのボロンの移動(偏析)が生じ、このベース拡散
層19の表面近傍のボロン濃度が低下する。このとき、
ベース拡散層19のボロン含有酸化膜18から離れた領
域では、ボロン濃度にほとんど変化はない。つまり、高
濃度のままである。
【0018】次に、シリコン窒化膜を、約0.18μm
厚となるように成膜し、窒化膜ドライエッチングを行な
って、図3に示すように、側壁窒化膜21を形成する。
それから、酸化膜ウェットエッチングにて、ボロン含有
酸化膜10を、一部分を除いて除去する。これにより、
開口17内では、ボロン含有酸化膜10にエミッタ拡散
窓22が形成され、ベース拡散層19は、このエミッタ
拡散窓22を通して、その一部が露出する。こうして、
エミッタを形成するための領域は、自己整合的に形成さ
れる。
【0019】次に、図4に示すように、ヒ素をドーピン
グしたポリシリコン膜23及びノンドープポリシリコン
膜24を、それぞれ膜厚約0.15μmとなるよう順次
成膜する。そして、ポリシリコン膜24に、ヒ素イオン
を、例えば加速エネルギー70keV、ドーズ量1.0
×1016cm−2程度で、注入する。それから、ポリ
シリコン膜24、23をフォトエッチング工程にて、選
択的にエッチングし、開口部17内及びその周辺部にの
み、これらポリシリコン膜23,24を残す。
【0020】次に、図5に示すように、シリコン酸化膜
25を膜厚約0.01μmとなるように、BPSG膜2
6を膜厚約0.4μmとなるように、それぞれ成膜す
る。それから、エミッタ、ベース、及びコレクタの各電
極を形成するための凹部を形成するために、フォトエッ
チング工程にて、BPSG膜26及びシリコン酸化膜2
5を選択的にエッチングする。ここで、ベース電極を形
成するための凹部については、シリコン窒化膜16及び
ベース引出しポリシリコン膜15の一部を、さらに選択
的にエッチングする。また、コレクタ電極を形成するた
めの凹部については、シリコン窒化膜16及びベース引
出しポリシリコン膜15、及び素子分離領域14をも、
さらに選択的にエッチングする。
【0021】その後、ウエハー全体を窒素雰囲気中にお
き、ランプアニールにより、例えば1000℃前後の温
度で30秒程度の熱処理を行う。これにより、ポリシリ
コン膜23にドープされていたヒ素がベース拡散層11
の表面側に拡散し、エミッタ拡散層27が形成される。
つづいて、エミッタ、ベース及びコレクタ電極を形成す
るための凹部内に、バリアメタル膜28を形成し、さら
に、そこに、それぞれ、エミッタ電極29、ベース電極
30、コレクタ電極(図6の61)を形成する。
【0022】以上のようにして、本実施の形態では、図
6に示されるNPN導電型バイポーラトランジスタが製
造される。
【0023】本実施の形態による製造方法では、ベース
領域形成後に、酸素雰囲気下において熱処理を行ない、
表面近傍のボロンをボロン含有酸化膜に偏析させるよう
にしたので、エミッタ拡散層の直下となる領域のボロン
濃度を低下させることなく、エミッタ・グラフトベース
間のボロン濃度を低下させることができる。従って、エ
ミッタ−ベース接合耐圧を低下させることなく、遮断周
波数を向上させるなどの高周波特性の向上を実現でき
る。
【0024】図7に、様々な方法で形成したバイポーラ
トランジスタのベース領域の表面からの深さ(図5のB
−B線断面におけるシリコン界面より下側への距離)と
不純物濃度との関係を示す。なお、ライン71は、エミ
ッタの不純物濃度分布を示すもので、各トランジスタに
共通のものである。
【0025】図7において、ライン72は、従来のガス
拡散法又はイオン注入法により形成したベース領域にお
ける不純物の分布濃度を示している。図7から明らかな
ように、このベース領域では、他のものに比べ、深くま
で不純物が分布しているにもかかわらず、高い不純物濃
度は得られていない。
【0026】ライン73は、ボロン含有酸化膜を用いた
固体拡散法によりベース領域を形成した場合を示す。こ
の場合、不純物は深くまで到達しておらず、しかも、高
い不純物濃度を実現している。しかしながら、最も不純
物濃度が高いのは、その表面であって、エミッタ−ベー
ス接合耐圧が低くなってしまうものである。
【0027】ライン74は、上記実施の形態に従って形
成されたベース領域の不純物分布を示す。この場合、深
い位置では、ライン73と同じであるが、表面側では不
純物濃度の低下が見られる。従って、このベース領域を
持つトランジスタでは、エミッタ−ベース接合耐圧の低
下は見られない。これは、ベース領域形成後に、酸素雰
囲気下において熱処理を行ない、不純物(ボロン)を不
純物含有酸化膜に偏析させるようにしたからである。
【0028】
【発明の効果】本発明によれば、エピタキシャル層の表
面上に不純物含有絶縁膜を形成し、熱処理を行なって不
純物含有絶縁膜に含まれる不純物をエピタキシャル層中
に拡散させて不純物拡散層を形成する工程に続いて、酸
素雰囲気中で熱処理を行なう工程を行なうようにしたこ
とで、形成された不純物拡散層の表面付近の不純物濃度
を低減することができる。
【0029】そして、この技術をベース拡散層の形成に
利用することにより、ベース拡散層の表面の不純物濃度
を下げることができ、エミッタ−ベース接合耐圧を低下
させることなく、遮断周波数などの高周波特性を向上さ
せることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のよる半導体装置の製造
方法を説明するための工程図である。
【図2】本発明の一実施の形態のよる半導体装置の製造
方法を説明するための工程図であって、図1に続く工程
を説明するための図である。
【図3】本発明の一実施の形態のよる半導体装置の製造
方法を説明するための工程図であって、図2に続く工程
を説明するための図である。
【図4】本発明の一実施の形態のよる半導体装置の製造
方法を説明するための工程図であって、図3に続く工程
を説明するための図である。
【図5】本発明の一実施の形態のよる半導体装置の製造
方法を説明するための工程図であって、図4に続く工程
を説明するための図である。
【図6】図1乃至図5に示される半導体装置の平面パタ
ーンを示す図である。
【図7】各種バイポーラトランジスタのベース領域の表
面からの深さに関する不純物濃度の分布を示すグラフで
ある。
【符号の説明】
11 n型シリコン基板 12 埋め込みヒ素層 13 n型シリコン層 14 素子分離領域 15 ベース引出しポリシリコン膜 16 シリコン窒化膜 17 開口部 18 ボロン含有酸化膜 19 ベース拡散層 20 グラフトベース拡散層 21 側壁窒化膜 22 エミッタ拡散窓 23 ヒ素をドーピングしたポリシリコン膜 24 ノンドープポリシリコン膜 25 シリコン酸化膜 26 BPSG膜 27 エミッタ拡散層 28 バリアメタル 29 エミッタ電極 30 ベース電極 61 コレクタ電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 エピタキシャル層を成長させる工程と、
    前記エピタキシャル層の表面上に不純物含有絶縁膜を形
    成する工程と、熱処理を行なって前記不純物含有絶縁膜
    に含まれる不純物を前記エピタキシャル層中に拡散させ
    て不純物拡散層を形成する工程とを含む半導体装置の製
    造方法において、 前記不純物拡散層を形成する工程に続いて、酸素雰囲気
    中で熱処理を行なう工程を行なうようにしたことを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記酸素雰囲気中で熱処理を行なう工程
    により、前記不純物拡散層の不純物を前記不純物含有絶
    縁膜中に偏析させ、前記不純物拡散層の表面付近の不純
    物濃度を低下させることを特徴とする請求項1の半導体
    装置の製造方法。
  3. 【請求項3】 前記不純物含有絶縁膜が、ボロンを不純
    物として含むシリコン酸化膜であることを特徴とする請
    求項1又は2の半導体装置の製造方法。
  4. 【請求項4】 前記酸素雰囲気中で熱処理を行なう工程
    が、ランプアニール工程であることを特徴とする請求項
    1,2、又は3の半導体装置の製造方法。
  5. 【請求項5】 前記酸素雰囲気中で熱処理を行なう工程
    が、酸化炉で行なわれることを特徴とする請求項1,
    2、又は3の半導体装置の製造方法。
  6. 【請求項6】 前記不純物拡散層がバイポーラトランジ
    スタのベース拡散層であることを特徴とする請求項1,
    2,3,4、または5の半導体装置の製造方法。
  7. 【請求項7】 請求項1乃至7に記載の何れかの半導体
    製造方法により製造されたことを特徴とする半導体装
    置。
JP2000134536A 2000-05-08 2000-05-08 半導体装置の製造方法 Withdrawn JP2001319933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000134536A JP2001319933A (ja) 2000-05-08 2000-05-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000134536A JP2001319933A (ja) 2000-05-08 2000-05-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001319933A true JP2001319933A (ja) 2001-11-16

Family

ID=18642798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000134536A Withdrawn JP2001319933A (ja) 2000-05-08 2000-05-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001319933A (ja)

Similar Documents

Publication Publication Date Title
JP2003158178A (ja) 半導体装置およびその製造方法
JPH0361337B2 (ja)
JPH04112541A (ja) 半導体装置の製法
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
JPH038343A (ja) バイポーラトランジスタとその製造方法
JPH10326793A (ja) 半導体装置の製造方法
JP3490060B2 (ja) 半導体装置およびその製造方法
JP2001319933A (ja) 半導体装置の製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JP4043452B2 (ja) 半導体装置の製造方法
JP2770762B2 (ja) 半導体装置の製造方法
JPH0621072A (ja) 半導体装置及びその製造方法
RU2106039C1 (ru) Способ изготовления бикмоп структур
JPH0629304A (ja) 半導体装置およびその製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JP3121636B2 (ja) バイポーラトランジスタの製造方法
JP2677258B2 (ja) 半導体装置およびその製造方法
JPH02152240A (ja) 半導体装置の製造方法
JPH05235009A (ja) 半導体集積回路装置の製造方法
JPH03272144A (ja) 半導体装置およびその製造方法
JPH11283989A (ja) バイポーラトランジスタおよびその製造方法
JPH01144679A (ja) 半導体装置の製造方法
JP2004363267A (ja) バイポーラトランジスタ及び同バイポーラトランジスタを具備する半導体装置、並びにバイポーラトランジスタの製造方法及び同バイポーラトランジスタを具備する半導体装置の製造方法
JPH03206622A (ja) 半導体装置の製造方法
JPH10335343A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050511

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807