JPS58180062A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体装置の製造方法にかかり、とくにゲ
ート電極として多結晶シリコンを用いるシリコンゲート
型ＭＯ８半導体装置の製造方法に関するものである。

近年、シリコングー）ｆｆｉＭＯ８半導体装置の短チヤ
ネル化にはめざましいものがあり、特にＮチャネル型シ
リコンゲート電界効果ＭＯ８半導体装置に於ては、イオ
ン注入法を用いて、ソース・ドレインの不純物をシリコ
ン基板に導入するなどして短チヤネル化を計り、ま九そ
の不純物に砒素のような拡散係数の小さい、拡散層を浅
く形成出来る物質を用いるなど種々の方法が採用されて
いる。

このよう表状況にあって、さらに短チヤネル化を計るた
めに、多結晶シリコンでゲート電極を形成する時に、多
結晶シリコンをパターニングするため、多結晶シｌＪｊ
ンの酸化膜をマスクにして、多結晶シリコンをエツチン
グするが、その時、過度にエツチングを加えて、側面か
らの多結晶シリコンの減少に依ってゲート電極の幅を小
さくし、その除虫じた酸化膜のマスクの庇を利用して、
イオン注入法でソース、ドレインを形成するという方法
なども提案されている。

その従来の製造方法を第１図（ａ）〜（ｄ）に示す、こ
の図に従って、従来例を説明する。第１図（ａ）では、
Ｐ形シリコン基板１に通常の方法で、トランジスタとな
るべき領域とそうでない領域に分離するために厚い酸化
膜２を設けた所と基板１が露出している領域を形成する
。次にゲート酸化膜３１に成長させて、その上層に多結
晶シリコン４を設け、この多結晶シリコンを酸化した膜
を通常のホト・レジストなどをマスクにして、ゲート電
極と危るべき領域に酸化膜５を残存させる（第１図（ｂ
））。そして、この多結晶シリコンを酸化した酸化膜５
をマスクにして多結晶シリコンをエツチング除去する、
この時のエツチングには、弗酸−硝酸系の液でも、プラ
ズマ化したフレオンガスでも可能であるが、側面の多結
晶シリコンがエツチングされるようにしておく必要があ
る。このエツチングで多結晶シリコンをマスク酸化膜５
の幅より小さく残こすように、つｔｐ庇をマスク酸化膜
５で形成するようにエツチングする。その後、砒素のよ
うなＮ形不純物をイオン注入法で導入し、ソースドレイ
ンを形成するが、この時、マスク酸化膜５の庇部を通っ
て導入された不純物領域６には、濃度の小さい不純物量
になって、他の領域７の不純物量よシ少なく、差が生じ
る事になる。また注入時の基板ｌ内の不純物層の深さも
領域６と領域７とでは差があり、領域６の方が浅くなっ
ている。こ、の時、多結晶シリコンのゲート電極部４に
も不純物が導入され、多結晶シリコンが導電化される事
になる（第１図（１−）　）、ソース・ドレインを形成
するイオン注入後、ソース・ドレインからの引き出し用
金属配線と導電化した多結晶シリコンを絶縁分離するた
めに、絶縁膜８を設けるが、その前に庇のマスク酸化膜
をエツチング除去する。絶縁膜８は例えばリンガラスの
ようなものを用い気相成長法等で成長させ、適当な熱処
Ｉｌｔ行なう。その後、金属配線９を施こすため、Ｗ！
続用の孔を設けて、配線９１？施こしＪＮチャネル形Ｍ
Ｏ８半導体装置が出来上る（第１図（ｄ）　）　＠ 従来例で示したように、この方法では、通常のホト・レ
ジス）ｔ−用いるマスク工程に施て、設計値よりも出来
上り多結晶シリコン電極が小さくなる。出来上りゲート
電極が小さくなるのは短チヤネル化にはなるが、しかし
設計値に対して、エツチングでの減少分を期待しての短
チヤネル化になり、設計が直接反映されないという欠点
がある。

製造過札でのバラツキに依って、大いに影響を受ける事
になる。やは〕、設計マスクに対して、それ相当にゲー
ト、電極の幅がパターニングされて短チヤネル化が可能
になるのが希望されるところである。

そこで本発明は、設計値を直接反映させて短チヤネル化
を計る半導体装置の製造方法を提供するものである。

本発明の特徴は、第１導電形の半導体基板にゲート絶縁
膜を介して、多結晶シリコンをゲート電極部に設ける工
程と、前記多結晶シリコンをマスクとして、イオン注入
法を用いて、低濃度の第２導電型不純物を基板内に導入
する工程と、前記多結晶シリコンを覆い、側面に厚く、
ゲート電極から離れるに従って薄くなるように、傾斜を
もって絶縁膜を形成し、高濃度の纂２導電型不純物を、
イオン注入法を用いて導入し、ソース・ドレインを形成
する工Ｓを含む半導体装置の製造方法にある。

第２図にその実施例を示し、この実施例に従って説明を
加える。ｊｌＥＺ図（ａ）では、シリコン基板１１上に
通常の選択酸化法で活性領域と不活性領域に分離されて
いて、活性領域はシリコン基板１１が露出していて、不
活性領域は厚いシリコン酸化膜１２が形成されている０
次に、通常の熱酸化でゲート酸化１’［１３を設け、そ
の上層に多結晶シリコンを成長させる。多結晶シリコン
のパターニングは、通常のホト・レジス）ｌ用いマスク
設計値相当にパターニング出来るように反応性イオンエ
。

チング法を用いる事も出来る。このようにして多結晶シ
リコン１４管ゲート電極とまるべき形にパターニングす
る。その後イオン注入法を用いて基板１１と反対導電型
の不純物を濃度を小さくし、浅く導入する（第２図（ｂ
））。

その後、ゲート多結晶シリコン１４０り面に厚〈傾斜を
もって絶縁膜１５ｔ−形成する。この絶縁膜１５の形成
には、例えば酸化シリコン（Ｓｉｎ２）をアルコールに
溶かした液を塗布したシまたリンガラスを成長し、熱処
理をした後、反応性イオンエツチング法を用いて全面を
工、チングすれば、第２図（ｃｌに示したように多結晶
シリコン１４の側面に厚く、上面に鉱薄く絶縁膜１５が
形成される事になる。酸化シリコン（８１０ｚ）＋溶か
したアルコール液を塗布して、その後適尚な熱処理を施
こして形成された膜は、上述したようにゲート多結晶シ
リコンｘ４ｆＡｓのような凸部がある回ルには厚く形成
され、その他の平面部には薄く絶縁膜全形成する事にな
る。そして次に、高濃度の基板１１と反対導電形の不純
物をイオン注入法で導入すると、ソース・ドレインの平
面部で絶縁膜１５が薄く形成された所１７には、通常の
イオン注入が行なわれるが、ゲート・多結晶シリ戸ン１
４の回シの絶ｌ＃ｗ１５の厚くなっている所には、イオ
ン注入に依る導入が阻止されるために、濃い不純物が導
入されない事になる。従って、前工程で浅く、濃度の小
さいイオン注入層のままである事になり、領域１６は濃
度の傾きをもっておｐ１ゲート電極に近い方が濃度が薄
く、浅い、そしてゲート電極から離れるに従って濃度が
濃く、深いイオン注入層が形成されるのである。この時
、ゲート多結晶シリコン１４の上面はやは力平面的であ
るので薄い絶縁膜が形成されているので、濃度の高い不
純物が導入される事になる。従って、ソース・ドレイン
とゲート電極多結晶シリコンを高濃度の不純物を導入し
たことになるので、抵抗が小さくなって高速動作が期待
出来る事になる（第２図（Ｃ））。

次に、絶縁膜１８として、リンガラスなどを気相成長法
を用いて成長させ、適当な箇所に孔を設け、金属配Ｉｆ
Ａ１９を施こすことに依って、シリコンゲート型電界効
果ＭＯ８半導体装置を得る事が出来る（第２図（ｄ））
。

以上が本発明の実稗例でおり、ゲート多結晶シリコンの
回りに厚く絶縁膜管形成して、平面部には薄く絶縁膜を
形成し、凸部の高い所から低い所へその絶縁膜が傾斜を
もって膜厚を変化させて、そこにソース・ドレイン形成
のための不純物をイオン注入法で導入し、この絶縁膜の
厚い部分で不純物の導入を阻止して、その濃度に膜厚に
反比例した傾きをつける事を本発明は特徴としている。

従って、ゲート多結晶シリコンの周辺のシリコン基板に
は濃度の薄い不純物になっているため、熱処理に依って
横方向への拡散層（イオン注入層）の拡がりは少なく抑
える事が出来、設計値相当にパターニングされた多結晶
シリコンで自己整合的にソース・ドレインが形成され、
設計の段階から短チヤネル化が可能であル、集積度向上
させる事が出来る。また絶縁膜が傾斜をもって膜厚を変
化させているので、この膜厚の変化に従って、ソース・
ドレインの不純物分布をゲート電極から離れる程度に依
って濃くしていく事が出来、熱処理に依って、横方向の
拡がりで濃度の高い拡散層がゲート電極の下にまで延び
て来る事がない。

従って、ソース・ドレインの拡散層の形状を傾斜形にす
る事が出来るので、拡散係数の大きな不純物を用いても
、拡散層の抵抗を小さく（不純物濃度を高めて）シ、高
速動作が可能な短チャネル・シリコンゲート型ＭＯ８牛
導体装置を得る事が出来る。

低濃度不純物と高濃度不純物を用いて、短チヤネル化を
計る方法として、低濃度不純物をイオン注入した後、高
濃度不純物をゲート電極の回シに離して注入するために
は、マスクとなる材料をホト・レジストエａｔ経る事で
形成して行なう必要があり、ゲート電極から高濃度不純
物までの距離が目合せに依って変化する事やｉスク工程
が増える事、またそのマスク材を除去する工程などで、
工程が複雑になったり、特性が安定しないなどの欠点が
ある。

本発明は、このような目合せの依存性がなく、工程も短
縮し、ゲート電極に対して高濃度領域が対称になるので
特性が安定で、製造工程が簡単である。また、この絶縁
膜は除去する必要がなく。

そのまま他の絶縁膜を上層に形成する事に依って、金属
配線などをなめらかに多結晶シリコンの上層に配線する
事が出来る。

本発明は、Ｐチャネル屋、Ｎチャネル型に関わらず、相
補型シリコンゲート電界効果半導体装置に施ても同様に
言及出来る事は言うまでもない。

【図面の簡単な説明】

第１図は、従来のシリコンゲート型電界効果ＭＯ８半導
体装置の製造方法を示す工程断面図、第２図は本発明の
シリコンゲート型電界効果ＭＯ８半導体装置の製造方法
金示す工程断面図である。 １．１１・・・・・シリコン基板、２．１２・・・・・
・シリコン酸化膜、３，１３・・・・・・ゲート酸化膜
、４．１４・・・・・・多結晶シリコン、５・・・・・
・多結晶シリコン酸化膜、６．１６・・・・・・低濃度
不純物拡散層、７．１７・・・・・・高濃度不純物拡散
層％　１５・・・・・・絶縁膜、８゜１８・・・・・・
リンガラス層、９．１９・・・・・・金属配線、である
。 搾　１　図 榮２図

Claims (1)

【特許請求の範囲】
1. １第１導電形の半導体基板にゲート絶縁膜を介して、多
   結晶シリコンをゲート電極部に設ける工程と、前記多結
   晶シリコンをマスクとして、イオン注入法を用いて、低
   濃度の第２導電型不純物を基板内に導入する工程と、前
   記多結晶シリコンを覆い、側面に厚く、ゲート電極から
   離れるに従って薄くなるように、傾斜をもって絶縁膜を
   形成し、高濃度の第２導電型不純物を、イオン注入法を
   用いて導入し、ソース・ドレインを形成する工程を含む
   こと全特徴とする半導体装置の製造方法。