JPS61201465A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS61201465A JPS61201465A JP4217885A JP4217885A JPS61201465A JP S61201465 A JPS61201465 A JP S61201465A JP 4217885 A JP4217885 A JP 4217885A JP 4217885 A JP4217885 A JP 4217885A JP S61201465 A JPS61201465 A JP S61201465A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- nitride film
- emitter
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に高周波、又は高速バイポーラトランジス
タの製造方法に関するものである。
タの製造方法に関するものである。
従来のバイポーラトランジスタの製法は、第２図に示す
様に、コレクタとなる半導体基板１上に熱拡散又はイオ
ン注入法によりベース１１ｔ′形成し、その表面に熱酸
化又は酸化膜の気相成長法等により絶縁用酸化膜２を形
成した後、そこにエミッタ拡散窓を形成し、エミッタ７
を不純物拡散により形成していた。その後、酸化膜２に
電極導出用の開口を設け、アルミニウム等の金属を蒸着
しそれを選択エツチングしてベース電極１０およびエミ
ッタ電極９を形成していた。
様に、コレクタとなる半導体基板１上に熱拡散又はイオ
ン注入法によりベース１１ｔ′形成し、その表面に熱酸
化又は酸化膜の気相成長法等により絶縁用酸化膜２を形
成した後、そこにエミッタ拡散窓を形成し、エミッタ７
を不純物拡散により形成していた。その後、酸化膜２に
電極導出用の開口を設け、アルミニウム等の金属を蒸着
しそれを選択エツチングしてベース電極１０およびエミ
ッタ電極９を形成していた。
しかし１、第２図のトランジスタの製法では、エミッタ
カットオフ周波数ｆＴ’ｆｒ高くする場合、ベース６の
巾をせまくする必要があるが、ベース１１やエミッタ７
は不純物の熱拡散によって形成している為、それらの工
程での拡散深さの制御が十分にできず、十分中のせまい
ベース６の形成が困難であった。また巾のせまいベース
を形成するために、ベース６はなるべく浅く形成するた
め、ベース６の層抵抗が高くなり、トランジスタのベー
ス抵抗を高くし、高周波特性、特に雑音特性等が劣化す
るという問題があつ念。
カットオフ周波数ｆＴ’ｆｒ高くする場合、ベース６の
巾をせまくする必要があるが、ベース１１やエミッタ７
は不純物の熱拡散によって形成している為、それらの工
程での拡散深さの制御が十分にできず、十分中のせまい
ベース６の形成が困難であった。また巾のせまいベース
を形成するために、ベース６はなるべく浅く形成するた
め、ベース６の層抵抗が高くなり、トランジスタのベー
ス抵抗を高くし、高周波特性、特に雑音特性等が劣化す
るという問題があつ念。
本発明によれば、活性ベース領域形成予定部の周囲にベ
ース電極取り出し領域を十分低い層抵抗で形成した後、
活性ベース領域形成予定部表面を露出し、この露出した
活性ベース領域形成予定部表面に分子線エピタキシーに
よｐベース領域およびエミッタ領域を順次積層形成する
トランジスタの製造方法を得る。
ース電極取り出し領域を十分低い層抵抗で形成した後、
活性ベース領域形成予定部表面を露出し、この露出した
活性ベース領域形成予定部表面に分子線エピタキシーに
よｐベース領域およびエミッタ領域を順次積層形成する
トランジスタの製造方法を得る。
以下本発明１ｋＮＰＮトランジスタを例として、図面を
参照して説明する。
参照して説明する。
まず、第１図（ａ）に示す様に、Ｎ＋型半導体基板上に
エピタキシャル法等で形成されたＮ型コレクタ１の上に
活性ベース領域およびベース電極取り出し領域となるべ
き部分以外を厚い酸化膜２で被い、活性ベース領域およ
びエミッタ領域を形成すべき位置にエミッタ領域の形状
より少し大きく窒化膜３を形成する０この工程はフォト
レジスト４を用いる通常のフォトリソグラフィーで行な
えばよく、ここではフォトレジスト４を残しておく。
エピタキシャル法等で形成されたＮ型コレクタ１の上に
活性ベース領域およびベース電極取り出し領域となるべ
き部分以外を厚い酸化膜２で被い、活性ベース領域およ
びエミッタ領域を形成すべき位置にエミッタ領域の形状
より少し大きく窒化膜３を形成する０この工程はフォト
レジスト４を用いる通常のフォトリソグラフィーで行な
えばよく、ここではフォトレジスト４を残しておく。
次に、第１図（ｂ）に示す様に、ボロン等を、フォトレ
ジスト４及び窒化膜３をマスクとして高濃度にイオン注
入し、ベース電極取り出し領域５を形成する。従って、
ベース電極取り出し領域５の層抵抗は十分低くすること
が可能である。次に、第１図（Ｃ）に示す様に、窒化膜
３をマスクとして選択酸化することで絶縁用酸化膜２′
を形成する。ここでの酸化は、イオン注入されたベース
電極取り出し領域５の側壁が窒化膜３により酸化されな
い部分に達する様に行う。
ジスト４及び窒化膜３をマスクとして高濃度にイオン注
入し、ベース電極取り出し領域５を形成する。従って、
ベース電極取り出し領域５の層抵抗は十分低くすること
が可能である。次に、第１図（Ｃ）に示す様に、窒化膜
３をマスクとして選択酸化することで絶縁用酸化膜２′
を形成する。ここでの酸化は、イオン注入されたベース
電極取り出し領域５の側壁が窒化膜３により酸化されな
い部分に達する様に行う。
その後、窒化＃、３を熱リン酸等で除去した後、第１図
（ｄ）に示す様に、分子線エピタキシーにより非常に薄
いＰｆｉ活性ベース領域６及びＮ型エミッタ領域７を形
成し、酸化膜２および２′上に形成された多結晶層は、
エミッタ領域７の近傍を残して、取り除く。最後に、第
１図（ｅ）に示すように、酸化膜２′に、ベースコンタ
クト窓８を形成した後、エミッタ引出し電極９及びベー
ス引出し電極１０をアルミニウム等で形成する。
（ｄ）に示す様に、分子線エピタキシーにより非常に薄
いＰｆｉ活性ベース領域６及びＮ型エミッタ領域７を形
成し、酸化膜２および２′上に形成された多結晶層は、
エミッタ領域７の近傍を残して、取り除く。最後に、第
１図（ｅ）に示すように、酸化膜２′に、ベースコンタ
クト窓８を形成した後、エミッタ引出し電極９及びベー
ス引出し電極１０をアルミニウム等で形成する。
以上説明した様に、本発明によれば、分子線エピタキシ
ーにより十分制御された数百Ｘの巾を有するベースが容
易に形成でき、２０ ＧＨｚ以上のカットオフ周波数ｆ
Ｔ を有するトランジスタの製造も可能である。また、
ベース抵抗も十分低くなっているため、高周波における
雑音特性も非常に良好なものである。
ーにより十分制御された数百Ｘの巾を有するベースが容
易に形成でき、２０ ＧＨｚ以上のカットオフ周波数ｆ
Ｔ を有するトランジスタの製造も可能である。また、
ベース抵抗も十分低くなっているため、高周波における
雑音特性も非常に良好なものである。
ここでは、ＮＰＮ）ランジスタについて述べたが、ＰＮ
Ｐ）ランジスタについても適用可能なことは明白である
。また本発明は、集積回路への適用可能なことは言うま
でもない。
Ｐ）ランジスタについても適用可能なことは明白である
。また本発明は、集積回路への適用可能なことは言うま
でもない。
第１図（ａ）〜（ｅ）は、本発明の一実施例による製造
方法を説明するための断面図、第２図は、従来トランジ
スタを説明するための断面図である。 １・・・・・・コレクタ ２・・・・・・絶縁用酸化膜 ３・・・・・・窒化膜 ４・・・・・・フォトレジスト ５・・・・・・ベース電極取り出し領域、 ６・・・・
・・活性ベース領域 ７・・・・・・エミッタ領域 ８・・・・・・ベースコンタクト窓 ９・・・・・・エミッタ引出し電極 １０・・・・・・ベース引出し電極 １１・・・・・・ベース領域 乙：活＋ｔ〜−又歓 ７：エミ・フタ４１域 デ：エミーｆダイ１工り噛し石ζ ｌｌ：ベース＠威
方法を説明するための断面図、第２図は、従来トランジ
スタを説明するための断面図である。 １・・・・・・コレクタ ２・・・・・・絶縁用酸化膜 ３・・・・・・窒化膜 ４・・・・・・フォトレジスト ５・・・・・・ベース電極取り出し領域、 ６・・・・
・・活性ベース領域 ７・・・・・・エミッタ領域 ８・・・・・・ベースコンタクト窓 ９・・・・・・エミッタ引出し電極 １０・・・・・・ベース引出し電極 １１・・・・・・ベース領域 乙：活＋ｔ〜−又歓 ７：エミ・フタ４１域 デ：エミーｆダイ１工り噛し石ζ ｌｌ：ベース＠威
Claims (1)
- コレクタ領域にベース電極取り出し領域を形成した後、
該ベース電極取り出し領域に隣接する活性ベース領域形
成予定部の前記コレクタ領域を露出し、この露出部表面
に分子線エピタキシーにより、活性ベース領域及びエミ
ッタ領域を順次形成することを特徴とするトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217885A JPS61201465A (ja) | 1985-03-04 | 1985-03-04 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217885A JPS61201465A (ja) | 1985-03-04 | 1985-03-04 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61201465A true JPS61201465A (ja) | 1986-09-06 |
Family
ID=12628729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4217885A Pending JPS61201465A (ja) | 1985-03-04 | 1985-03-04 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9599959B2 (en) | 2012-09-10 | 2017-03-21 | Universite Libre De Bruxelles | Method for recording gabor hologram |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469080A (en) * | 1977-11-14 | 1979-06-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS56133864A (en) * | 1980-03-22 | 1981-10-20 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS6034063A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-03-04 JP JP4217885A patent/JPS61201465A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469080A (en) * | 1977-11-14 | 1979-06-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS56133864A (en) * | 1980-03-22 | 1981-10-20 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS6034063A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9599959B2 (en) | 2012-09-10 | 2017-03-21 | Universite Libre De Bruxelles | Method for recording gabor hologram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US4045249A (en) | Oxide film isolation process | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0241170B2 (ja) | ||
| JPS6298663A (ja) | 半導体集積回路装置 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JPS6140145B2 (ja) | ||
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6259465B2 (ja) | ||
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH01214166A (ja) | バイポーラトランジスタを有する半導体集積回路装置 | |
| JPH01181465A (ja) | 超高速半導体装置の製造方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH01134970A (ja) | 半導体装置の製造方法 | |
| JPH0550856B2 (ja) | ||
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH0766214A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH05267313A (ja) | ラテラルｐｎｐトランジスタの製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 |