JP3128267B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP3128267B2 JP3128267B2 JP03157057A JP15705791A JP3128267B2 JP 3128267 B2 JP3128267 B2 JP 3128267B2 JP 03157057 A JP03157057 A JP 03157057A JP 15705791 A JP15705791 A JP 15705791A JP 3128267 B2 JP3128267 B2 JP 3128267B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- island
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路装置の
製造方法に係わり、特にバイポーラトランジスタと絶縁
ゲート型トランジスタとを同一の基板上に有するＢｉ−
ＭＯＳ型半導体集積回路装置の製造方法に関する。
製造方法に係わり、特にバイポーラトランジスタと絶縁
ゲート型トランジスタとを同一の基板上に有するＢｉ−
ＭＯＳ型半導体集積回路装置の製造方法に関する。
【０００２】
【従来の技術】図１５は、従来のバイポ−ラトランジス
タとＭＯＳＦＥＴとを同一基板上に有するＢｉ−ＭＯＳ
型半導体集積回路装置（以下、Ｂｉ−ＭＯＳ ＩＣと称
す）の断面図である。
タとＭＯＳＦＥＴとを同一基板上に有するＢｉ−ＭＯＳ
型半導体集積回路装置（以下、Ｂｉ−ＭＯＳ ＩＣと称
す）の断面図である。
【０００３】図１５に示すように、Ｐ-型シリコン基板
１０の表面領域内には、Ｎ+型の埋込層１２が形成され
ている。シリコン基板１０上には、Ｐ型エピタキシャル
層１４が形成されている。エピタキシャル層１４内に
は、埋込層１２に届くように、Ｎ型拡散領域１６、Ｎ型
コレクタ領域１８、およびＮ+型コレクタ取り出し領域
２０が形成されている。Ｎ型拡散領域１６は、エピタキ
シャル層１４内にダイオ−ドを得るためのＮ型電極領域
である。Ｎ型拡散領域１６の表面領域内には、ダイオ−
ドのＰ型電極領域を構成するＰ型拡散領域３９が形成さ
れている。エピタキシャル層１４の表面領域上には、フ
ィ−ルド酸化膜２２が形成されている。エピタキシャル
層１４内には、Ｎ型ＬＤＤ領域５８およびＮ+型ソ−ス
／ドレインコンタクト領域６０がそれぞれ形成されてい
る。Ｎ型コレクタ領域２０の表面領域内には、Ｐ+型外
部ベ−ス領域３８およびＰ型内部ベ−ス領域４０がそれ
ぞれ形成されている。内部ベ−ス領域３８の表面領域内
には、Ｎ+型エミッタ領域６２が形成されている。エミ
ッタ領域６２上には、Ｎ型ポリシリコン層およびモリブ
デンシリサイド層の積層構造から成るエミッタ電極５４
が形成されている。コレクタ取り出し領域２０上には、
エミッタ電極５４と同様な積層構造から成るコレクタ電
極５２が形成されている。さらに、Ｎ型ＬＤＤ領域５８
相互間のエピタキシャル層１４上には、ゲ−ト酸化膜２
４を介して、エミッタ電極５４と同様な積層構造から成
るゲ−ト電極５６が形成されている。エピタキシャル層
１４の上全面には、層間絶縁膜６４が形成されている。
この層間絶縁膜６４内には、上記した領域に通じる開口
部が形成されている。層間絶縁膜６４上には、開口部を
介して、所望の領域に通じる配線７２、７４、７６、７
８および８０がそれぞれ形成されている。
１０の表面領域内には、Ｎ+型の埋込層１２が形成され
ている。シリコン基板１０上には、Ｐ型エピタキシャル
層１４が形成されている。エピタキシャル層１４内に
は、埋込層１２に届くように、Ｎ型拡散領域１６、Ｎ型
コレクタ領域１８、およびＮ+型コレクタ取り出し領域
２０が形成されている。Ｎ型拡散領域１６は、エピタキ
シャル層１４内にダイオ−ドを得るためのＮ型電極領域
である。Ｎ型拡散領域１６の表面領域内には、ダイオ−
ドのＰ型電極領域を構成するＰ型拡散領域３９が形成さ
れている。エピタキシャル層１４の表面領域上には、フ
ィ−ルド酸化膜２２が形成されている。エピタキシャル
層１４内には、Ｎ型ＬＤＤ領域５８およびＮ+型ソ−ス
／ドレインコンタクト領域６０がそれぞれ形成されてい
る。Ｎ型コレクタ領域２０の表面領域内には、Ｐ+型外
部ベ−ス領域３８およびＰ型内部ベ−ス領域４０がそれ
ぞれ形成されている。内部ベ−ス領域３８の表面領域内
には、Ｎ+型エミッタ領域６２が形成されている。エミ
ッタ領域６２上には、Ｎ型ポリシリコン層およびモリブ
デンシリサイド層の積層構造から成るエミッタ電極５４
が形成されている。コレクタ取り出し領域２０上には、
エミッタ電極５４と同様な積層構造から成るコレクタ電
極５２が形成されている。さらに、Ｎ型ＬＤＤ領域５８
相互間のエピタキシャル層１４上には、ゲ−ト酸化膜２
４を介して、エミッタ電極５４と同様な積層構造から成
るゲ−ト電極５６が形成されている。エピタキシャル層
１４の上全面には、層間絶縁膜６４が形成されている。
この層間絶縁膜６４内には、上記した領域に通じる開口
部が形成されている。層間絶縁膜６４上には、開口部を
介して、所望の領域に通じる配線７２、７４、７６、７
８および８０がそれぞれ形成されている。
【０００４】上記構成を有するＢｉ−ＭＯＳ ＩＣは、
従来より様々な用途に用いられている。例えばＶＨＦ帯
およびＵＨＦ帯における増幅回路、ミキサ−回路等の高
周波用途である。このようなＢｉ−ＭＯＳ ＩＣにおい
て、その高周波特性を向上させるためには、バイポ−ラ
トランジスタのエミッタ〜ベ−ス間容量並びにベ−ス抵
抗をそれぞれ低減させ、利得帯域幅積ｆT を向上させる
のが良い。これを実現するにはバイポ−ラトランジスタ
のパタ−ンを微細化、具体的にはエミッタピッチＬｐを
縮小することが必要である。しかしながら、従来のＢｉ
−ＭＯＳ ＩＣでは、エミッタピッチＬｐを縮小させる
ことが困難であった。
従来より様々な用途に用いられている。例えばＶＨＦ帯
およびＵＨＦ帯における増幅回路、ミキサ−回路等の高
周波用途である。このようなＢｉ−ＭＯＳ ＩＣにおい
て、その高周波特性を向上させるためには、バイポ−ラ
トランジスタのエミッタ〜ベ−ス間容量並びにベ−ス抵
抗をそれぞれ低減させ、利得帯域幅積ｆT を向上させる
のが良い。これを実現するにはバイポ−ラトランジスタ
のパタ−ンを微細化、具体的にはエミッタピッチＬｐを
縮小することが必要である。しかしながら、従来のＢｉ
−ＭＯＳ ＩＣでは、エミッタピッチＬｐを縮小させる
ことが困難であった。
【０００５】すなわち、その製法が、図１６に示すよう
に、コレクタ領域１７上に形成された絶縁膜に、コレク
タ取り出し領域２０および内部ベ−ス領域４０に通じる
開口部１００を形成する。この後、コレクタ電極５２お
よびエミッタ電極５４を形成してから、図１７に示すよ
うに、コレクタ領域１７上方に層間絶縁膜６４を形成す
る。そして、層間絶縁膜６４に、外部ベ−ス領域３８、
エミッタ電極５４およびコレクタ電極５２に通じる開口
部１０２を形成する。
に、コレクタ領域１７上に形成された絶縁膜に、コレク
タ取り出し領域２０および内部ベ−ス領域４０に通じる
開口部１００を形成する。この後、コレクタ電極５２お
よびエミッタ電極５４を形成してから、図１７に示すよ
うに、コレクタ領域１７上方に層間絶縁膜６４を形成す
る。そして、層間絶縁膜６４に、外部ベ−ス領域３８、
エミッタ電極５４およびコレクタ電極５２に通じる開口
部１０２を形成する。
【０００６】このように、従来では、エミッタ電極を得
るための開口部１００の形成と、ベ−ス電極を得るため
の開口部１０２の形成とがそれぞれ、異なる工程で行わ
れるために、マスク合わせ余裕や、エッチング余裕等を
考慮する必要がある。このことが、エミッタピッチを縮
小させる上で、問題となっている。
るための開口部１００の形成と、ベ−ス電極を得るため
の開口部１０２の形成とがそれぞれ、異なる工程で行わ
れるために、マスク合わせ余裕や、エッチング余裕等を
考慮する必要がある。このことが、エミッタピッチを縮
小させる上で、問題となっている。
【０００７】
【発明が解決しようとする課題】以上のように、Ｂｉ−
ＭＯＳ ＩＣの高周波特性を向上させるには、バイポ−
ラトランジスタのエミッタピッチを縮小させてエミッタ
〜ベ−ス間容量並びにベ−ス抵抗を減じ、利得帯域幅積
ｆT を向上させるのが良い。
ＭＯＳ ＩＣの高周波特性を向上させるには、バイポ−
ラトランジスタのエミッタピッチを縮小させてエミッタ
〜ベ−ス間容量並びにベ−ス抵抗を減じ、利得帯域幅積
ｆT を向上させるのが良い。
【０００８】しかしながら、従来、エミッタ電極を得る
ための開口部１００の形成と、ベ−ス電極を得るための
開口部１０２の形成とが、それぞれ異なる工程で行われ
るために、エミッタピッチを縮小させることが困難であ
る。
ための開口部１００の形成と、ベ−ス電極を得るための
開口部１０２の形成とが、それぞれ異なる工程で行われ
るために、エミッタピッチを縮小させることが困難であ
る。
【０００９】この発明は上記のような点に鑑みてなされ
たもので、その目的は、エミッタピッチを縮小できるＢ
ｉ−ＭＯＳ型の半導体集積回路装置の製造方法を提供す
ることにある。
たもので、その目的は、エミッタピッチを縮小できるＢ
ｉ−ＭＯＳ型の半導体集積回路装置の製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明の半導体集積回路装置の製造方法では、主
要な表面を有する一導電型の半導体基体を用意し、この
半導体基体にバイポーラトランジスタのコレクタとして
機能する第２導電型の第１の島状の領域を区画するとと
もに、前記半導体基体の第１の島状の領域以外の領域を
絶縁ゲート型電界効果トランジスタを形成する第２の島
状の領域として使用するために、前記半導体基体にこれ
と逆導電型の不純物を選択的に導入し、前記主要な表面
の上方に第１の絶縁膜を形成し、この第１の絶縁膜の上
方に保護被膜を形成し、前記第１の島状の領域から前記
保護被膜と前記第１の絶縁膜を選択的に除去し、前記第
１の島状の領域の露出面の上方に第２の絶縁膜を形成
し、前記バイポーラトランジスタのベース領域を形成す
るために前記第１の島状の領域に第１導電型の不純物を
選択的に導入し、前記主要な表面の上方に、エッチング
耐性が前記第２の絶縁膜と異なっている第３の絶縁膜を
形成する。そして、前記第３の絶縁膜を前記第２の島状
の領域から前記保護被膜を露出するまで除去しながら、
コレクタコンタクト孔、ベースコンタクト孔、およびエ
ミッタ領域のコンタクト孔を形成するために、前記第３
の絶縁膜および前記第２の絶縁膜を前記第１の島状の領
域の露出面まで選択的に除去する。この後、前記主要な
表面の上方に、少なくとも第２導電型の不純物を含む第
１の導電体膜を形成し、コレクタ電極、エミッタ電極、
およびゲート電極をそれぞれ同時に得るとともに、前記
ベース領域にこれと逆導電型のエミッタ領域を形成する
ために前記第１の導電体膜をパターニングし、前記第２
の島状の領域にソースおよびドレイン領域を形成するた
めに前記第２の島状の領域にこれと逆導電型の不純物を
選択的に導入し、前記主要な表面の上方に前記第３の絶
縁膜とは異なる層間絶縁膜を形成する。さらに、前記層
間絶縁膜を前記第１の島状の領域から前記第３の絶縁膜
および前記ベースコンタクト孔が露出するまで除去しな
がら、前記ソースおよびドレイン領域のためのコンタク
ト孔を形成するために、前記層間絶縁膜を選択的に除去
する。 この後、前記主要な表面の上方に第２の導電体膜
を形成し、ベース電極、ソースおよびドレイン電極をそ
れぞれ同時に得るために前記第２の導電体膜をパターニ
ングする。
に、この発明の半導体集積回路装置の製造方法では、主
要な表面を有する一導電型の半導体基体を用意し、この
半導体基体にバイポーラトランジスタのコレクタとして
機能する第２導電型の第１の島状の領域を区画するとと
もに、前記半導体基体の第１の島状の領域以外の領域を
絶縁ゲート型電界効果トランジスタを形成する第２の島
状の領域として使用するために、前記半導体基体にこれ
と逆導電型の不純物を選択的に導入し、前記主要な表面
の上方に第１の絶縁膜を形成し、この第１の絶縁膜の上
方に保護被膜を形成し、前記第１の島状の領域から前記
保護被膜と前記第１の絶縁膜を選択的に除去し、前記第
１の島状の領域の露出面の上方に第２の絶縁膜を形成
し、前記バイポーラトランジスタのベース領域を形成す
るために前記第１の島状の領域に第１導電型の不純物を
選択的に導入し、前記主要な表面の上方に、エッチング
耐性が前記第２の絶縁膜と異なっている第３の絶縁膜を
形成する。そして、前記第３の絶縁膜を前記第２の島状
の領域から前記保護被膜を露出するまで除去しながら、
コレクタコンタクト孔、ベースコンタクト孔、およびエ
ミッタ領域のコンタクト孔を形成するために、前記第３
の絶縁膜および前記第２の絶縁膜を前記第１の島状の領
域の露出面まで選択的に除去する。この後、前記主要な
表面の上方に、少なくとも第２導電型の不純物を含む第
１の導電体膜を形成し、コレクタ電極、エミッタ電極、
およびゲート電極をそれぞれ同時に得るとともに、前記
ベース領域にこれと逆導電型のエミッタ領域を形成する
ために前記第１の導電体膜をパターニングし、前記第２
の島状の領域にソースおよびドレイン領域を形成するた
めに前記第２の島状の領域にこれと逆導電型の不純物を
選択的に導入し、前記主要な表面の上方に前記第３の絶
縁膜とは異なる層間絶縁膜を形成する。さらに、前記層
間絶縁膜を前記第１の島状の領域から前記第３の絶縁膜
および前記ベースコンタクト孔が露出するまで除去しな
がら、前記ソースおよびドレイン領域のためのコンタク
ト孔を形成するために、前記層間絶縁膜を選択的に除去
する。 この後、前記主要な表面の上方に第２の導電体膜
を形成し、ベース電極、ソースおよびドレイン電極をそ
れぞれ同時に得るために前記第２の導電体膜をパターニ
ングする。
【００１１】
【００１２】
【作用】上記半導体集積回路装置の製造方法にあって
は、第３の絶縁膜を第２の島状の領域から保護被膜を露
出するまで除去しながら、上記第３の絶縁膜および上記
第２の絶縁膜を、第１の島状の領域の露出面まで選択的
に除去することで、コレクタコンタクト孔、ベースコン
タクト孔、およびエミッタ領域のコンタクト孔をそれぞ
れ一括して形成する。このように、特にベースコンタク
ト孔およびエミッタ領域のコンタクト孔を一括して形成
することで、ベースコンタクト孔とエミッタ領域のコン
タクト孔との間に、マスク合わせ余裕や、エッチング余
裕を取る必要がなくなる。よって、エミッタピッチを、
従来よりも縮小でき、エミッタ〜ベース間容量並びにベ
ース抵抗が減り、利得帯域幅積ｆＴが向上する。さらに
上記層間絶縁膜にソースおよびドレイン領域のためのコ
ンタクト孔を形成するとき、この層間絶縁膜を上記第１
の島状の領域から、上記第３の絶縁膜および上記ベース
コンタクト孔が露出するまで除去する。これにより、バ
イポーラトランジスタと絶縁ゲート型トランジスタとを
同一基板に形成した場合においても、先に形成したベー
スコンタクト孔をそのまま利用することができる。よっ
て、バイポーラトランジスタと絶縁ゲート型トランジス
タとを同一基板に形成した場合においても、上記エミッ
タピッチを、従来よりも縮小でき、エミッタ〜ベース間
容量並びにベース抵抗が減り、利得帯域幅積ｆ Ｔ が向上
する、という効果を損なうことなく、得ることができ
る。
は、第３の絶縁膜を第２の島状の領域から保護被膜を露
出するまで除去しながら、上記第３の絶縁膜および上記
第２の絶縁膜を、第１の島状の領域の露出面まで選択的
に除去することで、コレクタコンタクト孔、ベースコン
タクト孔、およびエミッタ領域のコンタクト孔をそれぞ
れ一括して形成する。このように、特にベースコンタク
ト孔およびエミッタ領域のコンタクト孔を一括して形成
することで、ベースコンタクト孔とエミッタ領域のコン
タクト孔との間に、マスク合わせ余裕や、エッチング余
裕を取る必要がなくなる。よって、エミッタピッチを、
従来よりも縮小でき、エミッタ〜ベース間容量並びにベ
ース抵抗が減り、利得帯域幅積ｆＴが向上する。さらに
上記層間絶縁膜にソースおよびドレイン領域のためのコ
ンタクト孔を形成するとき、この層間絶縁膜を上記第１
の島状の領域から、上記第３の絶縁膜および上記ベース
コンタクト孔が露出するまで除去する。これにより、バ
イポーラトランジスタと絶縁ゲート型トランジスタとを
同一基板に形成した場合においても、先に形成したベー
スコンタクト孔をそのまま利用することができる。よっ
て、バイポーラトランジスタと絶縁ゲート型トランジス
タとを同一基板に形成した場合においても、上記エミッ
タピッチを、従来よりも縮小でき、エミッタ〜ベース間
容量並びにベース抵抗が減り、利得帯域幅積ｆ Ｔ が向上
する、という効果を損なうことなく、得ることができ
る。
【００１３】
【実施例】以下、図面を参照して、この発明を実施例に
より説明する。図１〜図１１はこの発明の第１の実施例
に係わる半導体集積回路装置を製造工程に示した断面図
である。
より説明する。図１〜図１１はこの発明の第１の実施例
に係わる半導体集積回路装置を製造工程に示した断面図
である。
【００１４】まず、８×１０14ｃｍ-3程度のボロンを含
むＰ-型シリコン基板１０の一部に、５×１０19ｃｍ-3
程度のアンチモンを含むＮ+型埋込層１２を形成する。
その後、２×１０15ｃｍ-3程度のボロンを含んだＰ型エ
ピタキシャル層１４を、Ｐ-型シリコン基板１０上に約
２μｍ程度の厚みに形成する。素子が形成される基体１
５は、シリコン基板１０とこの上に形成されたエピタキ
シャル層１４とにより構成される（図１）。
むＰ-型シリコン基板１０の一部に、５×１０19ｃｍ-3
程度のアンチモンを含むＮ+型埋込層１２を形成する。
その後、２×１０15ｃｍ-3程度のボロンを含んだＰ型エ
ピタキシャル層１４を、Ｐ-型シリコン基板１０上に約
２μｍ程度の厚みに形成する。素子が形成される基体１
５は、シリコン基板１０とこの上に形成されたエピタキ
シャル層１４とにより構成される（図１）。
【００１５】次いで、エピタキシャル層１４内に、Ｎ型
不純物のイオンをレジスト膜ブロックにて選択的に注入
する。これにより、ダイオ−ドのＮ型拡散領域１６、Ｎ
型のコレクタ領域１８、Ｎ+型のコレクタ取り出し領域
２０となる高濃度注入領域がそれぞれ形成される。この
ときのイオン注入の条件はそれぞれ次のように行われ
る。Ｎ型拡散領域１６を形成するためのイオン注入は例
えば不純物にリン、加速電圧７０ｋｅＶ、ド−ズ量２．
０×１０13ｃｍ-2の条件で行う。Ｎ型コレクタ領域１８
を形成するためのイオン注入は例えば不純物にリン、加
速電圧７０ｋｅＶ、ド−ズ量１．９×１０12ｃｍ-2の条
件で行う。Ｎ型コレクタ取り出し領域２０を形成するた
めのイオン注入は例えば不純物にリン、加速電圧５０ｋ
ｅＶ、ド−ズ量２．０×１０15ｃｍ-2の条件で行う。
不純物のイオンをレジスト膜ブロックにて選択的に注入
する。これにより、ダイオ−ドのＮ型拡散領域１６、Ｎ
型のコレクタ領域１８、Ｎ+型のコレクタ取り出し領域
２０となる高濃度注入領域がそれぞれ形成される。この
ときのイオン注入の条件はそれぞれ次のように行われ
る。Ｎ型拡散領域１６を形成するためのイオン注入は例
えば不純物にリン、加速電圧７０ｋｅＶ、ド−ズ量２．
０×１０13ｃｍ-2の条件で行う。Ｎ型コレクタ領域１８
を形成するためのイオン注入は例えば不純物にリン、加
速電圧７０ｋｅＶ、ド−ズ量１．９×１０12ｃｍ-2の条
件で行う。Ｎ型コレクタ取り出し領域２０を形成するた
めのイオン注入は例えば不純物にリン、加速電圧５０ｋ
ｅＶ、ド−ズ量２．０×１０15ｃｍ-2の条件で行う。
【００１６】この後、窒素雰囲気中、温度１１００℃、
３時間の条件で注入されたイオンを拡散させる。次い
で、ＬＯＣＯＳ法により、厚み約１０００ｎｍのフィ−
ルド酸化膜２２を形成する（図２）。次いで、露出する
エピタキシャル層１４の表面を酸化し、酸化膜２４を形
成する。この酸化膜２４は、後にＭＯＳＦＥＴのゲ−ト
酸化膜となる（図３）。次いで、全面に、多結晶珪素膜
２６を形成する。この多結晶珪素膜２６はゲ−ト酸化膜
２４を、様々な工程での汚染より保護する保護被膜であ
る（図４）。
３時間の条件で注入されたイオンを拡散させる。次い
で、ＬＯＣＯＳ法により、厚み約１０００ｎｍのフィ−
ルド酸化膜２２を形成する（図２）。次いで、露出する
エピタキシャル層１４の表面を酸化し、酸化膜２４を形
成する。この酸化膜２４は、後にＭＯＳＦＥＴのゲ−ト
酸化膜となる（図３）。次いで、全面に、多結晶珪素膜
２６を形成する。この多結晶珪素膜２６はゲ−ト酸化膜
２４を、様々な工程での汚染より保護する保護被膜であ
る（図４）。
【００１７】次いで、多結晶珪素膜２６を、ＭＯＳＦＥ
Ｔ形成予定領域２８上のみ残し、バイポ−ラトランジス
タ形成予定領域３０上およびダイオ−ド形成予定領域３
２上より除去する（図５）。
Ｔ形成予定領域２８上のみ残し、バイポ−ラトランジス
タ形成予定領域３０上およびダイオ−ド形成予定領域３
２上より除去する（図５）。
【００１８】次いで、バイポ−ラトランジスタ形成予定
領域３０表面、ダイオ−ド形成予定領域３２表面および
多結晶珪素膜２６表面をそれぞれ酸化し、酸化膜３４、
３６をそれぞれ形成する。酸化膜３４、３６は、例えば
約１００ｎｍの膜厚を持つ（図６）。
領域３０表面、ダイオ−ド形成予定領域３２表面および
多結晶珪素膜２６表面をそれぞれ酸化し、酸化膜３４、
３６をそれぞれ形成する。酸化膜３４、３６は、例えば
約１００ｎｍの膜厚を持つ（図６）。
【００１９】次いで、酸化膜３４を通して、例えばボロ
ンを加速電圧４０ｋｅＶ、ド−ス量３．０×１０15ｃｍ
-2にて選択的にイオン注入する。次いで、窒素雰囲気
中、温度１０００℃にて３０分程度熱処理を行うことに
より、Ｐ+型外部ベ−ス領域３８およびＰ+型ダイオ−ド
電極領域３９をそれぞれ形成する。次いで、酸化膜３４
を通して、例えばボロンを加速電圧３５ｋｅＶ、ド−ス
量４．０×１０13ｃｍ-2にて選択的にイオン注入する。
次いで、窒素雰囲気中、温度８００℃にて３０分程度熱
処理を行うことにより、Ｐ型内部ベ−ス領域４０を形成
する。次いで、全面に、例えばＣＶＤ法により、窒化珪
素膜４２を約１００ｎｍの厚みに堆積する（図７）。
ンを加速電圧４０ｋｅＶ、ド−ス量３．０×１０15ｃｍ
-2にて選択的にイオン注入する。次いで、窒素雰囲気
中、温度１０００℃にて３０分程度熱処理を行うことに
より、Ｐ+型外部ベ−ス領域３８およびＰ+型ダイオ−ド
電極領域３９をそれぞれ形成する。次いで、酸化膜３４
を通して、例えばボロンを加速電圧３５ｋｅＶ、ド−ス
量４．０×１０13ｃｍ-2にて選択的にイオン注入する。
次いで、窒素雰囲気中、温度８００℃にて３０分程度熱
処理を行うことにより、Ｐ型内部ベ−ス領域４０を形成
する。次いで、全面に、例えばＣＶＤ法により、窒化珪
素膜４２を約１００ｎｍの厚みに堆積する（図７）。
【００２０】次いで、図示せぬレジスト膜パタ−ンを写
真蝕刻法により形成し、このレジスト膜パタ−ンをマス
クにしてＮ+型コレクタ取り出し領域２０、Ｐ+型外部ベ
−ス領域３８、Ｐ型内部ベ−ス領域４０およびＭＯＳＦ
ＥＴ形成予定領域２８上より窒化珪素膜４２および酸化
珪素膜３４を選択的に除去する。これにより、コレクタ
取り出し領域２０、Ｐ+型ベ−ス領域３８、Ｐ型ベ−ス
領域４０に通じる開口部４４が形成される。またＭＯＳ
ＦＥＴ形成予定領域２８には、例えばポリシリコン層２
６が露出する開口部４６が形成される（図８）。
真蝕刻法により形成し、このレジスト膜パタ−ンをマス
クにしてＮ+型コレクタ取り出し領域２０、Ｐ+型外部ベ
−ス領域３８、Ｐ型内部ベ−ス領域４０およびＭＯＳＦ
ＥＴ形成予定領域２８上より窒化珪素膜４２および酸化
珪素膜３４を選択的に除去する。これにより、コレクタ
取り出し領域２０、Ｐ+型ベ−ス領域３８、Ｐ型ベ−ス
領域４０に通じる開口部４４が形成される。またＭＯＳ
ＦＥＴ形成予定領域２８には、例えばポリシリコン層２
６が露出する開口部４６が形成される（図８）。
【００２１】次いで、全面に、例えばＣＶＤ法により、
ヒ素をド−プしたポリシリコン層４８、モリブデンシリ
サイド層５０を連続して堆積する。次いで、写真蝕刻法
により、ポリシリコン層４８、モリブデンシリサイド層
５０をパタ−ニングし、これらの積層膜によるコレクタ
電極５２、エミッタ電極５４、ゲ−ト電極５６をそれぞ
れ得る。次いで、例えばリンを、ＭＯＳＦＥＴ形成領域
２８に選択的に、加速電圧６０ｋｅＶ、ド−ズ量２．０
×１０14ｃｍ-2にてイオン注入する。これにより、ＬＤ
Ｄ領域５８が形成される。次いで、例えばヒ素を、ＭＯ
ＳＦＥＴ形成領域２８に選択的に、加速電圧４０ｋｅ
Ｖ、ド−ズ量５．０×１０15ｃｍ-2にてイオン注入す
る。これにより、ソ−ス／ドレインコンタクト領域６０
が形成される。またバイポ−ラトランジスタ形成領域３
０では、ポリシリコン層４８にド−プされたヒ素が、Ｐ
型ベ−ス領域４０内に拡散し、エミッタ領域６２が形成
される（図９）。
ヒ素をド−プしたポリシリコン層４８、モリブデンシリ
サイド層５０を連続して堆積する。次いで、写真蝕刻法
により、ポリシリコン層４８、モリブデンシリサイド層
５０をパタ−ニングし、これらの積層膜によるコレクタ
電極５２、エミッタ電極５４、ゲ−ト電極５６をそれぞ
れ得る。次いで、例えばリンを、ＭＯＳＦＥＴ形成領域
２８に選択的に、加速電圧６０ｋｅＶ、ド−ズ量２．０
×１０14ｃｍ-2にてイオン注入する。これにより、ＬＤ
Ｄ領域５８が形成される。次いで、例えばヒ素を、ＭＯ
ＳＦＥＴ形成領域２８に選択的に、加速電圧４０ｋｅ
Ｖ、ド−ズ量５．０×１０15ｃｍ-2にてイオン注入す
る。これにより、ソ−ス／ドレインコンタクト領域６０
が形成される。またバイポ−ラトランジスタ形成領域３
０では、ポリシリコン層４８にド−プされたヒ素が、Ｐ
型ベ−ス領域４０内に拡散し、エミッタ領域６２が形成
される（図９）。
【００２２】次いで、全面に、層間絶縁膜として、例え
ばＣＶＤ法により酸化膜６４を、約８００ｎｍの厚みに
堆積する。次いで、窒素雰囲気中で適当な時間、熱処理
を施し、バイポ−ラトランジスタの電流増幅率ｈFEの制
御を行う。次いで、図示せぬレジスト膜パタ−ンを写真
蝕刻法により形成し、このレジスト膜パタ−ンをマスク
に酸化膜６４を選択的に除去する。これにより、ダイオ
−ド電極領域３９に通じるコンタクト孔６６、ソ−ス／
ドレインコンタクト領域６０に通じるコンタクト孔６８
が形成される。またバイポ−ラトランジスタ形成領域３
０には、例えば窒化珪素膜４２、エミッタ電極５０、コ
レクタ電極５２が露出する開口部７０が形成される（図
１０）。
ばＣＶＤ法により酸化膜６４を、約８００ｎｍの厚みに
堆積する。次いで、窒素雰囲気中で適当な時間、熱処理
を施し、バイポ−ラトランジスタの電流増幅率ｈFEの制
御を行う。次いで、図示せぬレジスト膜パタ−ンを写真
蝕刻法により形成し、このレジスト膜パタ−ンをマスク
に酸化膜６４を選択的に除去する。これにより、ダイオ
−ド電極領域３９に通じるコンタクト孔６６、ソ−ス／
ドレインコンタクト領域６０に通じるコンタクト孔６８
が形成される。またバイポ−ラトランジスタ形成領域３
０には、例えば窒化珪素膜４２、エミッタ電極５０、コ
レクタ電極５２が露出する開口部７０が形成される（図
１０）。
【００２３】次いで、全面に、例えばスパッタ法により
アルムニウム膜を、約２μｍ程度の厚みに形成する。次
いで、アルミニウム膜をパタ−ニングし、Ｐ+型ダイオ
−ド電極領域３９に電気的に接続される配線７２、ソ−
ス／ドレインコンタクト領域６０に電気的に接続される
配線７４、エミッタ領域６２に電気的に接続される配線
７６、Ｐ+型ベ−ス領域３８に電気的に接続される配線
７８およびコレクタ取り出し領域２０に電気的に接続さ
れる配線８０をそれぞれ得る（図１１）。
アルムニウム膜を、約２μｍ程度の厚みに形成する。次
いで、アルミニウム膜をパタ−ニングし、Ｐ+型ダイオ
−ド電極領域３９に電気的に接続される配線７２、ソ−
ス／ドレインコンタクト領域６０に電気的に接続される
配線７４、エミッタ領域６２に電気的に接続される配線
７６、Ｐ+型ベ−ス領域３８に電気的に接続される配線
７８およびコレクタ取り出し領域２０に電気的に接続さ
れる配線８０をそれぞれ得る（図１１）。
【００２４】上記構成の装置並びに製造方法によれば、
窒化珪素膜４２に、コレクタ開口部、ベ−ス開口部およ
びエミッタ開口部それぞれに対応する孔が一括して開け
られる。さらに、この窒化珪素膜４２をエッチング障壁
として酸化膜３４を選択エッチングし、開口部４４をそ
れぞれ形成する。これらの点により、 （１） ベ−ス開口部とエミッタ開口部とが一括したパ
タ−ニングにより得られるので、これら開口部相互間の
マスクの合わせ余裕をとる必要がない。 （２） 窒化珪素膜４２をマスクとして酸化膜３４を選
択的にエッチングするので、開口部４４を形成する際、
エッチング余裕をとる必要がない。以上のような効果が
得られる。結果として上記実施例によれば、バイポ−ラ
トランジスタのパタ−ンを微細化でき、特にエミッタピ
ッチＬP を縮小できる。
窒化珪素膜４２に、コレクタ開口部、ベ−ス開口部およ
びエミッタ開口部それぞれに対応する孔が一括して開け
られる。さらに、この窒化珪素膜４２をエッチング障壁
として酸化膜３４を選択エッチングし、開口部４４をそ
れぞれ形成する。これらの点により、 （１） ベ−ス開口部とエミッタ開口部とが一括したパ
タ−ニングにより得られるので、これら開口部相互間の
マスクの合わせ余裕をとる必要がない。 （２） 窒化珪素膜４２をマスクとして酸化膜３４を選
択的にエッチングするので、開口部４４を形成する際、
エッチング余裕をとる必要がない。以上のような効果が
得られる。結果として上記実施例によれば、バイポ−ラ
トランジスタのパタ−ンを微細化でき、特にエミッタピ
ッチＬP を縮小できる。
【００２５】さらに、ＭＯＳＦＥＴ Ｑ１のゲ−ト酸化
膜２４が、基板の清浄度が高い製造工程の初期に形成さ
れるので、その膜質が良好となる利点も得られる。しか
も、良好な膜質のゲ−ト酸化膜２４が、速やかにポリシ
リコン層２６により覆われるので、ゲ−ト電極５６の形
成が何工程かの後に行われても、ゲ−ト酸化膜２４に
は、工程中、有害な不純物が侵入しにくく、ゲ−ト酸化
膜２４は、良好な膜質を維持できる。よって、信頼性に
優れたＭＯＳＦＥＴ Ｑ１が得られる。
膜２４が、基板の清浄度が高い製造工程の初期に形成さ
れるので、その膜質が良好となる利点も得られる。しか
も、良好な膜質のゲ−ト酸化膜２４が、速やかにポリシ
リコン層２６により覆われるので、ゲ−ト電極５６の形
成が何工程かの後に行われても、ゲ−ト酸化膜２４に
は、工程中、有害な不純物が侵入しにくく、ゲ−ト酸化
膜２４は、良好な膜質を維持できる。よって、信頼性に
優れたＭＯＳＦＥＴ Ｑ１が得られる。
【００２６】またバイポ−ラトランジスタＱ２にあって
は、窒化膜４２をマスクとして酸化膜３４を選択エッチ
ングして開口部４４を形成するため、開口部４４のエッ
チング余裕や、マスク合せ余裕をとる必要がなく、微細
なパタ−ンに形成できる。例えばこの種の製法以外で形
成されたバイポ−ラトランジスタでは、エミッタピッチ
が約１８μｍ程度であり、利得帯域幅積ｆT が約４ＧＨ
ｚであった。しかし、上記実施例のような製法では、エ
ミッタピッチＬP を約５．４μｍ程度まで縮小でき、利
得帯域幅積ｆT も約１０ＧＨｚに向上できる。
は、窒化膜４２をマスクとして酸化膜３４を選択エッチ
ングして開口部４４を形成するため、開口部４４のエッ
チング余裕や、マスク合せ余裕をとる必要がなく、微細
なパタ−ンに形成できる。例えばこの種の製法以外で形
成されたバイポ−ラトランジスタでは、エミッタピッチ
が約１８μｍ程度であり、利得帯域幅積ｆT が約４ＧＨ
ｚであった。しかし、上記実施例のような製法では、エ
ミッタピッチＬP を約５．４μｍ程度まで縮小でき、利
得帯域幅積ｆT も約１０ＧＨｚに向上できる。
【００２７】図１２はこの発明の第２の実施例に係わる
半導体集積回路装置の断面図である。同図において、図
１１と同一の部分については同一の参照符号を付し、異
なる部分についてのみ説明する。
半導体集積回路装置の断面図である。同図において、図
１１と同一の部分については同一の参照符号を付し、異
なる部分についてのみ説明する。
【００２８】同図に示すように、第２の実施例は素子が
形成される基体１０５を、Ｐ+型シリコン基板１００
と、この上に形成されたＰ-型エピタキシャル層１０２
と、この上に形成されたエピタキシャル層１０４と、に
より構成したものである。埋込層１２は、エピタキシャ
ル層１０２と１０４との間に設けられる。なお、不純物
の濃度の関係は、 Ｐ- ＜ Ｐ ＜Ｐ+ である。上記構成の装置であると、ソ−ス抵抗が低減さ
れるために、ＭＯＳＦＥＴ Ｑ１の高周波特性も改善す
ることができる。図１３および図１４はそれぞれ、この
発明に係わる半導体集積回路装置を用いるのに適した、
高周波用途の集積回路を示す図である。
形成される基体１０５を、Ｐ+型シリコン基板１００
と、この上に形成されたＰ-型エピタキシャル層１０２
と、この上に形成されたエピタキシャル層１０４と、に
より構成したものである。埋込層１２は、エピタキシャ
ル層１０２と１０４との間に設けられる。なお、不純物
の濃度の関係は、 Ｐ- ＜ Ｐ ＜Ｐ+ である。上記構成の装置であると、ソ−ス抵抗が低減さ
れるために、ＭＯＳＦＥＴ Ｑ１の高周波特性も改善す
ることができる。図１３および図１４はそれぞれ、この
発明に係わる半導体集積回路装置を用いるのに適した、
高周波用途の集積回路を示す図である。
【００２９】まず、図１３は、ＶＨＦ帯およびＵＨＦ帯
におけるミキサ回路を示す図である。その構成は、２つ
のバイポ−ラトランジスタＱA 、ＱB のエミッタが互い
に接続され、この共通接続点にＭＯＳＦＥＴ ＱC のド
レインが接続されている。ＭＯＳＦＥＴ ＱC のゲ−ト
とソ−スとの間には、ゲ−トの静電破壊防止のために、
保護ダイオ−ドＶが挿入されている。
におけるミキサ回路を示す図である。その構成は、２つ
のバイポ−ラトランジスタＱA 、ＱB のエミッタが互い
に接続され、この共通接続点にＭＯＳＦＥＴ ＱC のド
レインが接続されている。ＭＯＳＦＥＴ ＱC のゲ−ト
とソ−スとの間には、ゲ−トの静電破壊防止のために、
保護ダイオ−ドＶが挿入されている。
【００３０】上記のような高周波用途の回路において、
そのバイポ−ラトランジスタＱA 、ＱB にはそれぞれ、
第１、第２の実施例で説明したバイポ−ラトランジスタ
Ｑ２を用い、またＭＯＳＦＥＴ ＱC には、第１、第２
の実施例で説明したＭＯＳＦＥＴ Ｑ１を用いて同一基
板上に形成すれば、高周波特性に優れたバイポ−ラトラ
ンジスタと信頼性の高いＭＯＳＦＥＴとによって上記回
路を構成できる。
そのバイポ−ラトランジスタＱA 、ＱB にはそれぞれ、
第１、第２の実施例で説明したバイポ−ラトランジスタ
Ｑ２を用い、またＭＯＳＦＥＴ ＱC には、第１、第２
の実施例で説明したＭＯＳＦＥＴ Ｑ１を用いて同一基
板上に形成すれば、高周波特性に優れたバイポ−ラトラ
ンジスタと信頼性の高いＭＯＳＦＥＴとによって上記回
路を構成できる。
【００３１】図１４は、ＶＨＦ帯およびＵＨＦ帯におけ
る増幅回路を示す図である。その構成は、バイポ−ラト
ランジスタＱD 、ＱE のコレクタが互いに共通接続され
ている。バイポ−ラトランジスタＱE のエミッタはバイ
ポ−ラトランジスタＱD のベ−スに接続されている。バ
イポ−ラトランジスタＱD のエミッタは、ＭＯＳＦＥＴ
ＱFのドレインに接続され、これのゲ−トとソ−スと
の間には保護ダイオ−ドＶが挿入されている。
る増幅回路を示す図である。その構成は、バイポ−ラト
ランジスタＱD 、ＱE のコレクタが互いに共通接続され
ている。バイポ−ラトランジスタＱE のエミッタはバイ
ポ−ラトランジスタＱD のベ−スに接続されている。バ
イポ−ラトランジスタＱD のエミッタは、ＭＯＳＦＥＴ
ＱFのドレインに接続され、これのゲ−トとソ−スと
の間には保護ダイオ−ドＶが挿入されている。
【００３２】上記のような高周波用途の回路において
も、そのバイポ−ラトランジスタＱDＱE にはそれぞ
れ、高周波特性に優れる第１、第２の実施例で説明した
バイポ−ラトランジスタＱ２を用い、またＭＯＳＦＥＴ
ＱF にも、第１、第２の実施例で説明したＭＯＳＦＥ
Ｔ Ｑ１を用いることにより、高周波特性に優れたバイ
ポ−ラトランジスタと信頼性の高いＭＯＳＦＥＴとによ
って上記回路を構成できる。
も、そのバイポ−ラトランジスタＱDＱE にはそれぞ
れ、高周波特性に優れる第１、第２の実施例で説明した
バイポ−ラトランジスタＱ２を用い、またＭＯＳＦＥＴ
ＱF にも、第１、第２の実施例で説明したＭＯＳＦＥ
Ｔ Ｑ１を用いることにより、高周波特性に優れたバイ
ポ−ラトランジスタと信頼性の高いＭＯＳＦＥＴとによ
って上記回路を構成できる。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、エミッタピッチを縮小できるＢｉ−ＭＯＳ型の半導
体集積回路装置の製造方法を提供できる。
ば、エミッタピッチを縮小できるＢｉ−ＭＯＳ型の半導
体集積回路装置の製造方法を提供できる。
【図１】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第１の断面図。
路装置の製造工程を示す第１の断面図。
【図２】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第２の断面図。
路装置の製造工程を示す第２の断面図。
【図３】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第３の断面図。
路装置の製造工程を示す第３の断面図。
【図４】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第４の断面図。
路装置の製造工程を示す第４の断面図。
【図５】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第５の断面図。
路装置の製造工程を示す第５の断面図。
【図６】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第６の断面図。
路装置の製造工程を示す第６の断面図。
【図７】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第７の断面図。
路装置の製造工程を示す第７の断面図。
【図８】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第８の断面図。
路装置の製造工程を示す第８の断面図。
【図９】この発明の第１の実施例に係わる半導体集積回
路装置の製造工程を示す第９の断面図。
路装置の製造工程を示す第９の断面図。
【図１０】この発明の第１の実施例に係わる半導体集積
回路装置の製造工程を示す第１０の断面図。
回路装置の製造工程を示す第１０の断面図。
【図１１】この発明の第１の実施例に係わる半導体集積
回路装置の製造工程を示す第１１の断面図。
回路装置の製造工程を示す第１１の断面図。
【図１２】この発明の第２の実施例に係わる半導体集積
回路装置の断面図。
回路装置の断面図。
【図１３】この発明に係わる半導体集積回路装置を用い
るのに適した第１の高周波用途の集積回路を示す図。
るのに適した第１の高周波用途の集積回路を示す図。
【図１４】この発明に係わる半導体集積回路装置を用い
るのに適した第２の高周波用途の集積回路を示す図。
るのに適した第２の高周波用途の集積回路を示す図。
【図１５】従来の半導体集積回路装置の断面図。
【図１６】従来の半導体集積回路装置の要所となる第１
の製造工程を示す断面図。
の製造工程を示す断面図。
【図１７】従来の半導体集積回路装置の要所となる第２
の製造工程を示す断面図。
の製造工程を示す断面図。
１０…Ｐ-型シリコン基板、１４…Ｐ型エピタキシャル
層、１５…基体、１８…Ｎ型コレクタ領域、２４…酸化
膜、２６…多結晶珪素膜、２８…ＭＯＳＦＥＴ形成予定
領域、３０…バイポ−ラトランジスタ形成予定領域、３
４…酸化膜、３８…Ｐ+型ベ−ス領域、４０…Ｐ型ベ−
ス領域、４２…窒化珪素膜、４４，４６…開口部、４８
…ポリシリコン層、５０…モリブデンシリサイド層、５
２…コレクタ電極、５４…エミッタ電極、５６…ゲ−ト
電極、６０…ソ−ス／ドレインコンタクト領域、６２…
エミッタ領域、６４…酸化膜、６８…コンタクト孔、７
０…開口部、７２、７４、７６、７８、８０…配線。
層、１５…基体、１８…Ｎ型コレクタ領域、２４…酸化
膜、２６…多結晶珪素膜、２８…ＭＯＳＦＥＴ形成予定
領域、３０…バイポ−ラトランジスタ形成予定領域、３
４…酸化膜、３８…Ｐ+型ベ−ス領域、４０…Ｐ型ベ−
ス領域、４２…窒化珪素膜、４４，４６…開口部、４８
…ポリシリコン層、５０…モリブデンシリサイド層、５
２…コレクタ電極、５４…エミッタ電極、５６…ゲ−ト
電極、６０…ソ−ス／ドレインコンタクト領域、６２…
エミッタ領域、６４…酸化膜、６８…コンタクト孔、７
０…開口部、７２、７４、７６、７８、８０…配線。
フロントページの続き (56)参考文献 特開 平２−194533（ＪＰ，Ａ) 特開 昭64−51660（ＪＰ，Ａ) 特開 昭58−51561（ＪＰ，Ａ) 特開 平１−304766（ＪＰ，Ａ) 特開 平１−278765（ＪＰ，Ａ) 特開 昭62−98663（ＪＰ，Ａ) 特開 昭58−17668（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8249 H01L 27/06
Claims (7)
- 【請求項１】 主要な表面を有する一導電型の半導体基
体を用意する工程と、 前記半導体基体にバイポーラトランジスタのコレクタと
して機能する第２導電型の第１の島状の領域を区画する
とともに、前記半導体基体の第１の島状の領域以外の領
域を絶縁ゲート型電界効果トランジスタを形成する第２
の島状の領域として使用するために、前記半導体基体に
これと逆導電型の不純物を選択的に導入する工程と、 前記主要な表面の上方に第１の絶縁膜を形成する工程
と、 前記第１の絶縁膜の上方に保護被膜を形成する工程と、 前記第１の島状の領域から前記保護被膜と前記第１の絶
縁膜を選択的に除去する工程と、 前記第１の島状の領域の露出面の上方に第２の絶縁膜を
形成する工程と、 前記バイポーラトランジスタのベース領域を形成するた
めに前記第１の島状の領域に第１導電型の不純物を選択
的に導入する工程と、 前記主要な表面の上方に、エッチング耐性が前記第２の
絶縁膜と異なっている第３の絶縁膜を形成する工程と、 前記第３の絶縁膜を前記第２の島状の領域から前記保護
被膜を露出するまで除去しながら、コレクタコンタクト
孔、ベースコンタクト孔、およびエミッタ領域のコンタ
クト孔を形成するために、前記第３の絶縁膜および前記
第２の絶縁膜を前記第１の島状の領域の露出面まで選択
的に除去する工程と、 前記主要な表面の上方に、少なくとも第２導電型の不純
物を含む第１の導電体膜を形成する工程と、 コレクタ電極、エミッタ電極、およびゲート電極をそれ
ぞれ同時に得るとともに、前記ベース領域にこれと逆導
電型のエミッタ領域を形成するために前記第１の導電体
膜をパターニングする工程と、 前記第２の島状の領域にソースおよびドレイン領域を形
成するために前記第２の島状の領域にこれと逆導電型の
不純物を選択的に導入する工程と、 前記主要な表面の上方に前記第３の絶縁膜とは異なる層
間絶縁膜を形成する工程と、 前記層間絶縁膜を前記第１の島状の領域から前記第３の
絶縁膜および前記ベースコンタクト孔が露出するまで除
去しながら、前記ソースおよびドレイン領域のためのコ
ンタクト孔を形成するために、前記層間絶縁膜を選択的
に除去する工程と、 前記主要な表面の上方に第２の導電体膜を形成する工程
と、 ベース電極、ソースおよびドレイン電極をそれぞれ同時
に得るために前記第２の導電体膜をパターニングする工
程とを具備することを特徴とする半導体集積回路装置の
製造方法。 - 【請求項２】 前記第２の絶縁膜は、酸化珪素膜から成
ることを特徴とする請求項１に記載の半導体集積回路装
置の製造方法。 - 【請求項３】 前記第３の絶縁膜は、窒化珪素膜から成
ることを特徴とする請求項１および請求項２いずれかに
記載の半導体集積回路装置の製造方法。 - 【請求項４】 前記保護被膜は、多結晶珪素膜から成る
ことを特徴とする請求項１乃至請求項３いずれか一項に
記載の半導体集積回路装置の製造方法。 - 【請求項５】 前記半導体基体にこれと逆導電型の不純
物を選択的に導入する工程において、ダイオードを形成
するための、前記半導体基体とは逆導電型の第３の島状
の領域をさらに得ることを特徴とする請求項１乃至請求
項４いずれか一項に記載の半導体集積回路装置の製造方
法。 - 【請求項６】 前記主要な表面の上方に層間絶縁膜を形
成する工程の後に、電流増幅率ｈFEを制御するための、
前記半導体基体を窒素雰囲気中で前記半導体基体を熱処
理する工程を、さらに具備することを特徴とする請求項
１乃至請求項５いずれか一項に記載の半導体集積回路装
置の製造方法。 - 【請求項７】 前記第１の島状の領域に２つのバイポー
ラトランジスタを形成することを特徴とする請求項１乃
至請求項６いずれか一項に記載の半導体集積回路装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03157057A JP3128267B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体集積回路装置の製造方法 |
| US07/903,741 US5238850A (en) | 1991-06-27 | 1992-06-25 | Bi-MOS type semiconductor integrated circuit device having high-frequency characteristics and method of making the same |
| KR1019920011331A KR960006104B1 (ko) | 1991-06-27 | 1992-06-27 | 반도체 집적회로장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03157057A JP3128267B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056963A JPH056963A (ja) | 1993-01-14 |
| JP3128267B2 true JP3128267B2 (ja) | 2001-01-29 |
Family
ID=15641272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03157057A Expired - Fee Related JP3128267B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5238850A (ja) |
| JP (1) | JP3128267B2 (ja) |
| KR (1) | KR960006104B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2997123B2 (ja) * | 1992-04-03 | 2000-01-11 | 株式会社東芝 | 半導体装置の製造方法 |
| US5420056A (en) * | 1994-01-14 | 1995-05-30 | Texas Instruments Incorporated | Junction contact process and structure for semiconductor technologies |
| US5932922A (en) * | 1994-08-08 | 1999-08-03 | Semicoa Semiconductors | Uniform current density and high current gain bipolar transistor |
| JP3583228B2 (ja) | 1996-06-07 | 2004-11-04 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| FR2756101B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Procede de fabrication d'un transistor npn dans une technologie bicmos |
| FR2756100B1 (fr) | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| FR2756103B1 (fr) * | 1996-11-19 | 1999-05-14 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos et d'un condensateur |
| FR2756104B1 (fr) * | 1996-11-19 | 1999-01-29 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos |
| JP3001045B2 (ja) | 1997-03-28 | 2000-01-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US20010029079A1 (en) | 1997-03-28 | 2001-10-11 | Nec Corporation | Semiconductor device with multiple emitter contact plugs |
| JP3780189B2 (ja) * | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US7098509B2 (en) * | 2004-01-02 | 2006-08-29 | Semiconductor Components Industries, L.L.C. | High energy ESD structure and method |
| WO2009097859A1 (en) * | 2008-02-05 | 2009-08-13 | Nil Technology Aps | A method for performing electron beam lithography |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023690A (en) * | 1986-10-24 | 1991-06-11 | Texas Instruments Incorporated | Merged bipolar and complementary metal oxide semiconductor transistor device |
| US4978626A (en) * | 1988-09-02 | 1990-12-18 | Motorola, Inc. | LDD transistor process having doping sensitive endpoint etching |
| US4984042A (en) * | 1989-02-13 | 1991-01-08 | Motorola, Inc. | MOS transistors using selective polysilicon deposition |
| US5148252A (en) * | 1990-02-13 | 1992-09-15 | Kabushiki Kaisha Toshiba | Bipolar transistor |
-
1991
- 1991-06-27 JP JP03157057A patent/JP3128267B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-25 US US07/903,741 patent/US5238850A/en not_active Expired - Lifetime
- 1992-06-27 KR KR1019920011331A patent/KR960006104B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001460A (ko) | 1993-01-16 |
| US5238850A (en) | 1993-08-24 |
| KR960006104B1 (ko) | 1996-05-08 |
| JPH056963A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609568A (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
| US4521952A (en) | Method of making integrated circuits using metal silicide contacts | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4697332A (en) | Method of making tri-well CMOS by self-aligned process | |
| US7285830B2 (en) | Lateral bipolar junction transistor in CMOS flow | |
| JP3128267B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP0296627A2 (en) | Method for manufacturing a semiconductor device | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US6596600B1 (en) | Integrated injection logic semiconductor device and method of fabricating the same | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| EP0274217A1 (en) | Method of producing a semiconductor device | |
| US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
| US5081518A (en) | Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| JP4276705B2 (ja) | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JP3475107B2 (ja) | 半導体装置の製造方法 | |
| EP0404180B1 (en) | Semiconductor integrated circuit and method of making the same | |
| JP2000277623A (ja) | 半導体装置の製造方法 | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure | |
| JPH09213708A (ja) | ラテラル・バイポーラトランジスタおよびその製造方法 | |
| JP2573376B2 (ja) | 集積回路装置 | |
| KR0152357B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |