CN112053954A - 高电子迁移率晶体管及其制造方法 - Google Patents

高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN112053954A
CN112053954A CN202010848580.5A CN202010848580A CN112053954A CN 112053954 A CN112053954 A CN 112053954A CN 202010848580 A CN202010848580 A CN 202010848580A CN 112053954 A CN112053954 A CN 112053954A
Authority
CN
China
Prior art keywords
layer
grid
dielectric layer
electrode
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010848580.5A
Other languages
English (en)
Other versions
CN112053954B (zh
Inventor
许明伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202010848580.5A priority Critical patent/CN112053954B/zh
Publication of CN112053954A publication Critical patent/CN112053954A/zh
Application granted granted Critical
Publication of CN112053954B publication Critical patent/CN112053954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例公开了一种高电子迁移率晶体管及其制造方法，方法包括：提供晶圆，在该晶圆的上端面采用光刻刻蚀工艺形成栅极槽，并在该栅极槽的上端面沉积栅极金属和钝化层，采用光刻刻蚀工艺形成栅极；采用回刻工艺在该栅极两侧形成自对准工艺所需的栅极侧墙；沉积源极和漏极金属层，使得该源极和漏极金属层覆盖该钝化层以及该侧墙，得以自对准形成源漏接触，刻蚀该源极和漏极金属层，以形成源极和漏极，得到该高电子迁移率晶体管。通过设置于栅极上方的钝化层以及栅极两侧的侧墙，将栅极与源极和漏极隔离开，缩小栅极尺寸的同时，缩小栅极与源漏极之间的距离，以此缩小高电子迁移率晶体管HEMT的尺寸，减少寄生电阻，提升HEMT器件性能。

Description

高电子迁移率晶体管及其制造方法
技术领域
本申请涉及本发明涉及电子技术领域，尤其涉及一种高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)及其制造方法。
背景技术
继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后，GaN(氮化镓)作为第三代半导体材料，以高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能在集成器件制作领域有着广泛的应用。AlGaN/GaN(氮化铝镓/氮化镓)半导体异质结构，在界面处产生具有很高载流子浓度和迁移率的二维电子气(2DEG，Two-DimensionalElectron Gas)，被认为是制作高功率射频器件和耐高压开关器件的最佳材料。
目前，在制作HEMT的栅极以及源漏极时，使用常规光刻工艺会使得源漏极与栅极之间的距离较大而且稳定性受到套刻偏差的限制，从而导致高电子迁移率晶体管HEMT器件尺寸较大，而且寄生电阻较大，影响器件性能。
发明内容
本申请实施例提供了一种高电子迁移率晶体管及其制造方法。通过将光刻工艺与自对准技术相结合，进一步缩小HEMT器件尺寸。
第一方面，一种高电子迁移率晶体管制造方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆的上端面采用光刻刻蚀工艺形成栅极槽，并在所述栅极槽的上端面沉积栅极金属和钝化层，采用光刻刻蚀工艺形成栅极；
采用回刻工艺在所述栅极外表面形成自对准工艺所需的栅极侧墙；
沉积源极和漏极金属层，使得所述源极和漏极金属层覆盖所述钝化层以及所述侧墙，得以自对准形成源漏接触，刻蚀所述源极和漏极金属层，以形成源极和漏极，得到所述高电子迁移率晶体管；
其中，所述源极与所述栅极通过所述侧墙以及所述钝化层隔离，所述漏极与所述栅极通过所述侧墙以及所述钝化层隔离。
优选的，所述采用回刻工艺在所述栅极两侧形成侧墙，包括：在所述栅极的外表面沉积侧墙介质层；刻蚀所述侧墙介质层至预设厚度，得到栅极侧墙。
优选的，所述晶圆包括外延结构，其中，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
优选的，所述方法还包括：在所述外延结构的上端面制作第一介质层，所述第一介质层为SiNx或Al2O3；在所述第一介质层的上端面制作第二介质层，所述第二介质层为SiO2。
优选的，所述在所述晶圆的上端面采用光刻工艺形成栅极，包括：采用光刻工艺并刻蚀所述第二介质层，形成栅极槽；在所述第二介质层的上端面沉积栅极金属层；在所述栅极金属层的上端面沉积钝化层；采用光刻工艺并刻蚀所述钝化层以及所述栅极金属层，形成栅极。
优选的，所述栅极金属层的厚度为200nm，所述钝化层的厚度为250nm～700nm。
优选的，所述侧墙介质层厚度为大于或等于200nm；所述侧墙的预设厚度小于或等于50nm。
优选的，所述采用回刻工艺在所述栅极外表面形成侧墙之后，所述方法还包括：刻蚀所述第二介质层、第一介质层以及所述势垒层。
第二方面，一种高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管包括：
晶圆，以所述晶圆的一个端面为上端面，在所述上端面设置有外延结构，在所述外延结构的上端面设置有第一介质层与第二介质层；
在所述第二介质层的上方设置有栅极，所述栅极的上端面设置有钝化层，所述栅极的两侧分别设置有侧墙，所述侧墙的端面与所述钝化层的端面互相接触；
在所述栅极的一侧墙设置有源极，在所述栅极的另一侧墙设置有漏极，所述源极通过所述一侧墙以及所述钝化层与所述栅极隔离；所述漏极通过所述另一侧墙以及所述钝化层与所述栅极隔离。
优选的，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
优选的，所述第一介质层为SiNx或Al2O3，所述第二介质层为SiO2；其中，所述第二介质层的厚度为50～300nm。
优选的，栅极金属层的厚度为100nm～600nm，所述钝化层的厚度为250nm～700nm。
优选的，为刻蚀沉积在栅极外表面的侧墙介质层至预设厚度后得到的。
优选的，所述侧墙的厚度小于或等于50nm。
可见，本申请实施例提供的高电子迁移率晶体管HEMT的制造方法，通过在提供的晶圆的上端面采用光刻工艺形成栅极，并在所述栅极的上端面沉积钝化层，以及采用回刻工艺在所述栅极两侧设置栅极侧墙。再在栅极侧墙两侧制作源极和漏极。使得所述源极与所述栅极通过所述侧墙以及所述钝化层隔离，所述漏极与所述栅极通过所述侧墙以及所述钝化层隔离。通过设置于栅极上方的钝化层以及栅极两侧的侧墙，将上述栅极与源极和漏极隔离开，缩小栅极尺寸的同时，也缩小栅极与源漏极之间的距离，以此缩小高电子迁移率晶体管HEMT的尺寸，减少寄生电阻，提升HEMT器件性能。而且采用光刻工艺加自对准工艺能简化制作工艺，并且提高制作管HEMT的工艺的精准程度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种高电子迁移率晶体管制造方法的流程示意图；
图2是本申请实施例提供的一种沉积侧墙介质层的结构示意图；
图3是本申请实施例提供的一种侧墙的结构示意图；
图4是本申请实施例提供的一种沉积源极和漏极金属层的结构示意图；
图5是本申请实施例提供的一种高电子迁移率晶体管的结构示意图；
图6是本申请实施例提供的一种高电子迁移率晶体管的外延结构的示意图；
图7是本申请实施例提供的一种栅极槽的结构示意图；
图8是本申请实施例提供的一种沉积栅极金属层的结构示意图；
图9是本申请实施例提供的一种沉积钝化层的结构示意图；
图10是本申请实施例提供的一种栅极的结构示意图；
图11是本申请实施例提供的一种回刻工艺的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在以下详细描述中，当诸如层、区域或衬底之类的元件被称为在另一元件“上”时，它可以是直接在该另一元件上，或者还可设置有中间元件。且，诸如“内”、“外”、“上”、“下”、“之中”、“之外”之类的相对术语及其类似术语在本文中可用于描述一层与另一区域的相对关系。
另，本发明中提供的附图为示意性图示。可理解的是，本发明中所述的各个元件、层、区域可具有与说明书附图所示的尺寸相比不同的相对尺寸。且图示形状可由于制造技术和/或公差而导致相应变化。本发明的实施例不应解释为限制于本文所示的各区域的特定形状，而应包括例如由于制造而导致的形状的偏差。因此，附图本质上为示意性的，并非意在限制本发明的范围。
目前，在制作HEMT的栅极以及源漏极时，使用常规光刻工艺会使得源漏极与栅极之间的距离较大而且稳定性受到套刻偏差的限制，从而导致高电子迁移率晶体管HEMT器件尺寸较大，而且寄生电阻较大，影响器件性能。
针对上述问题，本申请实施例提供一种高电子迁移率晶体管及其制造方法。通过将光刻工艺与自对准技术相结合，进一步缩小HEMT集成器件尺寸。
首先，请参看图1所示的一种高电子迁移率晶体管制造方法的流程示意图，所述方法包括：
101、提供晶圆，在所述晶圆的上端面采用光刻刻蚀工艺形成栅极槽，并在所述栅极槽的上端面沉积栅极金属和钝化层，采用光刻刻蚀工艺形成栅极。
具体的，上述晶圆可采用硅(Si)衬底氮化镓外延片、碳化硅(SiC)衬底氮化镓外延片、蓝宝石(Al2O3)衬底氮化镓外延片等。采用光刻工艺形成栅极，可以按照预设的形状、大小精确地控制形成栅极的形状、大小。并在该栅极的上端面沉积栅极金属和钝化层，并且采用光刻刻蚀工艺形成栅极。钝化层可以保证后续制作其他组件时保护栅极，以及隔离栅极与高电子迁移率晶体管HEMT的其他组件。
其中，该钝化层可以为氮化硅和二氧化硅(SiNx+SiO2)组合材料，也可以是SiNx和SiO2其中的任意一种，或者其他含有绝缘物质的材料。满足保护栅极以及隔离栅极与该高电子迁移率晶体管中其他组件的功能需求。
102、采用回刻工艺在所述栅极两侧形成自对准工艺所需的栅极侧墙。
具体的，在制作完成栅极，并且在栅极的上端面沉积钝化层之后，再在该栅极两侧制作侧墙。制作栅极侧墙具体包括：先沉积侧墙介质层，再通过刻蚀栅极介质层，使之达到预设厚度。完成栅极侧墙的制作，得到上述侧墙。并且通过回刻工艺形成的栅极侧墙，便于进一步采取自对准工艺形成栅极两侧的源漏极。
可选的，栅极的侧墙介质层厚度大于或等于200nm；所述侧墙的预设厚度小于或等于50nm。
其中，栅极侧墙与上述钝化层形成闭合结构，将栅极与上述高电子迁移率晶体管的其他组件隔离开来。
可选的，在栅极两侧形成侧墙之后，还可以设置侧墙保护层，以使得所述侧墙保护层保护侧墙；或者在沉积侧墙介质层后，还可以在侧墙介质层的表面形成侧墙保护介质层，以使得所述侧墙保护层保护侧墙，并且刻蚀所述侧墙保护层，使得所述侧墙以及所述侧墙保护层的厚度满足HEMT的工艺要求。
在一个可能的示例中，所述采用回刻工艺在所述栅极两侧形成侧墙，包括：在所述栅极的外表面沉积侧墙介质层；刻蚀所述侧墙介质层至预设厚度，得到栅极侧墙。
如图2所示，先在栅极外表面沉积侧墙介质层，侧墙介质层可以为氮化硅SiNx。然后通过刻蚀该侧墙介质层SiNx，得到如图3所示栅极的侧墙。刻蚀的厚度要使得刻蚀后的侧墙满足高电子迁移率晶体管的功能需求。
优选的，所述侧墙介质层厚度大于或等于200nm；所述侧墙的预设厚度小于或等于50nm。
103、沉积源极和漏极金属层，使得所述源极和漏极金属层覆盖所述钝化层以及所述侧墙，刻蚀所述源极和漏极金属层，以形成源极和漏极，得到所述高电子迁移率晶体管；其中，所述源极与所述栅极通过所述侧墙以及所述钝化层隔离，所述漏极与所述栅极通过所述侧墙以及所述钝化层隔离。
具体的，如图4所示，在制作完成栅极侧墙之后，再沉积源极和漏极金属层覆盖所述钝化层以及所述侧墙，沉积的方式可以为磁控溅射、电子束蒸发、热蒸发、原子层沉积(ALD)、脉冲激光沉积(PLD)等。在沉积源极和漏极金属层之后，如图5所示，刻蚀该源极和漏极金属层，得到该高电子迁移率晶体管的源极和漏极。该源极和漏极金属层一般是几种金属的组合，通过高温退火形成合金以减小电阻。这些金属包括Ti、Al、Ni、Au、Ta、TiN、TaN等，通常是通过金属蒸镀或溅射的方法逐层沉积到晶圆上。
可见，本申请实施例提供的高电子迁移率晶体管HEMT的制造方法，通过在提供的晶圆的上端面采用光刻工艺形成栅极，并在所述栅极的上端面沉积钝化层，以及采用回刻工艺在所述栅极两侧设置栅极侧墙。再在栅极侧墙两侧制作源极和漏极。使得所述源极与所述栅极通过所述侧墙以及所述钝化层隔离，所述漏极与所述栅极通过所述侧墙以及所述钝化层隔离。以此缩小高电子迁移率晶体管HEMT的尺寸，尤其是栅极与源漏极之间的距离，减少寄生电阻，提升HEMT器件性能。
在一个可能的示例中，所述晶圆包括外延结构，其中，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
具体的，上述缓冲层或过渡层，可以为如图6所示的GaN Buffer，也可以为AlNBuffer或者AlGaN Buffer；上述沟道层如图6所示，可以为GaN；上述势垒层可以为如图2所示的AlGaN，也可以为InAlN。以缓冲层或过渡层，沟道层、势垒层构成的外延结构满足高电子迁移率晶体管的功能需求。
可选的，在该势垒层AlGaN的上端面还可以设置盖帽层。
可选的，还可以在该沟道层的上端面设置隔离层(Spacer)，在所述隔离层的上端面再设置势垒层，所述沟道层与所述势垒层形成异质结并产生高迁移率的二维电子气。
另外，该晶圆的外延结构，从该晶圆的上端面依次往上还可以包括：缓冲层或过渡层、沟道层、势垒层，所述沟道层与所述势垒层形成异质结并产生高迁移率的二维电子气；在所述势垒层的上端面设置盖帽层。可以理解为，在制作沟道层之前，通常会制作一些释放应力、降低缺陷密度、提高晶体质量的薄膜层以及高阻值薄膜层作为缓冲层或过渡层。可选的，过渡层材料可以为GaN、AlN、AlGaN的组合，厚度为0.5-1um不等，具体厚度不做限定。沟道层(Channel)为GaN，厚度一般为5-40nm，沟道上面为势垒层(Barrier)，与沟道层形成异质结并产生高迁移率的二维电子气(2DEG)。可选的，势垒层为AlGaN，的厚度介于5-20nm之间。势垒层也可以掺杂，一般为n-型掺杂，以提高二维电子气的浓度并减小欧姆接触电阻值。可选的，势垒层上面也可以有一层盖帽层(Cap layer)，可以掺杂，如n-型掺杂的GaN，厚度为2-10nm。外延层也可以有其他结构，如复合的沟道层和势垒层。另外，还可以在该沟道层的上端面设置隔离层(Spacer)，在所述隔离层的上端面再设置势垒层，所述沟道层与所述势垒层形成异质结并产生高迁移率的二维电子气。所述隔离层可以为非掺杂的AlN，厚度为0.5-3nm，以进一步增加二维电子气的浓度。
对其它可能的外延结构或者材料不作限制。
可见，涉及基于GaN与AlGaN的外延结构，利用GaN(氮化镓)的高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能，以此提升高电子迁移率晶体管的性能。
在一个可能的示例中，在所述外延结构的上端面制作第一介质层，所述第一介质层为SiNx或Al2O3；在所述第一介质层的上端面制作第二介质层，所述第二介质层为SiO2。
具体的，在外延结构的上方设置介质层，该介质层包括第一介质层与第二介质层，其中，第一介质层为表面钝化层，可以为SiNx；第二介质层用于形成栅脚侧壁，可以为SiO2。或者，第一介质层为Al2O3，第二介质层为SiO2，优选的，该第二介质层的厚度可以为50～300nm，具体的可以为100nm、50nm、200nm、300nm等。
可见，在外延结构的上方设置介质层，能更好地满足高电子迁移率晶体管制造工艺需求。
在一个可能的示例中，所述在所述晶圆的上端面采用光刻工艺形成栅极，包括：采用光刻工艺并刻蚀所述第二介质层，形成栅极槽；在所述第二介质层的上端面沉积栅极金属层；在所述栅极金属层的上端面沉积钝化层；采用光刻工艺并刻蚀所述钝化层以及所述栅极金属层，形成栅极。
具体的，如图7所示，采用光刻工艺刻蚀所述第二介质层SiO2，形成栅极槽，再如图8所示，在第二介质层SiO2的上端面沉积栅极金属，使得栅极金属沉积在栅极槽内，以及第二介质层的上端面。另外，栅极金属一般由Ni、Au、Pt、Ti、Al、TiN等金属组成，沉积的方式可以是通过金属蒸镀或溅射的方法逐层沉积。然后，如图9所示，在该栅极金属层的上端面沉积钝化层。钝化层可以为SiO2，或者其他材料的绝缘层。最后采用光刻刻蚀工艺所述钝化层以及所述栅极金属层，形成如图10所示的栅极，图10中栅极的形状示意性的为T-形，栅极的形状也可以是矩形，或Y-形。
在一个可能的示例中，优选的，所述栅极金属层的厚度100nm～600nm，所述钝化层的厚度为250nm～700nm。
具体的，上述栅极金属层的厚度可以为200nm、100nm、500nm、600nm等。上述钝化层的厚度为500nm、250nm、400nm、700nm等。
可见，通过预先设置栅极金属层以及钝化层的厚度，再通过光刻等工艺得到栅极，便于控制器件厚度，以进一步缩小栅极尺寸。
在一个可能的示例中，所述在栅极两侧形成侧墙之后，所述方法还包括：刻蚀所述第二介质层、第一介质层以及所述势垒层。
具体的，如图11所示，在栅极两侧形成侧墙之后，再刻蚀上述第二介质层、第一介质层以及外延结构的势垒层AlGaN，势垒层刻蚀的厚度优选为20nm。
接下来请参见本申请实施例提供的一种高电子迁移率晶体管HEMT，该HEMT的结构可以如上述图5所示，所述高电子迁移率晶体管包括：
晶圆，以所述晶圆的一个端面为上端面，在所述上端面设置有外延结构，在所述外延结构的上端面设置有第一介质层与第二介质层；
在所述第二介质层的上方设置有栅极，所述栅极的上端面设置有钝化层，所述栅极的两侧分别设置有侧墙，所述侧墙的端面与所述钝化层的端面互相接触；
在所述栅极的一侧墙设置有源极，在所述栅极的另一侧墙设置有漏极，所述源极通过所述一侧墙以及所述钝化层与所述栅极隔离；所述漏极通过所述另一侧墙以及所述钝化层与所述栅极隔离。
可见，本申请实施例提供的高电子迁移率晶体管HEMT，通过晶圆上设置的外延结构，以及在所述外延结构的上端面设置的第一介质层与第二介质层，使之满足高电子迁移率晶体管的制作工艺需求，并且以GaN高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能，提升HEMT的器件性能。通过设置于栅极上方的钝化层以及栅极两侧的侧墙，将上述栅极与源极和漏极隔离开，缩小栅极尺寸的同时，也缩小栅极与源漏极之间的距离，以此缩小高电子迁移率晶体管HEMT的尺寸，减少寄生电阻，提升HEMT器件性能。而且采用光刻工艺加自对准工艺能简化制作工艺，并且提高制作管HEMT的工艺的精准程度。
在一个可能的示例中，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
在一个可能的示例中，所述第一介质层为SiNx或Al2O3，所述第二介质层为SiO2。
可选的，所述第二介质层的厚度为100nm。
在一个可能的示例中，栅极金属层的厚度为100nm～600nm，所述钝化层的厚度为250nm～700nm。
在一个可能的示例中，所述侧墙为刻蚀沉积在栅极外表面的侧墙介质层至预设厚度后得到的。
在一个可能的示例中，所述侧墙的厚度小于或等于50nm。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所揭露的仅为本申请的部分实施例而已，当然不能以此来限定本申请之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本申请权利要求所作的等同变化，仍属于本申请所涵盖的范围。

Claims (10)

1.一种高电子迁移率晶体管制造方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆的上端面采用光刻刻蚀工艺形成栅极槽，并在所述栅极槽的上端面沉积栅极金属和钝化层，采用光刻刻蚀工艺形成栅极；
采用回刻工艺在所述栅极两侧形成自对准工艺所需的栅极侧墙；
沉积源极和漏极金属层，使得所述源极和漏极金属层覆盖所述钝化层以及所述侧墙，得以自对准形成源漏接触，刻蚀所述源极和漏极金属层，以形成源极和漏极，得到所述高电子迁移率晶体管；
其中，所述源极与所述栅极通过所述侧墙以及所述钝化层隔离，所述漏极与所述栅极通过所述侧墙以及所述钝化层隔离。
2.根据权利要求1所述的方法，其特征在于，所述采用回刻工艺在所述栅极两侧形成侧墙，包括：
在所述栅极的外表面沉积侧墙介质层；
回刻蚀所述侧墙介质层至预设厚度，得到栅极的侧墙。
3.根据权利要求1所述的方法，其特征在于，所述晶圆包括外延结构，
其中，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述外延结构的上端面制作第一介质层，所述第一介质层为SiNx或Al2O3；
在所述第一介质层的上端面制作第二介质层，所述第二介质层为SiO2。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述在所述晶圆的上端面采用光刻工艺形成栅极，包括：
采用光刻工艺并刻蚀所述第二介质层，形成栅极槽；
在所述第二介质层的上端面沉积栅极金属层；
在所述栅极金属层的上端面沉积钝化层；
采用光刻工艺并刻蚀所述钝化层以及所述栅极金属层，形成栅极。
6.根据权利要求1所述的方法，其特征在于，所述采用回刻工艺在所述栅极两侧形成自对准工艺所需的栅极侧墙之后，所述方法还包括：
刻蚀所述第二介质层、第一介质层以及所述势垒层。
7.一种高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管包括：
晶圆，以所述晶圆的一个端面为上端面，在所述上端面设置有外延结构，在所述外延结构的上端面设置有第一介质层与第二介质层；
在所述第二介质层的上方设置有栅极，所述栅极的上端面设置有钝化层，所述栅极的两侧分别设置有侧墙，所述侧墙的端面与所述钝化层的端面互相接触；
在所述栅极的一侧墙设置有源极，在所述栅极的另一侧墙设置有漏极，所述源极通过所述一侧墙以及所述钝化层与所述栅极隔离；所述漏极通过所述另一侧墙以及所述钝化层与所述栅极隔离。
8.根据权利要求7所述高电子迁移率晶体管，其特征在于，所述外延结构从靠近所述晶圆的端面至上依次为：缓冲层或过渡层，沟道层、势垒层。
9.根据权利要求7所述高电子迁移率晶体管，其特征在于，所述第一介质层为SiNx或Al2O3，所述第二介质层为SiO2。
10.根据权利要求7所述高电子迁移率晶体管，其特征在于，所述侧墙为刻蚀沉积在栅极外表面的侧墙介质层至预设厚度后得到的。
CN202010848580.5A 2020-08-21 2020-08-21 高电子迁移率晶体管及其制造方法 Active CN112053954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010848580.5A CN112053954B (zh) 2020-08-21 2020-08-21 高电子迁移率晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010848580.5A CN112053954B (zh) 2020-08-21 2020-08-21 高电子迁移率晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN112053954A true CN112053954A (zh) 2020-12-08
CN112053954B CN112053954B (zh) 2023-08-01

Family

ID=73599699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010848580.5A Active CN112053954B (zh) 2020-08-21 2020-08-21 高电子迁移率晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN112053954B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768409A (zh) * 2020-12-31 2021-05-07 深圳市汇芯通信技术有限公司 GaN HEMT集成器件及其制备方法
CN113192836A (zh) * 2021-04-26 2021-07-30 深圳市汇芯通信技术有限公司 射频半导体器件的制备方法及其结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049163A (ko) * 2000-12-19 2002-06-26 오길록 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법
CN103219369A (zh) * 2013-03-25 2013-07-24 复旦大学 一种低寄生电阻高电子迁移率器件及其制备方法
US20150021662A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Iii-v semiconductor device having self-aligned contacts
US20160079382A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2017152467A (ja) * 2016-02-23 2017-08-31 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
CN108400170A (zh) * 2017-01-27 2018-08-14 瑞萨电子株式会社 半导体器件和半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049163A (ko) * 2000-12-19 2002-06-26 오길록 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법
CN103219369A (zh) * 2013-03-25 2013-07-24 复旦大学 一种低寄生电阻高电子迁移率器件及其制备方法
US20150021662A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Iii-v semiconductor device having self-aligned contacts
US20160079382A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2017152467A (ja) * 2016-02-23 2017-08-31 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
CN108400170A (zh) * 2017-01-27 2018-08-14 瑞萨电子株式会社 半导体器件和半导体器件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768409A (zh) * 2020-12-31 2021-05-07 深圳市汇芯通信技术有限公司 GaN HEMT集成器件及其制备方法
CN112768409B (zh) * 2020-12-31 2023-03-07 深圳市汇芯通信技术有限公司 GaN HEMT集成器件及其制备方法
CN113192836A (zh) * 2021-04-26 2021-07-30 深圳市汇芯通信技术有限公司 射频半导体器件的制备方法及其结构

Also Published As

Publication number Publication date
CN112053954B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US7750369B2 (en) Nitride semiconductor device
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
EP1665358B1 (en) Fabrication of single or multiple gate field plates
JP5805608B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
US20110057257A1 (en) Semiconductor device and method for manufacturing the same
CN111463260B (zh) 垂直型高电子迁移率场效应晶体管及其制备方法
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
CN109524460B (zh) 高空穴移动率晶体管
US10256332B1 (en) High hole mobility transistor
CN111771284B (zh) 半导体装置和其制造方法
WO2021189182A1 (zh) 半导体装置及其制造方法
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023015495A1 (en) Semiconductor device and method for manufacturing the same
US11380767B2 (en) High electron mobility transistor and fabrication method thereof
CN112053954B (zh) 高电子迁移率晶体管及其制造方法
TW201926718A (zh) 半導體裝置
JP2014078561A (ja) 窒化物半導体ショットキバリアダイオード
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
US20230343864A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023015493A1 (en) Semiconductor device and manufacturing method thereof
CN113906573A (zh) 一种半导体结构及其制造方法
US20220336649A1 (en) High electron mobility transistor and fabrication method thereof
JP2007088186A (ja) 半導体装置及びその製造方法
US11935947B2 (en) Enhancement mode high electron mobility transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 518000, Building 4, 1001, Shenzhen New Generation Industrial Park, No. 136 Zhongkang Road, Meidu Community, Meilin Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huixin Communication Technology Co.,Ltd.

Address before: 518035 2701, building T2, Shenye Shangcheng (South District), 5001 Huanggang Road, Lianhua Yicun community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Huixin Communication Technology Co.,Ltd.

CP02 Change in the address of a patent holder