CN103219369A - 一种低寄生电阻高电子迁移率器件及其制备方法 - Google Patents

一种低寄生电阻高电子迁移率器件及其制备方法 Download PDF

Info

Publication number
CN103219369A
CN103219369A CN2013100985507A CN201310098550A CN103219369A CN 103219369 A CN103219369 A CN 103219369A CN 2013100985507 A CN2013100985507 A CN 2013100985507A CN 201310098550 A CN201310098550 A CN 201310098550A CN 103219369 A CN103219369 A CN 103219369A
Authority
CN
China
Prior art keywords
layer
grid
gallium nitride
drain electrode
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100985507A
Other languages
English (en)
Other versions
CN103219369B (zh
Inventor
王鹏飞
刘晓勇
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201310098550.7A priority Critical patent/CN103219369B/zh
Publication of CN103219369A publication Critical patent/CN103219369A/zh
Priority to PCT/CN2014/073943 priority patent/WO2014154120A1/zh
Priority to US14/651,984 priority patent/US20150333141A1/en
Application granted granted Critical
Publication of CN103219369B publication Critical patent/CN103219369B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于高电子迁移率器件技术领域,具体涉及一种低寄生电阻高电子迁移率器件及其制备方法。本发明采用先栅工艺制造高电子迁移率器件,利用栅极侧墙来实现栅极与源极位置的自对准,减小了产品参数的漂移,同时,由于栅极被钝化层保护,可以在栅极形成之后通过外延工艺来形成器件的源极与漏极,降低了源、漏寄生电阻,增强了高电子迁移率器件的电学性能。

Description

一种低寄生电阻高电子迁移率器件及其制备方法
技术领域
本发明涉及一种高电子迁移率器件,具体涉及一种低寄生电阻高电子迁移率器件及其制备方法,属于高电子迁移率器件领域。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistors,HEMT)被普遍认为是最有发展前途的高速电子器件之一。由于具有超高速、低功耗、低噪声的特点(尤其在低温下),能极大地满足超高速计算机及信号处理、卫星通信等用途上的特殊需求,故而 HEMT 器件受到广泛的重视。作为新一代微波及毫米波器件,HEMT 器件无论是在频率、增益还是在效率方面都表现出无与伦比的优势。经过 10 多年的发展,HEMT 器件已经具备了优异的微波、毫米波特性,已成为 2~100 GHz 的卫星通信、射电天文等领域中的微波毫米波低噪声放大器的主要器件。同时,HEMT 器件也是用来制作微波混频器、振荡器和宽带行波放大器的核心部件。
目前氮化镓基的HEMT射频功率器件大多采用后栅工艺制造,其制造的工艺流程主要包括:首先制造源、漏电极。光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构,剥离工艺形成源、漏接触,使用快速热退火(RTA)设备,在900℃、30 Sec氩气保护条件下形成良好的源、漏欧姆接触。然后光刻出需刻蚀掉的区域,并使用反应离子束刻蚀(RIE)设备,通入氯化硼,刻蚀台阶。最后再次利用光刻、电子束蒸发和剥离工艺形成肖特基势垒栅金属。但是随着器件尺寸的缩小,这种后栅工艺的方法难以实现HEMT器件的栅极与源极、漏极位置的精确对准,造成产品参数的漂移。
发明内容
本发明的目的在于提出一种低寄生电阻高电子迁移率器件及其制备方法,以实现高电子迁移率器件的栅极与源极位置的自对准,减小产品参数的漂移,增强高电子迁移率器件的电学性能。
本发明提出的一种低寄生电阻高电子迁移率器件,包括:
在衬底上依次形成的氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层;
以及,在所述氮化镓铝隔离层之上形成的栅介质层;
在所述栅介质层之上形成的栅极以及位于栅极之上的钝化层;
在所述栅极的两侧形成的栅极侧墙;
在所述氮化镓沟道层之上,所述栅极的两侧形成的漏极和源极;
在所述栅介质层之上,且介于漏极与靠近漏极一侧的栅极侧墙形成的绝缘介质层;
覆盖所述靠近漏极一侧的栅极侧墙形成的与所述源极相连的场板,且在器件的沟道长度方向上,所述场板向所述绝缘介质层以及位于栅极之上的钝化层上延伸。
本发明还提出了上述低寄生电阻高电子迁移率器件的制备方法,具体步骤如下:
在衬底上依次淀积氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层;
进行有源区光刻,用光刻胶作为刻蚀阻挡层,依次刻蚀氮化镓铝隔离层、氮化镓沟道层、氮化镓铝缓冲层以形成有源区,之后去胶;
在所形成的结构的暴露表面上依次淀积第一层绝缘薄膜、第一层导电薄膜、第二层绝缘薄膜;
进行光刻、显影定义出器件的栅极的位置;
以光刻胶作为刻蚀阻挡层,依次刻蚀掉暴露出的第二层绝缘薄膜和第一层导电薄膜,之后去胶,未被刻掉的第一层导电薄膜、第二层绝缘薄膜形成器件的栅极以及位于栅极之上的钝化层;
在所形成的结构的暴露表面上淀积第三层绝缘薄膜,并通过光刻工艺定义出器件的源极和漏极的位置,然后以光刻胶作为刻蚀阻挡层,刻蚀掉暴露出的第三层绝缘薄膜,并继续刻蚀掉暴露出的第一层绝缘薄膜和氮化镓铝隔离层以露出所形成的氮化镓沟道层,之后去胶,剩余的第三层绝缘薄膜形成位于栅极两侧的栅极侧墙以及介于靠近漏极一侧的栅极侧墙与漏极之间的绝缘介质层;
通过外延工艺生长掺杂硅的氮化镓或者氮化镓铝,在暴露出的氮化镓沟道层之上形成器件的源极和漏极;
覆盖靠近漏极一侧的栅极侧墙形成与源极相连的场板,且在器件的沟道长度方向上,该场板向所形成的绝缘介质层以及位于栅极之上的钝化层上延伸。
如上所述的低寄生电阻高电子迁移率器件的制备方法,所述的第一层绝缘薄膜为氧化硅、氮化硅、氧化铪或者为三氧化二铝,所述的第二层绝缘薄膜、第三层绝缘薄膜为氧化硅或者为氮化硅。
如上所述的低寄生电阻高电子迁移率器件的制备方法,所述的第一层导电薄膜为含铬、或者含镍、或者含钨的合金。
本发明采用先栅工艺制备高电子迁移率器件,利用栅极侧墙来实现栅极与源极位置的自对准,减小了产品参数的漂移,同时,由于栅极被钝化层保护,可以在栅极形成之后通过外延工艺来形成器件的源极与漏极,降低了源、漏寄生电阻,增强了高电子迁移率器件的电学性能。
附图说明
图1为本发明所公开的低寄生电阻高电子迁移率器件的一个实施例的剖面图,其中,图1a为该低寄生电阻高电子迁移率器件的俯视图示意图,图1b为图1a所示结构沿AA方向的剖面图。
图2至图6为本发明所公开的低寄生电阻高电子迁移率器件的制备方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明,在图中,为了方便说明,放大或缩小了层和区域的厚度,所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸,但是它们还是完整的反映了区域和组成结构之间的相互位置,特别是组成结构之间的上下和相邻关系。
图1为本发明所提出的低寄生电阻高电子迁移率器件的一个实施例,其中,图1a为该低寄生电阻高电子迁移率器件的俯视图示意图,图1b为图1a所示结构沿AA方向的剖面图。如图1所示,衬底包括基底200和在基底200上形成的氮化镓缓冲层201,在氮化镓缓冲层201之上依次形成有氮化镓铝缓冲层202、氮化镓沟道层203和氮化镓铝隔离层204。在氮化镓铝隔离层204之上形成有栅介质层205,在栅介质层205之上形成有器件的栅极206和位于栅极206之上的钝化层207。
在栅极206的两侧形成有栅极侧墙208a。
在氮化镓沟道层203之上、栅极206的两侧分别形成的源极209和漏极210。
在栅介质层205之上,介于靠近漏极210一侧的栅极侧墙208a与漏极210之间形成的绝缘介质层208b,栅极侧墙208a和介质层208b可以由绝缘材料208同时形成,绝缘材料208可以为氧化硅或者为氮化硅。
覆盖靠近漏极210一侧的栅极侧墙208a形成有与源极209相连的场板211,且在器件的沟道长度方向上,场板211向钝化层207和绝缘介质层208b上延伸。
在栅极206和漏极210之上还形成有分别用于将栅极206和漏极210与外部电极相连接的源极的接触体212和漏极的接触体213。
以下所叙述的本发明所提出的低寄生电阻高电子迁移率器件的制备方法的一个实施例的工艺流程。
首先,如图2所示,在衬底上依次淀积形成厚度约为40纳米的氮化镓铝缓冲层202、厚度约为40纳米的氮化镓沟道层203、厚度约为22纳米的氮化镓铝隔离层204,然后在氮化镓铝隔离层204之上淀积一层光刻胶并掩膜、曝光、显影定义出有源区的位置,然后以光刻胶作为刻蚀阻挡层依次刻蚀掉暴露出的氮化镓铝隔离层204、氮化镓沟道层203、氮化镓铝缓冲层202以形成有源区,然后剥除光刻胶。其中,图2a为所形成结构的俯视图示意图,图2b为图2a所示结构沿AA方向的剖面图。 
本实施例中所述的衬底包括基底200和在基底200上形成的氮化镓缓冲层201,基底200可以为硅、碳化硅或者为三氧化二铝。
接下来,在所形成的结构的暴露表面上依次淀积形成第一层绝缘薄膜205、第一层导电薄膜和第二层绝缘薄膜,并在第二层绝缘薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出器件的栅极位置,然后以光刻胶为刻蚀阻挡层依次刻蚀掉暴露的第二层绝缘薄膜和第一层导电薄膜,未被刻蚀掉的第一层导电薄膜和第二层绝缘薄膜分别形成器件的栅极206以及位于栅极之上的钝化层207,剥除光刻胶后如图3所示,其中图3a为所形成结构的俯视图示意图,图3b为图3a所示结构沿AA方向的剖面图。
第一层绝缘薄膜205可以为氧化硅、氮化硅、氧化铪或者为三氧化二铝,作为器件的栅介质层,其厚度优选为8纳米。栅极206可以为含铬、或者含镍、或者含钨的合金,比如为镍金合金、铬钨合金、钯金合金、铂金合金、镍铂金合金或者为镍钯金合金。钝化层207可以为氧化硅或者为氮化硅。
接下来,在所形成的结构的暴露表面上淀积形成第三层绝缘薄膜208,并在第三层绝缘薄膜208之上淀积一层光刻胶并掩膜、曝光、显影定义出器件源极和漏极的位置,然后以光刻胶作为刻蚀阻挡层刻蚀掉暴露出的第三层绝缘薄膜208,并继续刻蚀掉暴露出的第一层绝缘薄膜205和氮化镓铝隔离层204,以露出氮化镓沟道层203。剩余的第三层绝缘薄膜208中,位于栅极206两侧的绝缘薄膜208可以形成器件的栅极侧墙208a,位于栅极206与被定义的漏极之间的的绝缘薄膜208可以形成介于靠近漏极一侧的栅极侧墙208a和漏极之间的绝缘介质层208b,位于钝化层207之上的绝缘薄膜208的绝缘薄膜208c部分可以作为位于栅极206之上的钝化层207的一部分,剥除光刻胶后如图4所示,其中图4a为所形成结构的俯视图示意图,图4b为图4a所示结构沿AA方向的剖面图。
如上所述,在对第三层绝缘薄膜208进行刻蚀时,位于钝化层207之上的作为位于栅极206之上的钝化层207的一部分的绝缘薄膜208c部分也可以被刻蚀掉,如图4c所示。
接下来,通过外延工艺生长掺杂硅的氮化镓或者氮化镓铝,在氮化镓沟道层203之上形成器件的源极209和漏极210,并去掉多晶氮化镓,如图5所示,其中图5a为所形成结构的俯视图示意图,图5b为图5a所示结构沿AA方向的剖面图。
最后,在所形成的结构的暴露表面上淀积一层新的光刻胶并通过光刻工艺定义出器件场板、栅极、源极和漏极的位置,接着淀积第二层导电薄膜,第二层导电薄膜可以为钛铝合金、镍铝合金、镍铂合金或者为镍金合金。然后通过业界所熟知的lift-off工艺去掉淀积在光刻胶之上的第二层导电薄膜,而保留没有淀积在光刻胶之上的第二层导电薄膜,以在靠近漏极210一侧的栅极侧墙之上形成器件的场板211,场板211与源极209相连,同时形成栅极206和漏极210与外部电极相连接的源极的接触体212和漏极的接触体213,如图6所示。
如上所述,在不偏离本发明精神和范围的情况下,还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实例。

Claims (4)

1. 一种低寄生电阻高电子迁移率器件,包括:
在衬底上依次形成的氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层;
以及,在所述氮化镓铝隔离层之上形成的栅介质层;
其特征在于,还包括:
在所述栅介质层之上形成的栅极以及位于栅极之上的钝化层;
在所述栅极的两侧形成的栅极侧墙;
在所述氮化镓沟道层之上,所述栅极的两侧形成的漏极和源极;
在所述栅介质层之上,且介于漏极与靠近漏极一侧的栅极侧墙之间形成的绝缘介质层;
覆盖所述靠近漏极一侧的栅极侧墙形成的与所述源极相连的场板,且在器件的沟道长度方向上,所述场板向所述绝缘介质层以及位于栅极之上的钝化层上延伸。
2. 一种如权利要求1所述的低寄生电阻高电子迁移率器件的制备方法,其特征在于,具体步骤如下:
在衬底上依次淀积氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层;
进行有源区光刻,用光刻胶作为刻蚀阻挡层,依次刻蚀氮化镓铝隔离层、氮化镓沟道层、氮化镓铝缓冲层以形成有源区,之后去胶;
在所形成的结构的暴露表面上依次淀积第一层绝缘薄膜、第一层导电薄膜、第二层绝缘薄膜;
进行光刻、显影定义出器件的栅极的位置;
以光刻胶作为刻蚀阻挡层,依次刻蚀掉暴露出的第二层绝缘薄膜和第一层导电薄膜,之后去胶,未被刻掉的第一层导电薄膜、第二层绝缘薄膜形成器件的栅极以及位于栅极之上的钝化层;
在所形成的结构的暴露表面上淀积第三层绝缘薄膜,并通过光刻工艺定义出器件的源极和漏极的位置,然后以光刻胶作为刻蚀阻挡层,刻蚀掉暴露出的第三层绝缘薄膜,并继续刻蚀掉暴露出的第一层绝缘薄膜和氮化镓铝隔离层以露出所形成的氮化镓沟道层,之后去胶,剩余的第三层绝缘薄膜形成位于栅极两侧的栅极侧墙以及介于靠近漏极一侧的栅极侧墙与漏极之间的绝缘介质层;
通过外延工艺生长掺杂硅的氮化镓或者氮化镓铝,在暴露出的氮化镓沟道层之上形成器件的源极和漏极;
覆盖靠近漏极一侧的栅极侧墙形成与源极相连的场板,且在器件的沟道长度方向上,该场板向所形成的绝缘介质层以及位于栅极之上的钝化层上延伸。
3. 如权利要求2所述的低寄生电阻高电子迁移率器件的制备方法,其特征在于,所述的第一层绝缘薄膜为氧化硅、氮化硅、氧化铪或者为三氧化二铝,所述的第二层绝缘薄膜、第三层绝缘薄膜为氧化硅或者为氮化硅。
4. 如权利要求2所述的低寄生电阻高电子迁移率器件的制备方法,其特征在于,所述的第一层导电薄膜为含铬、含镍或者含钨的合金。
CN201310098550.7A 2013-03-25 2013-03-25 一种低寄生电阻高电子迁移率器件及其制备方法 Expired - Fee Related CN103219369B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310098550.7A CN103219369B (zh) 2013-03-25 2013-03-25 一种低寄生电阻高电子迁移率器件及其制备方法
PCT/CN2014/073943 WO2014154120A1 (zh) 2013-03-25 2014-03-24 一种采用先栅工艺的高电子迁移率器件及其制造方法
US14/651,984 US20150333141A1 (en) 2013-03-25 2014-03-24 A high electron mobility device based on the gate-first process and the production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310098550.7A CN103219369B (zh) 2013-03-25 2013-03-25 一种低寄生电阻高电子迁移率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103219369A true CN103219369A (zh) 2013-07-24
CN103219369B CN103219369B (zh) 2015-10-28

Family

ID=48816998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310098550.7A Expired - Fee Related CN103219369B (zh) 2013-03-25 2013-03-25 一种低寄生电阻高电子迁移率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103219369B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208518A (zh) * 2013-03-25 2013-07-17 复旦大学 一种源漏非对称自对准的射频功率器件及其制备方法
WO2014154125A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种实现源漏栅非对称自对准的射频功率器件及制造方法
WO2014154120A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种采用先栅工艺的高电子迁移率器件及其制造方法
CN112053954A (zh) * 2020-08-21 2020-12-08 深圳市汇芯通信技术有限公司 高电子迁移率晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US20090072272A1 (en) * 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US20090072272A1 (en) * 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208518A (zh) * 2013-03-25 2013-07-17 复旦大学 一种源漏非对称自对准的射频功率器件及其制备方法
WO2014154125A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种实现源漏栅非对称自对准的射频功率器件及制造方法
WO2014154120A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种采用先栅工艺的高电子迁移率器件及其制造方法
CN103208518B (zh) * 2013-03-25 2015-08-26 复旦大学 一种源漏非对称自对准的射频功率器件及其制备方法
CN112053954A (zh) * 2020-08-21 2020-12-08 深圳市汇芯通信技术有限公司 高电子迁移率晶体管及其制造方法

Also Published As

Publication number Publication date
CN103219369B (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
CA2538077C (en) Fabrication of single or multiple gate field plates
CN101320751B (zh) Hemt器件及其制造方法
CN103219376A (zh) 氮化镓射频功率器件及其制备方法
US20150333141A1 (en) A high electron mobility device based on the gate-first process and the production method thereof
JPS5950567A (ja) 電界効果トランジスタの製造方法
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN110600542A (zh) 一种具有П型栅的GaN基射频器件及其制备方法
Kudara et al. High output power density of 2DHG diamond MOSFETs with thick ALD-Al 2 O 3
CN103219369A (zh) 一种低寄生电阻高电子迁移率器件及其制备方法
Romanczyk et al. Record 34.2% efficient mm‐wave N‐polar AlGaN/GaN MISHEMT at 87 GHz
CN101320750A (zh) Hemt器件及其制造方法
CN115398644A (zh) 基于iii族氮化物的晶体管器件
CN103219379B (zh) 一种采用先栅工艺的高电子迁移率器件及其制备方法
CN103208518B (zh) 一种源漏非对称自对准的射频功率器件及其制备方法
CN103219378B (zh) 一种低寄生电阻射频功率器件及其制备方法
CN107170800B (zh) 一种复合钝化层栅场板GaN HEMT元胞结构及器件
CN103219377B (zh) 一种实现源漏栅非对称自对准的射频功率器件及其制备方法
CN108649069A (zh) 漏扩展结构的射频GaN/AlGaN器件及其制备方法
US20160013304A1 (en) A radio frequency power device for implementing asymmetric self-alignment of the source, drain and gate and the production method thereof
US8536645B2 (en) Trench MOSFET and method for fabricating same
RU2465682C1 (ru) Способ изготовления свч полевого транзистора с барьером шотки
CN113540229B (zh) 半导体器件及其制作方法
JP5056046B2 (ja) 半導体装置
CN114078966B (zh) 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法
Huang et al. Investigation of a GaN-on-Si HEMT optimized for the 5th-generation wireless communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028