CN1164760A - 半导体器件的t形栅加工方法 - Google Patents
半导体器件的t形栅加工方法 Download PDFInfo
- Publication number
- CN1164760A CN1164760A CN 96104462 CN96104462A CN1164760A CN 1164760 A CN1164760 A CN 1164760A CN 96104462 CN96104462 CN 96104462 CN 96104462 A CN96104462 A CN 96104462A CN 1164760 A CN1164760 A CN 1164760A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- sio
- gaas
- film
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明公开了一种半导体器件的T形栅加工方法，它用普通工艺设备、采取斜角蒸发金属膜，缩小光刻胶窗口，形成胶与金属膜构成的双层掩膜、反应离子刻蚀在SiO2上得到尺寸狭窄的凹槽，再进行套刻，经蒸发势垒金属剥离得到不同尺寸的T形栅，最小可达0.1μm左右。本发明还具有制造加工可控性和重复性好，成品率高，操作简易工艺难度小，成本低廉等优点，具有推广实用价值，特别适合制作毫米波HEMT、P-HEMT器件及其单片电路。
Description
本发明涉及一种半导体器件的T形栅加工方法，特别适用于半导体0.1μm的T形栅加工工艺技术。
0.1μmT形栅是毫米波HEMT、P-HEMT器件及其单片电路的关键工艺之一，国外自八十年代投入大量人力财力，从事微细加工的设备和技术研究，开发出多种加工技术，如电子束直接光刻法；X射线曝光法；聚焦离子束无掩膜法等等。其中用得最为广泛的是电子束直接光刻法，它利用两层以上的光刻胶，在胶上曝光显影得到“T”形的窗口，经蒸发金属、剥离后制造出细至0.1μm以下的“T”形栅，但是这种方法加工0.1μm的T形栅，设备复杂昂贵，成本高，加工费时，并且外国又对我国禁运电子束曝光机。
中国专利号95101600、《在半导体表面制造T形栅极的方法》中公开了半导体的T形栅加工方法，它是按T形电极顶宽的尺寸在半导体表面的胶层挖槽，再用淀积和定向刻蚀法使槽内形成介质侧壁，再经淀积金属并剥离栅区以外的胶层与金属层，留下最终的T形栅电极，这种方法本质上与1989年IEEE MTFS Digest、P1023至1026页的资料所报道的方法相同。
本发明的目的在于避免上述背景技术中的不足之处而提供一种不用昂贵电子束曝光机、采用普通工艺设备制造半导体的T形栅加工方法，并这种方法还具有工艺难度小，容易控制操作，重复性好，成品率高，加工成本低等特点，特别能做出0.1μm的T形栅。
本发明的目的是这样实现的，它包含的制造加工步骤有：
(1)在砷化镓(GaAs)1衬底上淀积一层二氧化硅(SiO2)2膜，二氧化硅(SiO2)2膜上涂一层光刻胶3：
(2)用一块1微米(1μm)至5微米(5μm)的掩膜版放在光刻胶3上，曝光显影出近似矩形的光刻胶窗口，露出胶窗口底部的(SiO2)2；
(3)对光刻胶上表面及胶窗口内以入射角度α＜90°的斜角蒸发铝膜4，缩小光刻胶窗口底部裸露SiO2(2)的尺寸l至所需要的T形栅尺寸，在二氧化硅(SiO2)2膜上形成由光刻胶3和铝膜4构成的双层掩膜；
(4)反应离子刻蚀双层掩膜下裸露的二氧化硅(SiO2)2，在二氧化硅(SiO2)2膜上得到尺寸缩小了的狭窄凹槽；
(5)用磷酸(H3PO4)和乙醇去除二氧化硅(SiO2)2上的铝膜4和光刻胶膜3；
(6)重新在砷化镓(GaAs)1衬底片上涂光刻胶3，把另一块掩膜版放在(GaAs)1片子上，使掩膜片上的1μm左右的T形栅的顶部图形与二氧化硅(SiO2)2膜上凹槽套刻，经曝光显影后在胶上得到T形栅顶部图形；
(7)对砷化镓(GaAs)1控槽后，在砷化镓(GaAs)1片上垂直蒸发势垒金属膜4，剥离掉(GaAs)1上光刻胶3及光刻胶3上的势垒金属4，得到所需的T形栅。
本发明还包含以下制造加工步骤：
本发明砷化镓(GaAs)1衬底上淀积一层厚度为1000至6000的二氧化硅(SiO2)2膜，在二氧化硅(SiO2)2上涂一层厚度为5000至20000的光刻胶(3)。
本发明磷酸(H3PO4)去除铝膜4采用的温度为40℃至80℃。
本发明在蒸发光刻中，由于光的波动性，通常光学光刻的极限为0.5μm左右。利用粒子性强波动性弱的蒸发束流，控制蒸发束流的蒸发方向入射斜角α，就可以调整光刻胶窗口底部的尺寸，即调整光刻胶窗口下裸露二氧化硅(SiO2)2的区域尺寸(既无光刻胶膜3，也无铝膜4复盖的区域)，由于铝膜4的反应离子刻蚀速率比二氧化硅(SiO2)慢得多，经反应离子刻蚀后，在二氧化硅(SiO2)2膜上得到尺寸缩小了的凹槽，凹槽的尺寸l可以小于0.1μm。从理论上讲，此窗口的尺寸l大小只与蒸发束流的入射斜角α和光刻胶3的厚度h有关，而与光刻胶窗口本身尺寸无关，即l＝h.tgα。在本发明加工中，入射斜角α和光刻胶3厚度h是很容易控制的物理量，所以凹槽尺寸l的大小很容易控制，因而操作中有较理想的可控性和重复性。
另外本发明中由于在二氧化硅(SiO2)2膜上得到了凹槽尺寸l与光刻胶窗口本身尺寸大小无关，因而可以用较粗的掩膜版，如1μm以上掩膜版，获得很细的栅条，粗条掩膜版比较容易得到高质量的图形，而且容易制造，大大地降低了对制版精度的要求，光刻难度也降低。
本发明用光刻胶3和铝膜4构成的双层掩膜，反应离子刻蚀二氧化硅(SiO2)2，既缩小了其本身窗口，同时又得到了极大的二氧化硅(SiO2)2与铝膜4的刻蚀比，避开了二氧化硅(SiO2)2与光刻胶3的刻蚀比不很大的困难，大大减小了工艺难度。
本发明相比背景技术有如下优点：
1.本发明没有用昂贵的电子束曝光机，而是采用蒸发入射斜角、反应离子刻蚀双层掩膜方法、用普通的工艺设备制造出了半导体的T形栅，大大降低了加工成本。
2.本发明利用控制蒸发入射斜角α和光刻胶3的厚度h来制造出T形栅，因此制造加工具有可控性和重复性，能大大提高制造的成品率，而且容易控制操作。
3.本发明可以用较粗的掩膜版，获得很细的栅条，容易获得高质量的图形，大大地降低了制版精度和光刻难度。并且采用了光刻胶和铝膜构成的双层掩膜，得到了铝膜与SiO2的极大刻蚀比，又避开了光刻胶与SiO2刻蚀比小的困难，因而大大减小了工艺难度，能较方便的制造出不同尺寸甚至小于0.1μm的T形栅，具有推广实用价值。
以下结合附图对本发明作进一步详细描述。
图1是本发明斜角蒸发铝膜4的工艺结构示意图。
图2是本发明反应离子刻蚀二氧化硅(SiO2)2的工艺结构示意图。
图3是本发明套刻二氧化硅(SiO2)2窗口的工艺结构示意图。
图4是本发明T形栅结构示意图。
参照图1至图4，本发明采取以下加工步骤：
(1)利用市场上通用的PECV型淀积炉在砷化镓(GaAs)1衬底上淀积一层二氧化硅(SiO2)2膜，膜厚度为1000至6000，实施例淀积的SiO2膜厚度为3500，然后采用常规方法处理GaAs片子的正面，并在SiO2膜上涂一层光刻胶3，厚度为5000至20000，实施例采用AZ1450型光刻胶，涂光刻胶3的厚度h为1μm左右，并用烘箱前烘温度为100℃、时间为15分钟。
(2)用一块1微米(1μm)至5微米(5μm)的掩膜版放在光刻胶3上，曝光显影出近似矩形的光刻胶窗口，露出胶窗口底部的(SiO2)2。实施例采用1μm左右的掩膜版，在常规曝光机上曝光15秒钟，再放在四甲基氢氧化铵比水等于1∶3的显影液中进行显影1分钟，再后用烘箱后烘，温度为100℃、时间为15分钟进行坚膜，得到近似1μm光刻胶窗口，同时露出胶窗口底部的SiO2(2)。
(3)对光刻胶窗口内及光刻胶上表面以蒸发方向角度α＜90°的斜角蒸发铝膜4，缩小光刻胶窗口底部裸露SiO2的尺寸至l，在二氧化硅(SiO2)2膜上形成由光刻胶3和铝膜4构成的双层掩膜。实施例采用市售的电子束蒸发台进行斜角蒸发铝膜4，蒸发铝膜4的厚度为600左右，斜角蒸发角度α取决于所需T形栅的尺寸l，斜角蒸发角度α的角度越小，则制造加工的T形栅的尺寸l越小。
(4)采用市售通用的反应离子刻蚀机反应离子刻蚀双层掩膜下裸露的二氧化硅(SiO2)2，在二氧化硅(SiO2)2膜上得到缩小了的凹槽，凹槽的尺寸l即是T形栅所需的尺寸。实施例反应离子刻蚀采用的功率为50W、气压为1帕、时间为8分钟。
(5)用磷酸(H3PO4)和乙醇去除二氧化硅(SiO2)2上的铝膜4和光刻胶膜3，磷酸(H3PO4)的温度为40℃至80℃，实施例采用温度为40℃的磷酸(H3PO4)及用乙醇分别去除铝膜4和光刻胶膜3。
(6)重新在GaAs1衬底片上涂光刻胶3，实施例用市售AZ1450胶，厚度为1μm，把另一块掩膜版放在GaAs 1片子上，使掩膜版上1μm左右的T形栅顶部图形与SiO2膜上缩小的凹槽套刻，曝光显影后在光刻胶3上得到T形栅顶部图形，实施例套刻的方法也是采用1μm左右的掩膜版，在常规曝光机上曝光15秒钟，放在四甲基氢氧化铵比水等于1∶3的显影液中进行显影1分钟，再后用烘箱后烘温度为100℃、时间为15分钟进行坚膜，在光刻胶3上得到近似1μmT形栅顶部图形。
(7)对砷化镓(GaAs)1控槽，然后用市售电子束蒸发台在砷化镓(GaAs)1片上垂直蒸发势垒金属膜4，再剥离掉GaAs 1上光刻胶3和光刻胶3上的势垒金属4，最终得到所需的T形栅。实施例势垒金属4可以采用铝金属，也可采用其它金属作势垒金属4。
Claims (3)
1.一种半导体器件的T形栅加工方法，其特征在于它包含的加工步骤有：
(1)在砷化镓(GaAs)(1)衬底上淀积一层二氧化硅(SiO2)(2)膜，二氧化硅(SiO2)(2)膜上涂一层光刻胶(3)；
(2)用一块1微米(1μm)至5微米(5μm)的掩膜版放在光刻胶(3)上，曝光显影出近似矩形的光刻胶窗口，露出胶窗口底部的SiO2(2)；
(3)对光刻胶上表面及胶窗口内以入射角度α＜90°的斜角蒸发铝膜(4)，缩小光刻胶窗口底部裸露SiO2(2)的尺寸l至所需要的T形栅尺寸，在二氧化硅(SiO2)(2)膜上形成由光刻胶(3)和铝膜(4)构成的双层掩膜；
(4)反应离子刻蚀双层掩膜下裸露的二氧化硅(SiO2)(2)，在二氧化硅(SiO2)(2)膜上得到尺寸缩小了的狭窄凹槽；
(5)用磷酸(H3PO4)和乙醇去除二氧化硅(SiO2)(2)上的铝膜(4)和光刻胶膜(3)；
(6)重新在砷化镓(GaAs)衬底片上涂光刻胶(3)，把另一块掩膜版放在GaAs(1)片子上，使掩膜版上的1μm左右的T形栅的顶部图形与二氧化硅(SiO2)(2)膜上凹槽套刻，经曝光显影后在光刻胶(3)上得到T形栅顶部图形；
(7)对砷化镓(GaAs)(1)控槽后，在砷化镓(GaAs)(1)片上垂直蒸发势垒金属膜(4)，剥离掉GaAs(1)上光刻胶(3)及光刻胶(3)上的势垒金属(4)，得到所需的T形栅。
2.根据权利要求1所述的半导体器件的T形栅加工方法，其特征在于砷化镓(GaAs)(1)衬底上淀积一层厚度为1000至6000的二氧化硅(SiO2)(2)膜，在二氧化硅(SiO2)(2)上涂一层厚度为5000至20000的光刻胶(3)。
3.根据权利要求1或2所述的半导体器件的T形栅加工方法，其特征在于磷酸(H3PO4)去除铝膜(4)采用的温度为40℃至80℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96104462A CN1048354C (zh) | 1996-05-03 | 1996-05-03 | 半导体器件的t形栅加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96104462A CN1048354C (zh) | 1996-05-03 | 1996-05-03 | 半导体器件的t形栅加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1164760A true CN1164760A (zh) | 1997-11-12 |
| CN1048354C CN1048354C (zh) | 2000-01-12 |
Family
ID=5118366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96104462A Expired - Fee Related CN1048354C (zh) | 1996-05-03 | 1996-05-03 | 半导体器件的t形栅加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1048354C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1110065C (zh) * | 2000-04-05 | 2003-05-28 | 信息产业部电子第十三研究所 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
| CN102054764A (zh) * | 2009-11-09 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用KrF及其以下工艺制作半导体器件长方形孔的方法 |
| CN101591797B (zh) * | 2008-05-30 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
| CN102110738B (zh) * | 2009-12-25 | 2013-04-24 | 华东光电集成器件研究所 | 一种双面psd器件的制造方法 |
| CN110010457A (zh) * | 2019-04-28 | 2019-07-12 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| CN111952177A (zh) * | 2020-08-20 | 2020-11-17 | 中国科学院半导体研究所 | Hemt器件及其制作方法 |
| CN111994867A (zh) * | 2020-08-02 | 2020-11-27 | 南京大学 | 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
| CN1112288A (zh) * | 1995-02-21 | 1995-11-22 | 中国科学院微电子中心 | 在半导体表面制造t形栅极的方法 |
-
1996
- 1996-05-03 CN CN96104462A patent/CN1048354C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1110065C (zh) * | 2000-04-05 | 2003-05-28 | 信息产业部电子第十三研究所 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
| CN101591797B (zh) * | 2008-05-30 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
| CN102054764A (zh) * | 2009-11-09 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用KrF及其以下工艺制作半导体器件长方形孔的方法 |
| CN102054764B (zh) * | 2009-11-09 | 2013-04-24 | 上海华虹Nec电子有限公司 | 用KrF工艺及线宽小于KrF的工艺制作半导体器件长方形孔的方法 |
| CN102110738B (zh) * | 2009-12-25 | 2013-04-24 | 华东光电集成器件研究所 | 一种双面psd器件的制造方法 |
| CN110010457A (zh) * | 2019-04-28 | 2019-07-12 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| CN111994867A (zh) * | 2020-08-02 | 2020-11-27 | 南京大学 | 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法 |
| CN111952177A (zh) * | 2020-08-20 | 2020-11-17 | 中国科学院半导体研究所 | Hemt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1048354C (zh) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hatzakis | Electron resists for microcircuit and mask production | |
| US20030134232A1 (en) | Radiation-sensitive composition and method for forming patterns and fabricating semiconductor devices | |
| JPH0577355B2 (zh) | ||
| CN1048354C (zh) | 半导体器件的t形栅加工方法 | |
| CN1110065C (zh) | 半导体器件栅帽与栅足自对准的t形栅加工方法 | |
| US4390394A (en) | Method of structuring with metal oxide masks by reactive ion-beam etching | |
| KR101131101B1 (ko) | 반사형 편광판의 제조방법 | |
| CN100576579C (zh) | 一种制备铟柱的方法 | |
| US5089361A (en) | Mask making process | |
| CN111453692B (zh) | 纳米柱阵列及其制备方法 | |
| JPS5619030A (en) | Production of liquid crystal display element | |
| CN116759310B (zh) | 一种使用正型光刻胶的金属剥离方法 | |
| US20040126676A1 (en) | Method of manufacturing color filter | |
| CN1248292C (zh) | 半导体器件栅凹槽与n+凹槽自对准加工方法 | |
| CN100399543C (zh) | 基于自组装技术的交叉阵列结构有机器件制备方法 | |
| Beecken et al. | The fabrication of 100 to 200‐nm‐diameter orifices in free‐standing 100 and 200‐nm‐thick foils | |
| US7517770B2 (en) | Method for forming metal line and semiconductor device including the same | |
| JPH04284620A (ja) | 半導体装置の製造方法 | |
| JP2620952B2 (ja) | 微細パターン形成方法 | |
| US5895271A (en) | Metal film forming method | |
| CN1063552C (zh) | 一种量子线超微细图形的制作方法 | |
| JPS6358446A (ja) | パタ−ン形成方法 | |
| CN1177949C (zh) | 高分子膜表面选区镀膜方法 | |
| KR100299428B1 (ko) | 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법 | |
| CN1828424A (zh) | 利用光酸产生剂制造半导体组件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1048499 Country of ref document: HK |