CN109860288A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109860288A
CN109860288A CN201811082020.2A CN201811082020A CN109860288A CN 109860288 A CN109860288 A CN 109860288A CN 201811082020 A CN201811082020 A CN 201811082020A CN 109860288 A CN109860288 A CN 109860288A
Authority
CN
China
Prior art keywords
layer
fin
channel layer
active layers
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811082020.2A
Other languages
English (en)
Inventor
吴肇欣
张立成
戴承家
杨舜丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109860288A publication Critical patent/CN109860288A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置包含基板、通道层、主动层以及栅极电极。通道层具有位于该基板上的一鳍部。主动层至少位于通道层的鳍部上。主动层用以沿着通道层与主动层之间的介面，使二维电子气形成于通道层中。栅极电极接触通道层的鳍部的侧壁。

Description

半导体装置
技术领域
本揭露是关于半导体装置及其制造方法。
背景技术
在半导体科技中，由于其特性，三五族半导体化合物用以形成各种集成电路装置，例如高功率场效晶体管、高频晶体管、或高电子移动速度晶体管。高电子移动速度晶体管是一种以两种不同能隙的材料的接面(例如异质接面)作为通道的场效晶体管，而不同于常见的金属氧化物半导体场效晶体管以掺杂区作为通道。相较于金属氧化物半导体场效晶体管，高电子移动速度晶体管有多种吸引人的特质，包含高电子移动率且能在高频传输信号等。
发明内容
本揭露的部分实施方式提供一种半导体装置包含基板、通道层、主动层以及栅极电极。通道层具有位于该基板上的一鳍部。主动层至少位于通道层的鳍部上。主动层用以沿着通道层与主动层之间的介面，使二维电子气形成于通道层中。栅极电极接触通道层的鳍部的侧壁。
附图说明
从以下详细叙述并搭配附图检阅，可理解本揭露的态样。应注意到，多种特征并未以产业上实务标准的比例绘制。事实上，为了清楚讨论，多种特征的尺寸可以任意地增加或减少。在说明书及附图中，相似的标号代表相似的特征。
图1为根据本揭露的部分实施方式的形成高电子移动速度晶体管的方法的流程图；
图2至图6B绘示根据本揭露的部分实施方式的形成高电子移动速度晶体管的方法中的各个阶段；
图7为根据本揭露的部分实施方式的形成半导体装置的方法的流程图；
图8为根据本揭露的部分实施方式的半导体装置的剖面示意图；
图9为根据本揭露的部分实施方式的高电子移动速度晶体管的剖面示意图。
具体实施方式
以下本揭露将提供许多个不同的实施方式或实施例以实现所提供的专利标的的不同特征。许多元件与设置将以特定实施例在以下说明，以简化本揭露。当然这些实施例仅用以示例而不应用以限制本揭露。举例而言，叙述“第一特征形成于第二特征上”包含多种实施方式，其中涵盖第一特征与第二特征直接接触，以及额外的特征形成于第一特征与第二特征之间而使两者不直接接触。此外，于各式各样的实施例中，本揭露可能会重复标号以及/或标注字母。此重复是为了简化并清楚说明，而非意图表明这些讨论的各种实施方式以及/或配置之间的关系。
更甚者，空间相对的词汇，例如“下层的”、“低于”、“下方”、“之下”、“上层的”、“上方”等相关词汇，于此用以简单描述元件或特征与另一元件或特征的关系，如图所示。在使用或操作时，除了图中所绘示的转向之外，这些空间相对的词汇涵盖装置的不同的转向。或者，这些装置可旋转(旋转90度或其他角度)，且在此使用的空间相对的描述语可作对应的解读。
高电子移动率晶体管(High Electron Mobility Transistor；HEMT)是一种场效晶体管，用以提供低噪声指数以及高阶微波频率性能。这是用于高速、高频、低噪声数字电路以及微波电路应用方面的重要元件。这些应用包含计算机计算、电信以及仪器。且，该晶体管也用于在高射频有高性能需求的射频设计。高电子移动率晶体管结构包含通道层以及主动层。二维电子气(two-dimensional electron gas；2-DEG)产生于邻近通道层与主动层的界面的通道层中。在高电子移动率晶体管结构中，使用二维电子气作为电荷载体。即使没有外加电压于高电子移动率晶体管结构上，二维电子气仍会产生。因此，高电子移动率晶体管结构是一个天然的常开(normally ON)结构，其具有负的阈值电压(thresholdvoltage)。在设计用于电力应用的电路的考量中，包含将常开的高电子移动率晶体管结构转换为常关(normally OFF)的高电子移动率晶体管结构，其具有正的阈值电压。
图1为根据本揭露的部分实施方式的形成高电子移动速度晶体管的方法100的流程图。图1至图6B绘示根据本揭露的部分实施方式的形成高电子移动速度晶体管的方法100中的各个阶段。此描述仅为例示，而不意图进一步限制后续专利申请范围中所载的内容。应了解到，可以在图1步骤之前、之中以及之后加入额外的步骤，且对于该方法的另一部分实施方式，以下提到的部分步骤可以被取代或取消。步骤/程序的顺序可以被改变。
参照图2，方法100从步骤102开始，在基板210上，依序地形成缓冲层220、通道层230、主动层240、蚀刻停止层250以及掺杂磊晶层260。
基板210可以是半导体基板，例如块状基板、绝缘上半导体(semiconductor-on-insulator；SOI)基板等。基板210可包含晶圆，例如砷化镓晶圆。绝缘上半导体基板通常包含一层半导体材料形成于绝缘层上。绝缘层可例如为埋氧化物层、硅氧化物层等。绝缘层可提供于基板上，例如为硅或玻璃基板上。也可以采用其他基板，例如多层或渐变基板。于部分实施方式中，基板210的半导体材料可包含硅；锗；化合物半导体包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及/或锑化铟；合金半导体包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及/或GaInAsP；及其组合。
缓冲层220可包含一或多个三五族半导体化合物层。缓冲层220可具有适当的晶格结构以及/或热膨胀系数，以弥补基板210以及其上覆盖的层体(例如通道层230)之间的晶格不匹配以及/或热膨胀系数不匹配。举例而言，缓冲层220是由AlxGa(1-x)As所组成，而通道层230是由InyGa(1-y)As所组成，其中x与y分别是在大约0至大约1的范围内。于部分实施方式中，缓冲层220并未有意地掺杂，举例而言，并未有意地设置掺杂物，而是因为制程污染而被掺杂。于部分实施方式中，可以省略缓冲层220。
通道层230以及主动层240可包含一或多个三五族半导体化合物层，其中通道层230以及主动层240的组成不同。举例而言，通道层230是由InyGa(1-y)As所组成，而主动层是由AlzGa(1-z)As所组成，其中y与z分别是在大约0至大约1的范围内。主动层240的能隙大于通道层230的能隙。因此，在主动层240以及通道层230之间，形成异质接面。在此异质界面，发生大规模的导带不连续，而使自由电子从较高能隙的主动层240扩散至较低能隙的通道层230，而形成二维电子气(2-DEG)。于此，主动层可包含delta掺杂层DL1(例如硅delta掺杂层、锗delta掺杂层或包含三五族半导体的其他n型半导体材料的delta掺杂层)，其邻近通道层230且与通道层230分隔，以提供电子载体至通道层230。delta掺杂层DL1以短划虚线表示。因此，在通道层230中，形成高移动传导电子的薄层E1。此薄层E1也称为二维电子气，且薄层E1形成载体通道(也称为载体通道E1)。此二维电子气薄层E1是邻近于主动层240以及通道层230之间的介面S1。薄层E1以点-短划虚线表示。主动层240以及通道层230并未有意地掺杂，举例而言，并未有意地设置掺杂物，而是因为制程污染而被掺杂。因为通道层230未经掺杂或未有意地掺杂，载体通道具有高电子迁移率，电子可以自由地移动而不与杂质发生碰撞，或实质上减少与杂质发生的碰撞。
于部分实施方式中，当通道层230以及缓冲层220的组成不同时，缓冲层220可选择性地包含delta掺杂层DL2(例如硅delta掺杂层、锗delta掺杂层或包含三五族半导体的其他n型半导体材料的delta掺杂层)，其邻近通道层230，以在通道层230内形成二维电子气薄层E2，其中此另一二维电子气薄层E2是邻近于缓冲层220以及通道层230之间的介面S2。delta掺杂层DL2以短划虚线表示。薄层E2以点-短划虚线表示。应了解到，于部分实施方式中，可以省略delta掺杂层DL2以及薄层E2。
由于成长层的晶格结构会与其底下的层体相同，半导体层220～240具有相同的晶格结构。于部分实施方式中，缓冲层220(例如AlGaAs)、通道层(例如InGaAs)以及主动层240(例如AlGaAs)可由具有闪锌矿(ZB)晶格结构的三五族半导体所形成，其不具有极化面，delta掺杂层DL1与D2有助于在这些三五族半导体层内形成二维电子气。于部分其他实施方式中，当缓冲层220、通道层以及主动层240由具有纤锌矿(wurtzite)晶格结构的三五族半导体所形成，其具有极化面，可不通过delta掺杂层形成二维电子气。于部分实施方式中，缓冲层220、通道层230以及主动层240可具有三氮族半导体。举例而言，缓冲层220包含氮化铝镓(AlGaN)，通道层230包含氮化镓(GaN)，主动层240包含氮化铝镓(AlGaN)。在这些实施方式中，经由极化面，压电效应产生的电子从主动层240掉至通道层230，继而在通道层230内产生高移动传导电子的薄层E1与E2。
蚀刻停止层250可包含一或多个三五族半导体化合物层，其具有与其下的主动层240一样的晶格结构。举例而言，蚀刻停止层250可包含砷化铝(AlAs)。蚀刻停止层250的厚度为1纳米至10纳米之间，例如4纳米。蚀刻停止层250的厚度设计成能够停止后续的蚀刻制程。
掺杂磊晶层260位于蚀刻停止层250上，且可由适当的三五组半导体层掺杂适当的掺杂物所组成，在后续制程中，掺杂磊晶层260可与金属形成欧姆接触。掺杂磊晶层260可具有与其下的蚀刻停止层250相同的晶格结构。举例而言，掺杂磊晶层260可包含砷化镓。掺杂磊晶层260可以是无铝的。于部分实施方式中，掺杂磊晶层260经n型掺杂物原位掺杂，例如但不限于，硅、氧或其组合。掺杂磊晶层260可具有高于1018/cm3的n型杂质浓度。于部分实施方式中，掺杂磊晶层260是经p型掺杂物原位掺杂，例如但不限于，镁、钙、锌、铍、碳及其组合。掺杂磊晶层260可具有高于1018/cm3的p型杂质浓度。在此文中，词汇“被原位掺杂”或“原位掺杂”表示磊晶层在其磊晶成长的过程中被掺杂。于部分实施方式中，掺杂物可以植入至已磊晶成长完的的磊晶层，而不同于原位掺杂。
半导体层220～260可经由适当的沉积制程而形成，例如化学气相沉积法(chemical vapor deposition；CVD)、低压化学气相沉积法(low pressure CVD；LPCVD)、常压化学气相沉积法(atmospheric pressure CVD；APCVD)、超高真空化学气相沉积法(ultrahigh vacuum CVD；UHVCVD)、原子层沉积法(atomic layer deposition；ALD)、分子层沉积法(molecular layer deposition；MLD)、电浆化学气相沉积法(plasma enhancedCVD；PECVD)、金属有机化学气相沉积法(metal-organic CVD；MOCVD)、分子束磊晶(molecular beam epitaxy；MBE)、溅镀等或其组合。
参照图3A与图3B，图3B是沿图3A的线3B-3B的剖面图。方法100来到步骤104，其中图案化掺杂磊晶层260、蚀刻停止层250、主动层240以及通道层230，而形成多个凹槽R1。于部分实施方式中，在掺杂磊晶层260上形成图案化光罩，以定义凹槽R1的形成位置。接着，进行蚀刻制程，以移除图案化光罩露出的掺杂磊晶层260、蚀刻停止层250、主动层240以及通道层230的部分。此蚀刻制程可以使用氯基或氟基蚀刻剂，例如BCl3/Ar。对于该蚀刻制程，相较于掺杂磊晶层260、蚀刻停止层250、主动层240以及通道层230，图案化光罩具有较高的蚀刻阻抗。掺杂磊晶层260、蚀刻停止层250、主动层240以及通道层230的剩余部分受到图案化光罩的保护，此后亦分别称为掺杂磊晶层260’、蚀刻停止层250’、主动层240’以及通道层230’。于部分实施方式中，缓冲层220的一部分也被蚀刻移除而凹陷，且缓冲层220的剩余部分此后称为缓冲层220’。于部分其他实施方式中，缓冲层220可维持完整的，而未凹陷。
在图案化之后，掺杂磊晶层260’包含鳍部262以及侧部264，且每个鳍部262的相对两端分别分别连接至侧部264。主动层240’包含鳍部242以及侧部244，且每个鳍部242的相对两端分别分别连接至侧部244。通道层230’包含鳍部232以及侧部234，且每个鳍部232的相对两端分别分别连接至侧部234。缓冲层210’包含鳍部222、侧部224以及凹部226，且每个鳍部222的相对两端分别分别连接至侧部224。凹槽R1将一叠的鳍部222、232、242、262与另一叠的鳍部222、232、242、262分开。鳍部222、232、242分别具有外露于凹槽R1的侧壁222S、232S、242S。于此，鳍部222、232、242的组合称为鳍式结构FS，其具有鳍侧壁FSS，鳍侧壁FSS包含侧壁222S、232S、242S。在图案化制程之后，可进行蚀刻制程以移除图案化光罩。
参照图4，方法100来到步骤106，分别于位于掺杂磊晶层260’的侧部264上，形成源极/漏极特征270。源极/漏极特征270包含金、锗、镍或其组合。源极/漏极特征270的形成包含在图3A的结构上沉积金属层，其后图案化金属层以形成源极/漏极特征270。金属层可通过制程如物理气相沉积法(physical vapor deposition；PVD)或其他适合的技术而沉积。
在形成源极/漏极特征270后，可针对源极/漏极特征270，进行一热退火制程。通过热退火制程，掺杂磊晶层260’与源极/漏极特征270相互接触且反应，而激发掺杂磊晶层260’内的掺杂物，继而形成一合金，以有效电性连接源极/漏极特征270与通道。举例而言，在氮气中摄氏温度100度至400度下，进行一快速热退火制程。此退火制程可以在惰性气体下进行，例如氮气或氩气。更甚者，此退火制程可在NH3下进行。通过退火制程，可在源极/漏极特征270以及掺杂磊晶层260’之间形成欧姆接触。在此所使用的词汇“欧姆接触”是指其具有线性的电压─电流曲线(voltage-current curve)。
参照图5A与图5B，图5B是沿图5A的线5B-5B的剖面图。方法100来到步骤108，其中移除掺杂磊晶层260’的鳍部262的部分，以使图案化掺杂磊晶层260’不覆盖蚀刻停止层250’以及鳍式结构FS的部分。
于部分实施方式中，在掺杂磊晶层260上形成图案化光罩，接着进行蚀刻制程，以移除图案化光罩露出的掺杂磊晶层260’的鳍部262的部分。此蚀刻制程可以使用适当的蚀刻剂，例如柠檬酸。对于该蚀刻制程，相较于掺杂磊晶层260’，图案化光罩具有较高的蚀刻阻抗，以使鳍部262的其他部分以及侧部264受到图案化光罩的覆盖而维持完整。相较于掺杂磊晶层260’以及下方的层体(例如主动层240’、通道层230’以及缓冲层220’)，具有较高的蚀刻阻抗，因此该蚀刻制程可以被蚀刻停止层250停止。
参照图6A与图6B，图6B是沿图6A的线6B-6B的剖面图。方法100来到步骤110，其中形成环绕鳍式结构FS的栅极电极280。栅极电极280包含钛、铂、金或其组合。栅极电极280的形成包含在图5A与图5B的结构上沉积金属层，其后图案化金属层以形成栅极电极280。栅极电极280代表与萧基障壁相关联的萧基接触。萧基障壁形成于金属─半导体接面之间，在此即为在层体220’/230’/240’以及栅极电极280的接面之间。萧基障壁使栅极电极280形成一个阻障的接触或萧基接触，亦即其具有非线性且不对称地的电压─电流曲线(voltage-current curve)。
详细而言，栅极电极280具有上部282以及侧部284，上部282位于鳍式结构FS上，侧部284环绕鳍式结构FS。栅极电极280的侧部284被设计成与通道层230’的侧壁232S接触，而在侧部284与通道层230’的接面之间，形成萧基障壁。更甚者，于部分实施方式中，栅极电极280的侧部284接触鳍式结构FS的侧壁FSS(例如侧壁222S～242S)，且在侧部284与层体220’/240’的接面之间，形成萧基障壁。然而，不应以此限制本揭露的范围，于部分其他实施方式中，栅极电极280的侧部284可不接触侧壁222S或242S。
于本实施方式中，蚀刻停止层250’将栅极电极280的上部282与鳍式结构FS分隔开来。然而，不应以此限制本揭露的范围，于部分其他实施方式中，可以移除鳍式结构FS上的蚀刻停止层250’，而栅极电极280的上部282可接触鳍式结构FS。于部分实施方式中，在上部282以及主动层240’之间，也可以形成萧基障壁。
如同图6A与图6B，形成高电子移动率晶体管200。空乏区形成于在鳍式结构FS中。空乏区可以阻挡通道层230’中的二维电子气薄层E1/E2。根据栅极电极280以及通道层230’的材料，可以计算零栅极偏压下的空乏区宽度。举例而言，于本实施方式中，零栅极偏压下的空乏区宽度可以是100纳米。通过施加电压于栅极电极280上，空乏区宽度缩小或变宽，进而打开或关上高电子移动率晶体管200。
于部分实施方式中，栅极电极280的上部282用以使空乏区从通道层230’的上方延伸至通道层230’的下方，而侧部284用以使空乏区从通道层230’的相对两侧壁232S延伸至通道层230’的中央。换句话说，通过栅极电极280的上部282调整薄层E1沿垂直方向D1的空乏，通过栅极电极280的侧部284调整薄层E1沿水平方向D2的空乏，而电子可沿方向D3在薄层E1中传递。因此，电子可从一个源极/漏极特征270经由薄层E1传递至另一源极/漏极特征270。
于部分实施方式中，设计鳍式结构宽度与高度，以使栅极电极280的侧部284相较于栅极电极280的上部282更主宰这些运作。举例而言，当鳍宽度W1降低，相较于栅极电极280的上部282，薄层E1更容易受到的栅极电极280的侧部284影响而空乏。举例而言，鳍宽度W1可以低于上部282与薄层E1的距离H1的一半。于部分实施方式中，可以设计鳍宽度W1低于二倍的零栅极偏压下的空乏区宽度，例如低于100纳米，借此，在关闭状态时，侧部284产生的空乏区能延伸至整个通道层230’，且空乏区能随栅极偏压的增加而逐渐缩小。举例而言，鳍宽度W1可以是40至80纳米。因此，晶体管具有较大的阈值电压(threshold voltage)，且为常关型，继而实现增强型高电子移动率晶体管(E-mode HEMT)。
于部分实施方式中，设计鳍式结构宽度与高度，以使栅极电极280的上部282相较于栅极电极280的侧部284更主宰这些运作。举例而言，当鳍宽度W1增大，相较于栅极电极280的侧部284，薄层E1更容易受到的栅极电极280的上部282影响而空乏。举例而言，于部分实施方式中，鳍宽度W1可以高于二倍的零栅极偏压下的空乏区宽度，例如高于100纳米，借此，晶体管具有较小的阈值电压，且为常开型。举例而言，鳍宽度W1可以是100至400纳米。于此，鳍宽度W1以薄层E1的水平长度为例。然而，于部分实施方式中，鳍宽度W1可以指薄层E2的水平长度。于部分实施方式中，鳍宽度W1可以指通道层230’的鳍部232的底表面的水平长度。于部分实施方式中，高电子移动率晶体管200可包含二个掺杂层DL1与DL2，其作为电子的来源，且可以称为双delta掺杂高电子移动率晶体管(doubleδ-doped HEMT)。薄层E2可选择性形成，薄层E2的运作与薄层E1相似，在此不再赘述。
图7为根据本揭露的部分实施方式的形成半导体装置的方法300的流程图。方法300包含步骤302～308。应了解到，可以在图7的步骤之前、之中以及之后加入额外的步骤，且对于该方法的另一部分实施方式，以下提到的部分步骤可以被取代或取消。步骤/程序的顺序可以被改变。
图8为根据本揭露的部分实施方式的半导体装置的剖面示意图。同时参照图7与图8。在方法302，决定准备形成的晶体管(例如高电子移动率晶体管)的期望的阈值电压。举例而言，经由设计，于基板210的第一区A1，准备形成高阈值电压的晶体管，于基板210的第二区A2，准备形成低阈值电压的晶体管。在步骤304，将期望的阈值电压与一预定电压(例如零电压)比较。如果期望的阈值电压大于该预定电压，方法300来到步骤306，其中所形成的晶体管的鳍式结构的宽度小于一预定值(例如两倍的空乏区宽度，如100纳米)。或者，如果期望的阈值电压不大于该预定电压，方法300来到步骤308，其中所形成的晶体管的鳍式结构的宽度大于该预定值(例如两倍的空乏区宽度，如100纳米)。举例而言，高电子移动率晶体管400具有鳍式结构FS2，鳍式结构FS2具有宽度W2，其大于两倍的空乏区宽度。
通过这些方法，半导体装置包含高电子移动率晶体管200以及高电子移动率晶体管400，分别位于基板210的第一区A1与第二区A2。如前所述，高电子移动率晶体管200以及400分别包含鳍式结构FS1与FS2。鳍式结构FS1包含鳍部222-1、232-1、242-1。鳍式结构FS2包含鳍部222-2、232-2、242-2。鳍部222-1与222-2皆由缓冲层220’所形成。鳍部232-1与232-2皆由通道层230’所形成。鳍部242-1与242-2皆由主动层240’所形成。于部分实施方式中，鳍式结构FS1的宽度W1小于鳍式结构FS2的宽度W2，而高电子移动率晶体管200的阈值电压大于高电子移动率晶体管400的阈值电压。举例而言，当宽度W1小于100纳米且宽度W2大于100纳米时，高电子移动率晶体管200是常关型，高电子移动率晶体管400是常开型。
图9为根据本揭露的部分实施方式的高电子移动速度晶体管的剖面示意图。本实施方式与图6A与图6B相似，差别在于：本实施方式中，移除了蚀刻停止层250’(参照图6A与图6B)。栅极电极280的上部282可与主动层240’的鳍部242的顶部接触。因此，可以在侧部284与通道层230’的鳍部232的接面，以及顶部282与主动层240’的鳍部242的接面，形成萧基障壁。本实施方式的其他细节如同前述实施方式，在此不再赘述。
从以上讨论，可以看到本案有多个优点。应了解到，其他实施方式可提供额外的功效、并非所有的优点皆被揭露于此、且所有实施方式并不限于一特定的优点。本案优点之一是：在栅极电极以及鳍式结构的侧壁之间形成萧基障壁，以省略栅极介电层，相较于金属─绝缘体─半导体结构，能增加调制效率。本案另一优点是：空乏区从鳍式结构的侧壁延伸，而实现常开型的高电子移动速度晶体管。本案再一优点是可通过调整鳍式结构的宽度，控制晶体管的阈值电压以及操作模式(常开型/常关型)。
根据本案的部分实施方式，半导体装置包含基板、通道层、主动层以及栅极电极。通道层具有位于基板上的一鳍部。主动层至少位于通道层的鳍部上，主动层用以沿着通道层与主动层之间的介面，使二维电子气形成于通道层中。栅极电极接触通道层的鳍部的侧壁。
于部分实施方式中，主动层具有鳍部，位于通道层的鳍部上，且栅极电极更接触主动层的鳍部的侧壁。
于部分实施方式中，通道层还包含侧部，位于鳍部的一侧。半导体装置还包含源极/漏极特征，位于通道层的侧部上。
于部分实施方式中，半导体装置还包含掺杂磊晶层，位于源极/漏极特征以及通道层的侧部之间。
于部分实施方式中，半导体装置还包含蚀刻停止层，位于掺杂磊晶层以及通道层的侧部之间。
于部分实施方式中，源极/漏极特征接触掺杂磊晶层。
于部分实施方式中，主动层包含一delta掺杂层，邻近通道层。
于部分实施方式中，半导体装置还包含缓冲层，位于基板以及通道层之间。
于部分实施方式中，缓冲层包含一delta掺杂层，邻近该通道层。
于部分实施方式中，缓冲层具有鳍部，位于通道层的鳍部之下，且栅极电极更接触缓冲层的鳍部的侧壁。
根据本案的部分实施方式，半导体装置包含基板、第一晶体管以及第二晶体管。第一晶体管位于基板上且具有第一鳍式结构，其中第一鳍式结构包含第一通道层以及位于第一通道层上的第一主动层。第二晶体管位于基板上且具有第二鳍式结构，其中第二鳍式结构包含第二通道层以及位于第二通道层上的第二主动层，其中第一鳍式结构的宽度小于第二鳍式结构的宽度，且第一晶体管的阈值电压大于第二晶体管的阈值电压。
于部分实施方式中，第一晶体管还包含栅极电极，接触第一通道层的侧壁。
于部分实施方式中，第二晶体管还包含栅极电极，接触第二通道层的侧壁。
于部分实施方式中，第一主动层包含delta掺杂层，邻近第一通道层。
于部分实施方式中，第二主动层包含delta掺杂层，邻近第二通道层。
根据本案的部分实施方式，一种制造半导体装置的方法包含：于基板上，形成通道层以及主动层；图案化通道层以及主动层，以形成鳍式结构；以及在鳍式结构的侧壁上，形成栅极电极，以在栅极电极以及鳍式结构之间形成萧基障壁。
于部分实施方式中，该方法还包含：在主动层上，形成掺杂磊晶层，其中图案化该通道层以及主动层包含图案化掺杂磊晶层；以及在形成栅极电极之前，移除经图案化的掺杂磊晶层位于鳍式结构上的部分。
于部分实施方式中，该方法还包含：在移除经图案化的掺杂磊晶层的部分之前，在经图案化掺杂磊晶层上，形成源极/漏极特征，以在源极/漏极特征以及经图案化掺杂磊晶层之间形成欧姆接触。
于部分实施方式中，该方法还包含：在形成掺杂磊晶层之前，在主动层上，形成蚀刻停止层，其中移除经图案化的掺杂磊晶层的部分包含：对经图案化的掺杂磊晶层进行蚀刻程序，其中对于蚀刻程序，蚀刻停止层相较于掺杂磊晶层具有较高的蚀刻阻抗。
于部分实施方式中，形成栅极电极的进行使栅极电极接触经图案化的通道层的侧壁。
以上概述多个实施方式的特征，该技术领域具有通常知识者可较佳地了解本揭露的多个态样。该技术领域具有通常知识者应了解，可将本揭露作为设计或修饰其他程序或结构的基础，以实行实施方式中提到的相同的目的以及/或达到相同的好处。该技术领域具有通常知识者也应了解，这些相等的结构并未超出本揭露的精神与范围，且可以进行各种改变、替换、转化，在此，本揭露精神与范围涵盖这些改变、替换、转化。

Claims (1)

1.一种半导体装置，其特征在于，包含：
一基板；
一通道层，具有位于该基板上的一鳍部；
一主动层至少位于该通道层的该鳍部上，该主动层用以沿着该通道层与该主动层之间的介面，使一二维电子气形成于该通道层中；以及
一栅极电极，接触该通道层的该鳍部的一侧壁。
CN201811082020.2A 2017-11-30 2018-09-17 半导体装置 Pending CN109860288A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593151P 2017-11-30 2017-11-30
US62/593,151 2017-11-30
US15/951,988 2018-04-12
US15/951,988 US10727328B2 (en) 2017-11-30 2018-04-12 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN109860288A true CN109860288A (zh) 2019-06-07

Family

ID=66633546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811082020.2A Pending CN109860288A (zh) 2017-11-30 2018-09-17 半导体装置

Country Status (3)

Country Link
US (2) US10727328B2 (zh)
CN (1) CN109860288A (zh)
TW (1) TW201926718A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200251582A1 (en) * 2019-02-04 2020-08-06 Qualcomm Incorporated High electron mobility transistor (hemt) fin field-effect transistor (finfet)
KR102185914B1 (ko) * 2019-07-31 2020-12-02 국방과학연구소 고 전자이동도 트랜지스터
US11728391B2 (en) 2020-08-07 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 2d-channel transistor structure with source-drain engineering
KR102546323B1 (ko) * 2021-07-02 2023-06-21 삼성전자주식회사 전계 효과 게이트를 가지는 질화물 반도체 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
KR101395026B1 (ko) * 2012-10-16 2014-05-15 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
CN105810728B (zh) 2016-05-06 2019-06-18 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管

Also Published As

Publication number Publication date
US20200357908A1 (en) 2020-11-12
US10727328B2 (en) 2020-07-28
US20190165153A1 (en) 2019-05-30
US11316039B2 (en) 2022-04-26
TW201926718A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
US8338861B2 (en) III-nitride semiconductor device with stepped gate trench and process for its manufacture
CN104022148B (zh) 具有AlSiN钝化层的异质结构功率晶体管
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
TWI509796B (zh) 高電子移動率電晶體及其形成方法
CN109860288A (zh) 半导体装置
US11784248B2 (en) Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
EP1747589A1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US10340376B2 (en) Heterojunction field-effect transistor having germanium-doped source and drain regions
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
KR20110067409A (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
CN103050511B (zh) 半导体结构及形成半导体结构的方法
CN103296077B (zh) 半导体结构及其形成方法
CN105679679A (zh) 一种新型GaN基凹槽栅MISFET的制备方法
JP5768340B2 (ja) 化合物半導体装置
KR101375685B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20230246088A1 (en) Manufacturing process of an ohmic contact of a hemt device and hemt device
CN205621740U (zh) 一种新型GaN基凹槽栅MISFET器件
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN114883192A (zh) 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法
TW202425132A (zh) 半導體結構及利用昇華之製造
TW202111949A (zh) 增強型高電子遷移率電晶體
CN113508467A (zh) 在图案化衬底上的iii族氮化物半导体器件
CN113826212A (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190607

WD01 Invention patent application deemed withdrawn after publication