CN110047742A - 一种半导体器件制作方法及半导体器件 - Google Patents
一种半导体器件制作方法及半导体器件 Download PDFInfo
- Publication number
- CN110047742A CN110047742A CN201910175443.7A CN201910175443A CN110047742A CN 110047742 A CN110047742 A CN 110047742A CN 201910175443 A CN201910175443 A CN 201910175443A CN 110047742 A CN110047742 A CN 110047742A
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride
- opening
- layer nitride
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种半导体器件制作方法及半导体器件，其中方法包括如下步骤：在半导体器件的基片上覆盖第一层氮化物；在待开口处定义出蚀刻窗口；对第一层氮化物进行蚀刻，在待开口处形成凹槽；在第一层氮化物和凹槽上覆盖第二层氮化物；采用干蚀刻将覆盖在第一层氮化物和凹槽底部之上的第二层氮化物蚀刻移除，留下凹槽侧壁的第二层氮化物。上述技术方案通过在第一层氮化物先形成较大的开口，而后再通过沉积第二层氮化物对开口进行填充，从而实现小宽度开口。由于氮化物层的沉积厚度精度可控，且设备价格较低，以及在氮化物上形成较大开口的设备价格也相对较低，这可以利用价格较低的设备实现在氮化物上形成较小开口，降低了设备要求和成本。
Description
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种半导体器件制作方法及半导体器件。
背景技术
目前GaAs(砷化镓)化合物半导体的制程中小宽度T型栅极(如0.15um)的生产工艺中，是以E-Beam电子束和DUV对准设备对光刻胶进行曝光，直接达到T型栅极底部结构0.15um的线宽，而后再进行T型栅极顶部结构凹槽的形成及蒸镀金属，形成0.15umT型栅极的金属接触。
上述所提到的利用E-Beam电子束对光刻胶进行曝光的方式，存在如下缺点：
缺点1：因为T-Gate的外形结构是上宽下窄，所以此方案必须先对T型栅极顶部光刻胶曝光显影后再对底部光刻胶进行曝光，并且两次的曝光皆是使用E-Beam设备，其所需要的光刻胶材料由于其物理性特殊，导致光刻胶材料价格高昂，所以此方案的成本较高；
缺点2：由于E-beam设备是利用所产生的电子束对光刻胶进行曝光反应，所需要的制程时间漫长，导致生产效率低下；
上述所提到的利用E-Beam设备和DUV设备制作0.15umT型栅极的方式所使用的E-Beam设备和DUV设备在当今国际上具有一定的先进性，使得这两种设备价格昂贵，造成投资成本加大。
发明内容
为此，需要提供一种半导体器件制作方法及半导体器件，解决现有使用E-Beam设备和DUV设备制作小宽度开口半导体器件成本高的问题。
为实现上述目的，发明人提供了一种半导体器件制作方法，包括如下步骤：
在半导体器件的基片上覆盖第一层氮化物；
在待开口处定义出蚀刻窗口；
对第一层氮化物进行蚀刻，在待开口处形成凹槽；
在第一层氮化物和凹槽上覆盖第二层氮化物；
采用干蚀刻将覆盖在第一层氮化物和凹槽底部之上的第二层氮化物蚀刻移除，留下凹槽侧壁的第二层氮化物。
进一步地，还包括步骤：
涂布第一层光刻胶，在凹槽上方形成底部开口；
涂布第二层光刻胶，在凹槽上方形成顶部开口；
进行金属沉积，在凹槽处形成栅极，去除第一层光刻胶和第二层光刻胶。
进一步地，所述半导体器件的基片为源漏极金属的晶片。
进一步地，所述待开口处为T型栅极处。
进一步地，所述待开口处为0.15umT型栅极处。
进一步地，在待开口处定义出蚀刻窗口包括步骤：
在待开口处利用I-line对准设备定义蚀刻窗口。
本发明提供半导体器件，所述半导体器件根据上述任意一项所述方法制得。
区别于现有技术，上述技术方案通过在第一层氮化物先形成较大的开口，而后再通过沉积第二层氮化物对开口进行填充，从而实现小宽度开口。由于氮化物层的沉积厚度精度可控，且设备价格较低，以及在氮化物上形成较大开口的设备价格也相对较低，这可以利用价格较低的设备实现在氮化物上形成较小开口，降低了设备要求和成本。
附图说明
图1为具体实施方式的晶体管制作的工艺流程图；
图2为制作第一层氮化物后的半导体器件结构示意图；
图3为制作第一层氮化物开口后的半导体器件结构示意图；
图4为制作第二层氮化物后的半导体器件结构示意图；
图5为干蚀刻去除第二层氮化物后的半导体器件结构示意图；
图6为进行栅极金属沉积的半导体器件结构示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图6，首先对本实施例和附图中可能出现的英文缩写进行解释说明：
1.ND1：1stNitrideDeposition：第一层氮化物沉积
2.NP1：1stNitridePhoto：第一层氮化物蚀刻窗口黄光光刻工艺
3.NE1：1stNitrideEtch：第一层氮化物蚀刻
4.ND2：2ndNitrideDeposition：第二层氮化物沉积
5.NE2：2ndNitrideEtch：第一层氮化物蚀刻
6.TGB:TGateBottomDevelop:T型栅底部光刻工艺
7.TGT:TGateTopDevelop:T型栅顶部光刻工艺
8.TGD:TGateDeposition:T型栅器件金属沉积工艺
9.ND3：3rdNitrideDeposition：第三层氮化物沉积
10.Gatemetal：栅极金属。
本实施例提供一种半导体器件制作方法，本发明的方法重点在于形成较小的开口，包括如下步骤：首先在半导体器件的基片上覆盖第一层氮化物。半导体器件的基片是要在上面制作较小宽度开口的器件，如可以是外延片或者源漏极(D：Drain漏极，S：Source源极)金属的晶片。本发明中的氮化物可以是氮化硅，在某些实施例中，氮化物可以替换成其他化合物层(如光刻胶)，只要能形成开口即可。这个步骤在图1为ND1工艺步骤，形成的半导体器件截面如图2所示。而后在待开口处定义出蚀刻窗口；一般通过光刻工艺实现窗口定义。如图3所示，可以在第一层氮化物上涂布光刻胶，而后曝光显影，蚀刻后在光刻胶上形成开口，即图1中的ED1工艺。
定义出蚀刻窗口后，对第一层氮化物进行蚀刻，在待开口处形成凹槽。如图3所示，第一层氮化物ND1在光刻胶PR的开口下形成凹槽。如果是采用光刻工艺进行定义蚀刻窗口，而后需要去除光刻胶。然后在第一层氮化物和凹槽上覆盖第二层氮化物；如图4所示。采用干蚀刻将覆盖在第一层氮化物和凹槽底部之上的第二层氮化物蚀刻移除，留下凹槽侧壁的第二层氮化物，即进行图1中的ED2工艺，形成如图5的结构。在第一层氮化物上覆盖第二层氮化物时，则第二层氮化物在凹槽处会呈逐渐下凹趋势，如图4所示。这样第二层氮化物在凹槽的侧壁的厚度最大。在干蚀刻第二层氮化物的时候，由于第二层氮化物在凹槽的侧壁仍然会有部分第二层氮化物残留不被蚀刻，则可通过部分残留的第二层氮化物将凹槽边缘处部分填补。这样通过制作不同的第二层氮化物厚度，可以达到将凹槽的宽度进行不同程度的缩小。
上述实施例中，在待开口处定义出蚀刻窗口包括步骤：在待开口处利用I-line对准设备定义蚀刻窗口。由于现有的I-line对准设备价格相对较低，而且也只能实现较大的曝光精度，采用直接曝光的方式无法达到在第一层氮化物上直接开出较小宽度的凹槽。如现有的I-line对准设备，其曝光物理极限精度为0.4um，使用传统直曝方法无法达到0.15um的栅极线宽目标。通过本发明，就可以采用现有的较低价格的I-line对准设备来制作较小宽度的凹槽，降低了成本。
本发明可以用于制作小宽度开口或者凹槽的半导体器件，而后可以用于制作半导体器件，如可以沉积金属用于制作栅极。如图1和图6所示，还包括步骤：涂布第一层光刻胶，如图6下层的PR光刻胶，在凹槽上方形成底部开口；涂布第二层光刻胶，在凹槽上方形成顶部开口，如图6上层的PR光刻胶，进行金属沉积，如可以采用金属蒸镀工艺，在凹槽处形成栅极，即凹槽上的栅极，而后去除第一层光刻胶和第二层光刻胶，这样只留下具有栅极的半导体结构。而后如图1所示，可以进行晶体管的后续工艺。通过上述方法制得的晶体管，无需采用高精度的对准设备，降低设备的投入资金，减少生产成本。
上述所有实施例中，所述待开口处可以为T型栅极处。如可以是宽度小于0.4um的T型栅极，如所述待开口处为0.15umT型栅极处。从而可以通过现有设备实现小宽度栅极的制作，降低成本。
本发明提供半导体器件，所述半导体器件根据上述任意一项所述方法制得。通过上述方法制得的半导体器件，无需采用高精度的对准设备，降低设备的投入资金，减少生产成本。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (7)
1.一种半导体器件制作方法，其特征在于，包括如下步骤：
在半导体器件的基片上覆盖第一层氮化物；
在待开口处定义出蚀刻窗口；
对第一层氮化物进行蚀刻，在待开口处形成凹槽；
在第一层氮化物和凹槽上覆盖第二层氮化物；
采用干蚀刻将覆盖在第一层氮化物和凹槽底部之上的第二层氮化物蚀刻移除，留下凹槽侧壁的第二层氮化物。
2.根据权利要求1所述的一种半导体器件制作方法，其特征在于，还包括步骤：
涂布第一层光刻胶，在凹槽上方形成底部开口；
涂布第二层光刻胶，在凹槽上方形成顶部开口；
进行金属沉积，在凹槽处形成栅极，去除第一层光刻胶和第二层光刻胶。
3.根据权利要求1所述的一种半导体器件制作方法，其特征在于：
所述半导体器件的基片为源漏极金属的晶片。
4.根据权利要求1所述的一种半导体器件制作方法，其特征在于：
所述待开口处为T型栅极处。
5.根据权利要求4所述的一种半导体器件制作方法，其特征在于：
所述待开口处为0.15umT型栅极处。
6.根据权利要求1所述的一种半导体器件制作方法，其特征在于：
在待开口处定义出蚀刻窗口包括步骤：
在待开口处利用I-line对准设备定义蚀刻窗口。
7.半导体器件，其特征在于：所述半导体器件根据权利要求1到6任意一项所述方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910175443.7A CN110047742A (zh) | 2019-03-08 | 2019-03-08 | 一种半导体器件制作方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910175443.7A CN110047742A (zh) | 2019-03-08 | 2019-03-08 | 一种半导体器件制作方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110047742A true CN110047742A (zh) | 2019-07-23 |
Family
ID=67274698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910175443.7A Pending CN110047742A (zh) | 2019-03-08 | 2019-03-08 | 一种半导体器件制作方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047742A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1385893A (zh) * | 2001-05-16 | 2002-12-18 | 世界先进积体电路股份有限公司 | 单一晶体非挥发性记忆体元件的制法 |
| CN101673714A (zh) * | 2009-08-21 | 2010-03-17 | 上海宏力半导体制造有限公司 | 闪存单元制造工艺 |
| US20110186859A1 (en) * | 2006-12-28 | 2011-08-04 | Fujitsu Limited | High speed high power nitride semiconductor device |
| CN103887335A (zh) * | 2014-02-25 | 2014-06-25 | 中国电子科技集团公司第五十五研究所 | 一种提升频率特性的赝配高电子迁移率晶体管及制作方法 |
| CN103887334A (zh) * | 2012-12-19 | 2014-06-25 | Nxp股份有限公司 | GaN高电子迁移率晶体管和GaN二极管 |
-
2019
- 2019-03-08 CN CN201910175443.7A patent/CN110047742A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1385893A (zh) * | 2001-05-16 | 2002-12-18 | 世界先进积体电路股份有限公司 | 单一晶体非挥发性记忆体元件的制法 |
| US20110186859A1 (en) * | 2006-12-28 | 2011-08-04 | Fujitsu Limited | High speed high power nitride semiconductor device |
| CN101673714A (zh) * | 2009-08-21 | 2010-03-17 | 上海宏力半导体制造有限公司 | 闪存单元制造工艺 |
| CN103887334A (zh) * | 2012-12-19 | 2014-06-25 | Nxp股份有限公司 | GaN高电子迁移率晶体管和GaN二极管 |
| CN103887335A (zh) * | 2014-02-25 | 2014-06-25 | 中国电子科技集团公司第五十五研究所 | 一种提升频率特性的赝配高电子迁移率晶体管及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145459A (en) | Method of making a short gate field effect transistor | |
| CN105652586A (zh) | 利用曝光辅助图形来减少基底反射影响的方法 | |
| CN103887335B (zh) | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 | |
| JP2023548752A (ja) | 高透過性半導体／金属界面 | |
| CN1484853A (zh) | 具有t型接触电极的半导体器件的制造方法 | |
| CN110047742A (zh) | 一种半导体器件制作方法及半导体器件 | |
| JP2000039717A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| US12033951B2 (en) | Alignment mark structure and method for making | |
| US20240055254A1 (en) | Method for manufacturing semiconductor device | |
| US4194285A (en) | Method of making a field effect transistor | |
| US6606738B1 (en) | Analytical model for predicting the operating process window for lithographic patterning techniques based on photoresist trim technology | |
| CN110211873B (zh) | 一种低线宽半导体器件制作方法及半导体器件 | |
| JPH10135239A (ja) | 半導体装置の製造方法 | |
| JP3165712B2 (ja) | 半導体装置の製造方法 | |
| JPH0360029A (ja) | 超微細ゲートの作製方法 | |
| US20230197541A1 (en) | Glass vias and planes with reduced tapering | |
| CN107658290A (zh) | 形成光刻对准标记的方法 | |
| JP2914236B2 (ja) | 半導体装置の製造方法 | |
| JPH02191348A (ja) | 半導体装置用電極の形成方法 | |
| JP3157647B2 (ja) | 半導体装置の製造方法 | |
| KR100346604B1 (ko) | 계단형 패턴 프로파일을 얻을 수 있는 마스크 패턴 | |
| US8507346B2 (en) | Method of forming a semiconductor device having a cut-way hole to expose a portion of a hardmask layer | |
| JP2001015587A (ja) | 半導体装置の製造方法 | |
| JPH05152294A (ja) | 微細パターンの形成方法と半導体装置の製造方法 | |
| CN115639730A (zh) | 电子束光刻方法、浅沟槽隔离及电极接触孔的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190723 |
|
| RJ01 | Rejection of invention patent application after publication |