CN103887334A - GaN高电子迁移率晶体管和GaN二极管 - Google Patents

GaN高电子迁移率晶体管和GaN二极管 Download PDF

Info

Publication number
CN103887334A
CN103887334A CN201310706281.8A CN201310706281A CN103887334A CN 103887334 A CN103887334 A CN 103887334A CN 201310706281 A CN201310706281 A CN 201310706281A CN 103887334 A CN103887334 A CN 103887334A
Authority
CN
China
Prior art keywords
dielectric layer
layer
dielectric
gan
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310706281.8A
Other languages
English (en)
Other versions
CN103887334B (zh
Inventor
雷德弗里德勒·阿德里安斯·玛利亚·胡尔克斯
杰伦·克龙
约翰尼斯·唐克斯
斯蒂芬·海尔
简·雄斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naizhiya Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103887334A publication Critical patent/CN103887334A/zh
Application granted granted Critical
Publication of CN103887334B publication Critical patent/CN103887334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

GaN异质结结构具有三层电介质结构。栅电极的底部和中部一起限定了栅脚，并且与两个电介质层相关联。较薄的第一电介质与栅电极底部处的栅极边缘相邻。第二电介质层与传统结构中的层相对应，并且第二电介质层与栅脚的主要部分齐平。

Description

GaN高电子迁移率晶体管和GaN二极管
技术领域
本发明涉及GaN器件，例如高电子迁移率晶体管(HEMT)和二极管，并且涉及这些器件中的栅极泄漏问题。
背景技术
近年来，GaN高迁移率晶体管(HEMT)和肖特基二极管因其高功率性能而极有可能代替Si或SiC用作高压(HV)器件，从而吸引了大量关注。其原因在于固有高密度二维电子气(2DEG)、高电子迁移率和高临界击穿电场。因此，宽带隙AlGaN/GaN HEMT成为射频(RF)和微波功率放大器的优秀候选。
在图1中示出了HEMT的基本结构。电流经由所谓的二维电子气(2DEG)在漏极(D)和源极(S)之间流动，所述二维电子气在AlGaN势垒层和顶部GaN层(或者图1中未示出的盖层)之间的界面处形成。
这种异质结结构包括在不同带隙的两种材料之间的结作为沟道来代替掺杂区域。
在AlGaN/GaN异质结构的框架中，通常不存在由于这些系统中的强自发和压电极化效应所要求的掺杂剂。例如，来自表面施主的电子可以通过本征极化感应电场而进入GaN沟道中。在这种情况下，由于非故意掺杂(例如，没有故意地进行掺杂)层相对缺乏杂质或掺杂剂(电子因杂质或掺杂剂而不能够逃逸)，电子可以迅速地移动而不会与任意杂质碰撞。
这种异质结的最终结果是产生了具有非常高浓度或密度的高移动性导电电子的极薄层，赋予沟道非常低的电阻率。这种层也称作二维电子气(2DEG)。例如，可以在场效应晶体管(FET)中利用这种效应，其中施加至肖特基栅极的电压改变了这一层的电导率以形成晶体管结构。
一种这样的晶体管是包括氮化镓的高电子迁移率晶体管(HEMT)，并且也称作氮化铝镓/氮化镓(AlGaN/GaN)HEMT。典型地，可以通过外延晶体生长方法(例如，金属有机化学气相沉积(MOCVD)、分子束外延(MBE)等)在衬底(例如蓝宝石、硅(Si)(111)、碳化硅(SiC)等)上生长GaN、AlGaN等的晶体膜、并且处理这样生长的外延衬底以形成所需结构，来制造AlGaN/GaN HEMT。
在一些器件中，半导体器件在截止状态和导通状态之间切换，在截止状态中在肖特基栅极下面中断2DEG，而在导通状态中在低电压下产生高电流。这种器件的设计典型地目标在于在导通状态、截止状态和切换期间的功率损耗之间的折衷。
通过在肖特基金属(G)上施加合适的电压、使得金属下的2DEG消失来实现截止。可以将GaN肖特基二极管简单地看作不包括源极接触的HEMT。在肖特基二极管中，电流在栅极和漏极之间流动。这些器件的设计意在找到导通状态、截止状态和切换期间功率损耗之间的最优折衷。
图2更加详细地示出了图1的器件的栅极区域。硅衬底10包括GaN缓冲层10’，所述GaN缓冲层上形成了外延生长的GaN层12以及AlGaN势垒层14。GaN层12和AlGaN势垒层14限定了异质结，在所述异质结的界面处可以形成2DEG12’。GaN盖层16(是可选的并且在图1中未示出)将第一(Si3N4)电介质层18和肖特基栅极20与所述异质结相分离。
在两端器件的情况下，半导体器件典型地将包括至少一个其他(欧姆)电极以形成肖特基二极管，或者在三端HEMT器件的情况下包括两个其他的电极，但是只是为了清楚起见，图2中省略了这些电极。
半导体器件典型地具有导通状态和截止状态，在导通状态中2DEG12’在器件的整个宽度上横向延伸，例如在HEMT的源极和漏极之间横向延伸，在截止状态中向肖特基栅极施加(负)偏置或栅极电压以中断肖特基栅极20下面的2DEG12’。这是图2所示的情况，其中2DEG12’与肖特基栅极20的边缘对齐，即与肖特基栅极20和电介质层18之间的界面对齐。
在常通器件中，在不存在栅极偏置的情况下，2DEG12’在器件的整个宽度上延伸。在常断器件中，在不存在栅极偏置的情况下，在肖特基栅极20下面不存在2DEG12’。
这些器件的问题之一是截止状态期间的高泄漏电流。这种泄漏电流是由肖特基金属和2DEG之间的电子势垒确定的。高截止状态泄漏电流是由通过栅极边缘附近的肖特基/AlGaN势垒的隧穿引起的。还有一个问题是导通状态电阻在动态条件下(例如，切换、脉冲、RF)明显高于DC条件下。这种导通状态电阻也在器件的寿命期间改变，并且因此可能引起可靠性问题。
半导体表面顶部上的钝化层对于泄漏电流和导通状态电阻具有强烈影响，具体地是对它们在短时间尺度(切换、RF)和长时间尺度(退化)上的行为具有强烈影响。
发明内容
根据本发明，提出了一种如权利要求中限定的器件和方法。
在一个方面中，本发明提出了一种GaN异质结半导体器件，包括：
衬底；
层结构，包括具有第一带隙的第一层和具有第二带隙的第二层，其中第一层位于衬底和第二层之间；以及
肖特基栅电极和第一另外电极，分别与异质结的不同区域导电耦合，所述肖特基栅电极包括中央区域和边缘区域，
其中所述肖特基栅电极包括：
底部，所述底部与第二层上的第一电介质层部分共面；
中部，所述中部与第二电介质层共面，所述中部叠置于底部上；以及
顶部，所述顶部与第三电介质层共面，所述顶部叠置于所述中部上。
“叠置”意为是一层在另一层上面、但是至少在一个边缘处延伸超过下面的层，即从下面的层伸出。该结构具有三个电介质层。栅电极的底部和中部一起限定了栅脚(gate foot)，并且栅脚与两个电介质层相关联。较薄的第一电介质层与栅电极底部处的栅极边缘相邻，并且第一电介质层填充了中部从底部伸出的区域。第二电介质层与传统结构中的层相对应，并且与栅脚的主要中部共面(即齐平)。
附加的(第一)电介质层改进了泄漏电流性能，并且也减小了器件的导通状态电阻。
优选地，第一电介质层在第二电介质层上(即，首先沉积第二层)，并且第二电介质层栅极区域中具有阱，在阱中形成第一电介质层。按照这种方式，第一电介质层部分延伸到栅极区域中的电介质层结构的底部，并且第一电介质层部分是第一、第二和第三电介质层中在栅极底部之上的中部的伸出部分下面的唯一电介质层。
第一电介质层可以包括LPCVD层，并且第二和第三电介质层可以包括PECVD层。例如，所有的三个电介质层可以包括SiN。
中部从底部伸出的长度在10nm至100nm的范围内。该伸出的长度大于第一电介质层厚度的两倍，所述第一电介质层的厚度范围例如是在5至50nm。更优选地，所述伸出的长度是大于所述厚度的3倍。
在另一个方面，本发明提出了一种制造半导体器件的方法，包括：
提供承载层结构的衬底，所述层结构包括具有第一带隙的第一层和具有第二带隙的第二层，其中所述第一层位于衬底和第二层之间，第一层和第二层之间的界面限定了异质结；
在第二层上形成电介质层；
形成肖特基栅电极和第一另外电极，分别与所述异质结的不同区域导电耦合，所述肖特基栅电极包括中心区域和边缘区域，
其中所述肖特基栅电极包括：
底部，所述底部与第二层上的第一电介质层部分共面；
中部，所述中部与第二电介质层共面，所述中部叠置于底部上；以及
顶部，所述顶部与第三电介质层共面，所述顶部叠置于所述中部上。
形成电介质层结构可以包括：
形成第二电介质层；
在栅极区域中的第二电介质层中形成阱；
在第二电介质层上形成第一电介质层并且将第一电介质层形成到所述阱中；
去除阱中的第一电介质层的一个区域；
在第一电介质层上形成第三电介质层，
其中第一电介质层部分是第一、第二和第三电介质层中在中部从底部伸出的部分下面的唯一电介质层。
附图说明
现在将参考附图详细描述本发明的示例，其中：
图1示出了GaN HEMT的已知结构；
图2更加详细地示出了图1的GaN HEMT的栅极区域；
图3示出了对于GaN HEMT、GaN二极管和MISHEMT的基本结构的比较；
图4示出了MISHEMT的IDS-VGS特性；
图5示出了图4的MISHEMT曲线和泄漏电流之间的关系；
图6针对两种不同的钝化层设计，示出了当在电介质中或者在电介质与半导体的界面处添加一定量的负电荷ΔQ时Rdrift的值发生的情况；
图7示出了MISHEMT的测量IDS_VGS曲线以及漏极-栅极泄漏电流；
图8示出了本发明设计的三个示例以及用于比较的传统设计；
图9示出了通过减小传统栅极边缘结构的栅极下面的电介质层厚度来获得低泄漏的替代方法(不在本发明的范围内)
图10示出了根据本发明的工艺步骤序列的第一示例；
图11示出了由第一组替代工艺步骤产生的结构；以及
图12示出了由第二组替代工艺步骤产生的结构。
具体实施方式
本发明提供了一种具有三层电介质结构的GaN HEMT结构。栅电极的底部和中部一起限定了栅脚，并且栅脚与两个电介质层相关联。较薄的第一电介质层与栅电极底部处的栅极边缘相邻。第二电介质层与传统结构中的层相对应，并且第二电介质层与栅脚的主要部分齐平。
在详细描述本发明之前，将更加详细地讨论本发明解决的问题。
通过考虑相应的金属绝缘体半导体HEMT的I-V特性可以理解半导体表面顶部上的钝化层对于泄漏电流和导通状态电阻具有强烈影响的问题。
图3(a)以简化形式示出了GaN/AlGaN高迁移率晶体管(HEMT)结构，并且图3(b)示出了GaN/AlGaN肖特基二极管结构。在图3(a)中标记为30的栅极头部区域(gate head region)与图2所示的栅极边缘区域相对应，尽管图2并没有示出栅极结构的顶部头部部分。在图3(c)中示出了金属绝缘体半导体HEMT(“MISHEMT”)。
在图4中，概述了MISHEMT的IDS-VGS特性。该曲线也表示了栅极头部区域(参见图3(a))的特性。在特性的平坦部分40中，并没有对所有的表面施主离子化，因此2DEG浓度(因此，栅极头部下面的薄膜电阻)不会随着VGS改变而改变。
通过Nd,neutral=CxVFL/q给出在零偏置下没有离子化的每单位面积的表面施主的个数，其中C是每单位面积的金属和2DEG之间的电容。在-VFL和-VTH之间的区域42中，将所有的施主都离子化，并且2DEG浓度随着更负的VGS而降低。在小于-VTH的区域44中，2DGE消失。VFL和VTH的值不但依赖于电介质的厚度，而且依赖于电介质中或者电介质与半导体的界面处存在的电荷。
图5示出了MISHEMT曲线(图4)和泄漏电流之间的关系。对于0和VFL之间的阳极-阴极电压VCA，栅极头部下面的2DEG浓度是恒定的，并且金属/半导体界面的边缘附近的电场随着VCA的增加急剧上升，因此隧穿电流急剧上升。对于VFL<VCA<VTH，2DEG浓度随着反向电压增加而降低，并且栅极边缘处的电场增加随着反向电压不太迅速地上升，这是由于栅极头部下面的2DEG的强烈侧向耗尽导致的。
对于VCA>VTH，栅极头部下面的2DEG消失并且栅极边缘附近的电场恒定，因此泄漏电流恒定。
另一个问题是漂移电阻。IDSO的值直接给出了漂移区域的电阻：Rdrift=VDSO/IDSO。
图6示出了当在电介质中或者在电介质与半导体的界面处添加一定量的负电荷ΔQ时Rdrift的值发生的情况。
图6(a)和6(b)示出了针对两种不同(假设)钝化层设计的IDS-VGS曲线。这两种设计的区别仅仅在于氮化物中电荷的量(表面施主浓度或者固定电荷的浓度)。
IDS-VGS曲线向右偏移(如虚线曲线所示。)
对于具有图6(a)的IDS-VGS曲线的氮化物，这与Rdrift不具有因果关系，因为未离子化的表面施主的浓度等于CxVFL1，小于添加的负电荷ΔQ。因此，离子化的表面施主的量增加了ΔQ/q，但是仍然施主的一定部分仍然是中性的，使得费米能级钉扎在施主能级，因此2DEG浓度不会改变。
对于具有图6(b)的IDS-VGS曲线的氮化物，在电介质中添加相同量的负电荷(现在所述负电荷的量大于未离子化的表面施主的浓度)导致Rdrift的显著增加。这是由箭头70所示的IDSO的减小产生的。因此，具有图6(a)的IDS-VGS曲线的氮化物器件的电阻对于电介质中或界面处的(例如，由于电子注入导致的)变化较为不敏感。
然而如上所述，这种电介质给出了比具有图6(b)的IDS-VGS曲线的电介质更大的泄漏电流。
图7(a)示出了具有100nm PECVE的氮化物和50nm LPCVD氮化物的测量IDS-VGS曲线，并且图7(b)示出了漏极-栅极泄漏电流随漏极-栅极电压的变化。这些结果是针对成品器件的，并且多条曲线涉及相同设计的不同器件。
如图7(b)所示，一旦反向偏置超过MISHEMT的阈值电压，泄漏电流保持恒定，并且因此泄漏电流对于50nm LPCVD氮化物最低。
如在图7(a)中可以看出的，PECVD氮化物具有刚好小于零的VFL的值，表示不是所有的表面施主都已被离子化，而LPCVD氮化物具有大约为0的VFL，所以在零偏置下所有的施主都被离子化。因此，LPCVD氮化物的较低VTH不但是由较薄的层(50nm而不是100nm)引起的，而且是由在零偏置下所有的表面施主都被离子化的事实引起的。这也可能是由于以下原因：
低表面施主浓度
电介质中或电介质界面处较少的固定正电荷
电介质中或电介质界面处较多的固定负电荷
电介质中固定电荷的不同空间分布。
本发明提供了具有各种设计选项的薄电介质层的添加。
图8(a)示出了已知的设计。存在由第一电介质层包围的下部栅极部分90(脚部)和由第二电介质层94包围的上部栅极部分(头部)92。下部栅极部分具有较小的覆盖区，使得下部栅极部分的每一侧均有与上部栅极区域重叠的边缘区域。例如针对击穿，第一电介质层的厚度以及栅极边缘的形状针对击穿而被优化。
图8(b)示出了下部栅极部分的边缘附近的薄电介质96的添加。薄电介质层的添加具有以下效果：降低了由薄电介质96、栅极头部和与栅脚边缘相邻的半导体形成的MISHEMT结构的阈值电压，并且如上所述，降低了泄漏电流。
所得到的结构具有三个层。栅脚具有由附加电介质96包围的底部部分98。栅脚的顶部部分(是三层栅极结构的中间层)与附加的电介质层96叠置所示的距离L。栅极头部没有改变。因此，没有改变栅极头部下面以及与栅极头部相邻的其余电介质中的电场分布。
附加的电介质材料96可以与第一电介质材料18相同或者可以不相同。例如，实际厚度(如图8(b)的“t”所示)是15nm，并且更通常地在5nm至50nm的范围内。
这个层的延伸长度L只需要是几十纳米，例如30nm。典型地，L应该大于薄电介质层的厚度t的两倍。
如图8(b)所示，附加的电介质层96可以延伸到漂移区域中，并且甚至可以覆盖栅极和漏极(以及栅极和源极)之间的全部区域。这对于泄漏电流而言是合适的。然而，对于漂移电阻对界面或者氮化物中电荷变化的不敏感性而言不是优选的(因为VFL接近零)。
代替地，可以将附加的电介质材料96限制在栅极边缘区域，例如延伸长度Ltot，所述延伸长度略大于栅脚顶部部分在栅脚的底部部分上面的所需伸出距离L。这一值Ltot可以等于L的最小值(例如，厚度t的至少两倍)加上工艺容限的安全裕度。这在图8(c)中示出。
存在针对附加电介质层的材料选择的各种选项。
如上所述，通过降低VFL可以进一步减小给定厚度的电介质的阈值电压。这可以通过选择正确的材料(例如，如图7所表示的LPCVD氮化物)或者通过材料的改性来实现。
如图8(d)所示的腔体99(空气或其他气体)可以用作薄电介质的可能材料。这是通过刻蚀掉电介质获得的，并且这可以给出较低的泄漏电流。这可以通过湿法刻蚀以及不共形电介质的后续沉积来实现。
也存在其余漂移区域中的电介质(即，电介质层18、94)的材料选择的选项。这种材料应该提供针对界面上或者氮化物中电荷变化的良好不敏感性，即高VFL。
参考图7讨论的PECVD材料是一种合适的选择。例如通过掺杂或者等离子体处理而实现的这种材料的改性也是一种选项。更具体地，在沉积之后两种材料可以是相同的。在栅极刻蚀之后就对漂移区中的电介质(例如通过掺杂、等离子体处理)实施改性以便增加VFL以获得对于电荷变化的不敏感性。
在以上示例中，将薄的附加电介质层应用于栅极的漏极和源极侧。也可以将其只应用于漏极侧。
在以上描述中，已经通过向传统的栅极边缘结构添加薄电介质实现了低泄漏。也可以通过减小传统栅极边缘结构的栅极下面的电介质层厚度来获得低泄漏。然而，这样做的缺点是与上述方案相比，栅极头部边缘处的高电场峰值与该处的薄电介质层一起可能引起电介质击穿或者可靠性问题。
图9中示出了这种选项。图9(a)示出了传统电介质叠层，以及图9(b)示出了栅极头部下面减小的厚度，导致区域100处可能出现电介质击穿。
可以使用等离子增强化学气相沉积(PECVD)和低压力化学气相沉积(LPCVD)的组合来实现附加氮化硅层的添加，以提供两种不同氮化硅钝化层的组合。各种可能的实施方式是可能的，下面简要地描述其中的两种。
在图10中示出了第一工艺。在这种工艺中，尽管附加的薄电介质层在栅极区域中最低，也可以不将其沉积为最低层，如图8(b)和8(c)的示例那样。
所述工艺开始于在GaN/AlGaN衬底112上的PECVD氮化物110的沉积，典型地在400℃下进行该沉积。在这种氮化物的可选退火和光刻之后，利用缓冲氧化物刻蚀来执行实际的构图以形成如图10(a)所示的栅极和漏极(以及针对三端器件的源极)开口。
已经证明了不会影响2DEG薄膜电阻的这种湿法刻蚀产生了对于源极/漏极和栅极区域的倾斜接触。代替源极/漏极和栅极的开口，优选地，也可以随后在工艺中对源极/漏极区域开口。然而，倾斜的侧壁对于针对相应的源极/漏极和栅极金属沉积的良好阶梯覆盖是有益的。
图10(a)在GaN衬底的截面图中示出了在PECVD氮化硅沉积以及源极/漏极和栅极区域中的构图之后的晶片。
下一个步骤是LPCVD氮化物114的沉积，典型地在850℃下进行该沉积，再次覆盖了如图10(b)所示的栅脚以及源极/漏极接触。注意，在主流制造工艺中，PECVD之后进行LPCVD不是典型的顺序，因为认为PECVD氮化物是低质量材料，并且在将温度增加到850℃期间可能发生氢的释气。然而，已经论证了这种工艺可以毫无问题的工作。
利用干法刻蚀执行源极/漏极接触区域的构图，去除了PECVD窗口内部的LPCVD氮化物。只有在前一个步骤中将栅极区域开口，刻蚀才可以一次对LPCVD/PECVD叠层进行构图。
图10(b)代替地示出了在源极/漏极区域中存在的LPCVD氮化物侧壁，避免了欧姆叠层的金属与低质量PECVD氮化物(层110)直接接触，已经发现它们在退火步骤期间会相互作用。
需要典型地在约900℃的温度下执行1分钟的这种退火步骤，以确保与GaN的良好欧姆接触。
典型地，从Ti/Al双层开始执行欧姆金属沉积，并且利用干法刻蚀执行构图以形成金属漏极(和源极)接触116。刻蚀工艺如图10(b)所示消耗了欧姆接触区域外部的LPCVD氮化物的一部分，因此也消耗了栅脚中的LPCVD氮化物的一部分。
可选地，在LPCVD氮化物之后立即进行的附加PECVD氮化物沉积用于防止在图10(b)所示的晶片上的LPCVD氮化物消耗的变化。
在沉积栅极金属之前，下一个步骤是PECVD氮化物沉积以覆盖欧姆接触。这种覆盖用于保护。该覆盖区域示为图10(c)中的118。使用对于LPCVD氮化物具有强选择性的缓冲氧化物刻蚀，在光刻掩模步骤之后使用湿法刻蚀执行欧姆接触区域外部的PECVD氮化物的去除。替代地，可以沉积肖特基栅极金属，而不需要用附加的氮化硅层118保护源极/漏极接触。这已经证实是有效的。
在任一种情况下，在栅极金属沉积之前的步骤是通过将PECVD窗口内部的LPCVD氮化物114进行干法刻蚀的栅极区域构图，产生了栅脚中LPCVD氮化物114的所需延伸。
将构图的开口示出为图10(c)中的120。
在栅极金属122的沉积之后，典型地从镍开始，使用光刻(干法或者是湿法)对栅极进行构图。
从这里开始，所述工艺遵循标准的后端金属化，典型地使用作为金属间电介质的PECVD氮化物和厚的铝层。
图10(c)示出了在完成肖特基栅极构图之后的截面。
如上所述，是否将源极/漏极接触区域进行开口不是关键的。在栅极金属沉积之前保护欧姆金属的PECVD氮化物也是可选的。
图11示出了不具有氮化物盖层并且没有去除漏极接触的位置处的PECVD层110的结构。在用于形成图11的器件的工艺中，LPCVD氮化物114只存在于栅极内部，而不存在于源极/漏极接触中。随后，刻蚀漏极和源极接触孔，在一个步骤中局部地去除了层110和114两者。
代替上述工艺，可以首先沉积LPCVD氮化物。这样做的一个原因是这在主流硅制造工厂中更加容易实现。
LPCVD工具典型地用于多种不同的工艺，因此从标准生产的观点来看PECVD氮化物的释气是不想要的。
所述工艺步骤或多或少地复制了先PECVD方法，并且也可以采取集中几种不同的程序。在图12中示出了一种可能的最终结果。
由于光刻覆盖考虑，最重要的差异在于栅脚界线的内部和外部的LPCVD氮化物130的存在。在LPCVD氮化物构图之后对PECVD氮化物132进行构图，因此需要考虑未对准容限。
本领域普通技术人员在实践请求保护的本发明时，根据附图、公开和所附权利要求的学习可以理解和实现所公开实施例的其他变化。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中记载了特定措施这一唯一事实不表示不能有利地使用这些措施的组合。权利要求中的任意参考符号不应该解释为限制其范围。

Claims (15)

1.一种GaN异质结半导体器件，包括：
衬底(10)；
层结构，包括具有第一带隙的第一层(12)和具有第二带隙的第二层(14)，其中第一层位于衬底和第二层之间；以及
肖特基栅电极(20)和第一另外电极，分别与异质结的不同区域导电耦合，所述肖特基栅电极包括中央区域和边缘区域，
其中所述肖特基栅电极包括：
底部(98)，所述底部与第二层上的第一电介质层部分(96)共面；
中部，所述中部与第二电介质层(18)共面，所述中部叠置于底部(98)上；以及
顶部(92)，所述顶部与第三电介质层(94)共面，所述顶部(92)叠置于所述中部上。
2.根据权利要求1所述的器件，其中第一电介质层(114)在第二电介质层(110)上，并且第二电介质层(110)在栅极区域中具有阱，其中第一电介质层(114)形成为使得第一电介质层部分(114)是第一、第二和第三电介质层中在中部从底部(98)伸出的部分下面的唯一电介质层。
3.根据权利要求1或2所述的器件，其中第一电介质层(96：114)包括LPCVD层，并且第二和第三电介质层包括PECVD层。
4.根据任一前述权利要求所述的器件，其中所有三个电介质层都包括SiN。
5.根据任一前述权利要求所述的器件，其中中部从底部(98)伸出的长度(L)至少是第一电介质层(96)的厚度(t)的两倍。
6.根据任一前述权利要求所述的器件，其中第一电介质层(96)的厚度(t)范围是5至50nm。
7.根据任一前述权利要求所述的器件，其中第一层(12)包括GaN，并且第二层(14)包括AlGaN。
8.一种制造半导体器件的方法，包括：
提供承载层结构的衬底(10)，所述层结构包括具有第一带隙的第一层(12)和具有第二带隙的第二层(14)，其中所述第一层位于衬底和第二层之间，第一层和第二层之间的界面限定了异质结；
在第二层上形成电介质层；
形成肖特基栅电极(20)和第一另外电极，分别与所述异质结的不同区域导电耦合，所述肖特基栅电极包括中心区域和边缘区域，
其中所述肖特基栅电极包括：
底部(98)，所述底部与第二层上的第一电介质层(96)部分共面；
中部，所述中部与第二电介质层(18；110)共面，所述中部叠置于底部(98)上；以及
顶部(92)，所述顶部与第三电介质层(94)共面，所述顶部叠置于所述中部上。
9.根据权利要求8所述的方法，其中形成电介质层结构包括：
形成第二电介质层(110)；
在栅极区域中的第二电介质层中形成阱；
在第二电介质层上形成第一电介质层(114)并且将第一电介质层形成到所述阱中；
去除阱中的第一电介质层(114)的一个区域；
在第一电介质层上形成第三电介质层，
其中第一电介质层部分是第一、第二和第三电介质层中在中部从底部伸出的部分下面的唯一电介质层。
10.根据权利要求8或9所述的方法，其中通过LPCVD形成第一电介质层(96：114)。
11.根据权利要求10所述的方法，其中通过PECVD形成第二和第三电介质层。
12.根据权利要求8至11中任一项所述的方法，其中所有三个电介质层包括SiN。
13.根据权利要求8至12中任一项所述的方法，其中中部从底部伸出的长度(L)至少是第一电介质层(96；114)的厚度(t)的两倍。
14.根据权利要求8至13中任一项所述的方法，其中将第一电介质层(96；114)形成为厚度范围为5至50nm。
15.根据权利要求8至14中任一项所述的方法，其中第一层(12)包括GaN，并且第二层(14)包括AlGaN。
CN201310706281.8A 2012-12-19 2013-12-19 GaN高电子迁移率晶体管和GaN二极管 Active CN103887334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12198130.2 2012-12-19
EP12198130.2A EP2747143A1 (en) 2012-12-19 2012-12-19 GaN HEMTs and GaN diodes

Publications (2)

Publication Number Publication Date
CN103887334A true CN103887334A (zh) 2014-06-25
CN103887334B CN103887334B (zh) 2018-04-17

Family

ID=47632717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310706281.8A Active CN103887334B (zh) 2012-12-19 2013-12-19 GaN高电子迁移率晶体管和GaN二极管

Country Status (3)

Country Link
US (1) US8962461B2 (zh)
EP (1) EP2747143A1 (zh)
CN (1) CN103887334B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047742A (zh) * 2019-03-08 2019-07-23 福建省福联集成电路有限公司 一种半导体器件制作方法及半导体器件
CN111316446A (zh) * 2017-11-21 2020-06-19 德州仪器公司 凹入式固态设备
CN111952360A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应管及其制备方法
CN113851527A (zh) * 2021-09-24 2021-12-28 中山大学 一种基于超薄异质结的半通孔肖特基二极管及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
EP2908344A1 (en) 2014-02-12 2015-08-19 Nxp B.V. Semiconductor heterojunction device
JP2015222912A (ja) * 2014-05-23 2015-12-10 三菱電機株式会社 リニアライザ
EP3179515A1 (en) 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US10014401B2 (en) 2016-01-25 2018-07-03 Electronics And Telecommunications Research Institute Semiconductor device with passivation layer for control of leakage current
US10388778B2 (en) * 2016-11-18 2019-08-20 Nexperia B.V. Low resistance and leakage device
US10991797B2 (en) 2019-03-13 2021-04-27 International Business Machines Corporation Self-aligned two-dimensional material transistors
EP3823036A1 (en) * 2019-11-18 2021-05-19 Imec VZW Process for scaling a gate length

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
CN101611473A (zh) * 2006-11-06 2009-12-23 克里公司 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件
CN102437182A (zh) * 2011-12-01 2012-05-02 中国科学院半导体研究所 SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法
US20120119260A1 (en) * 2010-09-10 2012-05-17 Fabian Radulescu Methods of Forming Semiconductor Contacts and Related Semiconductor Devices
CN102576727A (zh) * 2010-06-23 2012-07-11 康奈尔大学 门控iii-v半导体结构和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
EP2662884B1 (en) 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
EP2667415B1 (en) * 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
CN101611473A (zh) * 2006-11-06 2009-12-23 克里公司 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件
CN102576727A (zh) * 2010-06-23 2012-07-11 康奈尔大学 门控iii-v半导体结构和方法
US20120119260A1 (en) * 2010-09-10 2012-05-17 Fabian Radulescu Methods of Forming Semiconductor Contacts and Related Semiconductor Devices
CN102437182A (zh) * 2011-12-01 2012-05-02 中国科学院半导体研究所 SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316446A (zh) * 2017-11-21 2020-06-19 德州仪器公司 凹入式固态设备
CN110047742A (zh) * 2019-03-08 2019-07-23 福建省福联集成电路有限公司 一种半导体器件制作方法及半导体器件
CN111952360A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应管及其制备方法
CN113851527A (zh) * 2021-09-24 2021-12-28 中山大学 一种基于超薄异质结的半通孔肖特基二极管及其制备方法

Also Published As

Publication number Publication date
EP2747143A1 (en) 2014-06-25
US20140167064A1 (en) 2014-06-19
CN103887334B (zh) 2018-04-17
US8962461B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
CN103887334A (zh) GaN高电子迁移率晶体管和GaN二极管
JP7263540B2 (ja) エンハンスメントモードｉｉｉ族－ｎ高電子移動度トランジスタ及びディプリーションモードｉｉｉ族－ｎ高電子移動度トランジスタの両方を有する半導体構造体
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
CN108807527B (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
EP2793255B1 (en) Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
JP6066933B2 (ja) 半導体デバイスの電極構造
CN103426914B (zh) 异质结半导体器件及其制造方法
EP2722890B1 (en) Schottky diode structure and method of fabrication
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
US9093510B2 (en) Field effect transistor device
CN101971307A (zh) 半导体装置及半导体装置的制造方法
JP2014508413A (ja) 低伝導電界制御素子を有する半導体デバイス
US10211305B2 (en) Normally-off hetrojunction transistor with high threshold voltage
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP2010103425A (ja) 窒化物半導体装置
TWI433319B (zh) Compound semiconductor device
JP6834546B2 (ja) 半導体装置及びその製造方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN114270532B (zh) 半导体装置及其制造方法
JP2013172108A (ja) 半導体装置およびその製造方法
US10373833B2 (en) Semiconductor device and method for manufacturing the same
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161011

Address after: Holland Ian Deho Finn

Applicant after: Naizhiya Co., Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nijmegen

Applicant after: Yasuyo Co. Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Naizhiya Co., Ltd.

GR01 Patent grant
GR01 Patent grant