CN102576727A - 门控iii-v半导体结构和方法 - Google Patents

门控iii-v半导体结构和方法 Download PDF

Info

Publication number
CN102576727A
CN102576727A CN2011800040268A CN201180004026A CN102576727A CN 102576727 A CN102576727 A CN 102576727A CN 2011800040268 A CN2011800040268 A CN 2011800040268A CN 201180004026 A CN201180004026 A CN 201180004026A CN 102576727 A CN102576727 A CN 102576727A
Authority
CN
China
Prior art keywords
iii
barrier layer
semiconductor structure
semi
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800040268A
Other languages
English (en)
Other versions
CN102576727B (zh
Inventor
J·R·席利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cornell University
Original Assignee
Cornell University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cornell University filed Critical Cornell University
Publication of CN102576727A publication Critical patent/CN102576727A/zh
Application granted granted Critical
Publication of CN102576727B publication Critical patent/CN102576727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

门控III-V半导体结构和用于制作门控III-V半导体结构的方法,包括在阈值修改掺杂物区域,所述阈值修改掺杂物区域在穿透钝化层的孔基部的III-V半导体阻挡层内,所述钝化层钝化III-V半导体阻挡层。可包含铝-硅氮化物材料的钝化层具有特定的带隙和介电常数特性,这些特性决定了由没有场板的III-V半导体结构所能得到的III-V半导体器件的增强性能。阈值修改掺杂物区域提供用于在同一个基底上形成增强模式门控III-V半导体结构和耗尽模式III-V半导体结构的可能性。阈值修改掺杂物区域在包括镁(Mg)阈值修改掺杂物时,可以通过使用二戊基镁(Cp2Mg)气相扩散法或镁-硅氮化物(MgSiN)固态扩散法被引入门控III-V半导体结构中。

Description

门控III-V半导体结构和方法
相关申请的交叉引用
本专利申请涉及2010年6月23日提交的、标题为“AlGaN/GaN Device andMethod”的美国临时专利申请序列号61/357,641并得到来自该申请的优先权,该专利申请的内容通过引用而整体结合在本文中。
政府权益陈述
本发明得到海军研究所的资助,授权号为N-00014-03-1-0963。美国政府对本发明享有权利。
背景技术
技术领域
实施例总体涉及基于III-V的门控半导体结构和门控半导体器件。更具体地,实施例涉及基于III-V的门控半导体结构和门控半导体器件中的增强性能。
相关技术说明
与基于硅的半导体结构和半导体器件相比,基于III-V的半导体结构和半导体器件常常在某些应用中提供优越的性能。例如,砷化镓基于III-V的半导体结构和半导体器件在微波应用中很常见。
另外,基于第III族元素氮化物的半导体结构和半导体器件,具体地,第III族元素氮化物晶体管,对于大功率电路应用更有利,因为第III族元素氮化物晶体管能够在高工作电场强度下(例如,大于几兆伏/厘米)承载大电流(例如,大于约1.5安/毫米,归一化到栅极外缘)。
第III族元素氮化物晶体管包括至少一种第III族元素氮化物作为活性半导体材料。由于通常的第III族元素氮化物包括铝、铟和镓的氮化物,因此第III族元素氮化物晶体管存在几种二元、三元和四元化合物。
通常第III族元素氮化物晶体管包括基底,在该基底上依序分层堆积至少两种具有不同带隙特性的第III族元素氮化物材料。缓冲层被布置成更靠近基底,阻挡层被布置在缓冲层上并通常具有更宽的带隙。由于带隙的差异,在缓冲层与阻挡层的交界面诱发二维电子气体(2DEG)。二维电子气体(2DEG)典型地高度集中在异质结交界面附近,但大部分在具有较窄带隙的缓冲层内。
虽然III-V半导体结构,包括第III族元素氮化物晶体管,提供了许多性能优点,但无论如何,III-V半导体结构小是完全没有问题的。就此而言,III-V半导体结构像其它半导体结构及相关半导体器件一样,都有需要改进工作能力和性能。
由于在由III-V半导体结构工作所得到的III-V半导体器件的增强工作特性是首要考虑的一些应用中,III-V半导体结构可能仍旧保持流行,所以期望得到具有增强工作能力和性能的其他III-V半导体结构以及用于制作其他III-V半导体结构的方法。
发明内容
实施例包括门控III-V半导体结构和用于制作门控III-V半导体结构的方法。上述每个门控III-V半导体结构和相关方法均利用:(1)阈值修改掺杂物区域,该阈值修改掺杂物区域包括在门控III-V半导体结构中、栅极下面的阻挡层内;和(2)铝-硅氮化物(AlSiN)钝化层(或具有等价带隙和介电常数物理特性的其他材料层),所述钝化层钝化阻挡层的至少一部分(优选阻挡层的与阈值修改掺杂物区域毗连的部分)。
更具体地,实施例针对一种门控III-V半导体结构,该门控III-V半导体结构包括:(1)氮化镓(GaN)缓冲层和铝-硅氮化物(AlGaN)阻挡层,该铝-硅氮化物(AlGaN)阻挡包括阈值修改掺杂物区域;和(2)铝-硅氮化物(AlSiN)钝化层,该铝-硅氮化物(AlSiN)钝化层钝化阻挡层的至少一部分(优选阻挡层的与阈值修改掺杂物区域毗连的部分)。
在下面的其他公开内容中,实施例还包括:(1)用于形成阈值修改掺杂物区域的气相扩散法,所述阈值修改掺杂物区域在门控III-V半导体结构中、栅极下面的阻挡层内;以及(2)用于形成阈值修改掺杂物区域的固态扩散法,所述阈值修改掺杂物区域在门控III-V半导体结构中、栅极下面的阻挡层内。通过包括这样的阈值修改掺杂物区域,门控III-V半导体结构,诸如但不限于第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构,可以用单个单基底上的增强型半导体器件和耗尽型半导体器件来制作,因此提供在单个单基底内和在单个单基底上的互补高电子迁移率晶体管(HEMT)结构。
对于通过把铝-硅氮化物(AlSiN)钝化层布置和形成在门控III-V半导体结构内、优选在与阈值修改掺杂物区域毗连的至少一部分阻挡层上,从而钝化在门控III-V半导体结构内、优选与阈值修改掺杂物区域毗连的阻挡层的铝-硅氮化物(AlSiN)钝化层而言,与包括作为铝-硅氮化物(AlSiN)钝化层的替代物的氮化硅(SiN)钝化层的门控III-V半导体结构相比较,在包含铝-硅氮化物(AlSiN)钝化层的门控III-V半导体器件内实现了改进的工作特性。值得注意的是,这种改进的工作特性考虑到避免在III-V半导体结构内使用场板,所述III-V半导体结构诸如但不限于按照实施例的第III-V族元素氮化物高电子迁移率晶体管(HEMT)半导体结构。
虽然不必受本发明的任何工作原理的约束,但据信由于铝-硅氮化物(AlSiN)比氮化硅(SiN)具有更高的带隙和更低的介电常数,铝-硅氮化物(AlSiN)钝化层而非氮化硅(SiN)钝化层的存在为III-V半导体钝化层表面的优良钝化提供了条件。
就此而言,图1显示了按照实施例的、被沉积在铝-镓氮化物/氮化镓(即,AlGaN/GaN)高电子迁移率晶体管(HEMT)结构(Ga面)上的铝-硅氮化物(即,具体为AlNxSiNy,或者一般为AlSiN)钝化层的能带图。
为了与实验观察结果保持一致,除了固定的正界面电荷σT以外,在铝-硅氮化物(AlSiN)钝化层内引入固定的体积负电荷(表示为Nin)。对于低压化学气相沉积法(LPCVD)沉积的氮化硅(SiN)层,界面电荷等于铝镓氮化物(AlGaN)表面上存在的极化电荷(σp1)并与该极化电荷相反,对于合理厚度的介质钝化层(典型地大于250埃),界面电荷有效消除了通道电子电荷(σn)的表面损耗。对于铝-硅氮化物(AlSiN)钝化层,固定的正界面电荷减少多达50%,并且在钝化层内有其他负电荷,这二者通过被布置和形成在铝镓氮化物(AlGaN)阻挡层表面上的铝-硅氮化物(AlSiN)钝化层而重建表面损耗(与氮化硅(SiN)钝化层钝化的高电子迁移率晶体管(HEMT)结构相反),由此减少铝-硅氮化物(AlSiN)钝化层下方区域内的通道电荷。
通过使用图1所示的能量带隙图以及简单的量子力学和静电学,图2A的方程可用来预测在有铝-硅氮化物(AlSiN)钝化层存在的、铝镓氮化物/氮化镓(AlGaN/GaN)异质结处存在的电子片电荷。
在图2A的方程内,εin、εGaN和εAlGaN分别是铝-硅氮化物(AlSiN)钝化层、氮化镓(GaN)缓冲层和铝镓氮化物(AlGaN)阻挡层的介电常数。铝-硅氮化物(AlSiN)钝化层、氮化镓(GaN)缓冲层和铝镓氮化物(AlGaN)阻挡层的厚度分别用tin、tGaN和tAlGaN给出。电位φB是表面势垒高度,电位ΔEc和ΔEc in分别是氮化镓/铝镓氮化物(GaN/AlGaN)交界面以及铝镓氮化物/铝-硅氮化物(AlGaN/AlSiN)交界面的导电带偏移。
钝化层中的氮化铝(AlN)克分子分数确定引入多少分布负电荷和固定正电荷。控制铝-硅氮化物(AlSiN)钝化层的组分及其厚度允许在III-V半导体结构通道的闭塞部分内建立通道电荷。这又允许半导体器件设计者大大减小在一组给定的偏置条件下、在栅极的源极侧和漏极侧的纵向电场强度。这些电场强度的急剧减小可以最小化或消除不想要的III-V半导体器件的特性,所述特性包括器件源极电阻随漏极电流的非线性增加和DC到RF的耗散,所述DC到RF的耗散导致半导体器件的PAE(即,功率附加效率)在漏极偏置增加时减小。
出于说明目的,被制造成在铝-硅氮化物(AlSiN)钝化层中含有10原子百分数铝的III-V半导体器件,具有大约每立方厘米1e18的体积负电荷密度和等于铝镓氮化物(AlGaN)钝化层极化表面电荷密度的90%的正界面电荷密度。如图2B所示,氮化硅(SiN)钝化层的测量数据显示为深色方块,铝-硅氮化物(AlSiN)钝化层的测量数据显示为开放的圆形。通过使用图2A中的方程(1)产生平滑曲线(即,氮化硅(SiN)钝化层的标号201和铝-硅氮化物(AlSiN)钝化层的标号202),其中σT和Nin被调整成能最好地适配测量数据。
按照实施例的特定半导体结构包括阻挡层,该阻挡层包含第一III-V半导体材料并且被布置在缓冲层上,所述缓冲层包含不同于第一III-V半导体材料的第二III-V半导体材料并且又被布置在基底上。这种特定的半导体结构还包括钝化层,该钝化层布置在阻挡层上且包含铝-硅氮化物,该钝化层还包括使布置在阻挡层内的阈值修改掺杂物区域暴露在外的孔。这种特定的半导体结构还包括与布置在阻挡层内的阈值修改掺杂物区域相接触的栅极。
按照实施例的另一种特定半导体结构包括阻挡层,该阻挡层包含第一III-V半导体材料并被布置在缓冲层上,所述缓冲层包含不同于第一III-V半导体材料的第二III-V半导体材料且又被布置在基底上。这种特定的半导体结构还包括钝化层,该钝化层布置在阻挡层上且包含铝-硅氮化物,该钝化层还包括使布置在阻挡层内的阈值修改掺杂物区域暴露在外的孔。这种特定的半导体结构还包括栅极,所述栅极与阻挡层内的阈值修改掺杂物区域相接触,其中布置在阻挡层上的至少一部分钝化层包括具有约4.5eV到约6eV的带隙并且在约1到约100GHz的频率下约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料。
按照实施例的另一种特定半导体结构包括阻挡层,该阻挡层包含第一III-V半导体材料且被布置在缓冲层上,所述缓冲层包含不同于第一III-V半导体材料的第二III-V半导体材料且又被布置在基底上。这种特定半导体结构还包括钝化层,该钝化层布置在阻挡层上且包含铝-硅氮化物,该钝化层还包括孔,该孔与孔对称对准地暴露阻挡层内的阈值修改掺杂物区域。这种特定半导体结构还包括被孔分开的源极触点和漏极触点,所述源极触点和漏极触点穿透钝化层并接触阻挡层,但不接触阻挡层内的阈值修改掺杂物区域。这种特定半导体结构还包括栅极,所述栅极位于孔中并与阻挡层内的阈值修改掺杂物区域接触,其中被布置在阻挡层上的至少一部分钝化层包括具有约4.5到约6eV的带隙和在从约1到约100GHz的频率下约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料。
按照实施例的用于制作半导体结构的特定方法包括形成分层结构,所述分层结构包括:(1)缓冲层,该缓冲层形成在基底上且包含第一III-V半导体材料;(2)阻挡层,该阻挡层形成在缓冲层上且包含不同于第一III-V半导体材料的第二III-V半导体材料;和(3)钝化层,该钝化层形成在阻挡层上且包含铝-硅氮化物钝化材料。这种特定方法还包括使布置于阻挡层上的一部分钝化层形成图案,以便提供暴露一部分阻挡层的孔。这种特定方法还包括在孔的基部使将阈值修改掺杂物区域形成于阻挡层中。这种特定方法还包括形成与阈值修改掺杂物区域相接触的栅极。
按照实施例的用于制作半导体结构的另一种特定方法包括形成分层结构,所述分层结构包括:(1)缓冲层,该缓冲层形成在基底上且包含第一III-V半导体材料;(2)阻挡层,该阻挡层形成在缓冲层上且包含不同于第一III-V半导体材料的第二III-V半导材料;和(3)钝化层,该钝化层形成在阻挡层上,并且包含具有约4.5到约6eV的带隙和在约1到约100GHz的频率下约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料。这种特定方法还包括使布置于阻挡层上的一部分钝化层形成图案,以便提供暴露一部分阻挡层的孔。这种特定方法还包括在孔的基部使阈值修改掺杂物区域形成于阻挡层中。这种特定方法还包括形成与阈值修改掺杂物区域相接触的栅极。
附图说明
实施例的目的、特征和优点将通过下述实施例的详细说明而被理解。实施例的详细说明将通过构成本公开内容实质部分的附图内容而被理解。其中:
图1显示按照实施例的铝-硅氮化物(AlSiN)层钝化的铝镓氮化物/氮化镓(AlGaN/GaN)第III族元素氮化物半导体结构的能量带隙图。
图2A显示可用于确定按照实施例的铝-硅氮化物(AlSiN)钝化层钝化的铝镓氮化物/氮化镓(AlGaN/GaN)第III族元素氮化物半导体结构的界面电子片电荷特性的一系列方程。
图2B显示说明可用于确定按照实施例的铝-硅氮化物(AlSiN)钝化层钝化的铝镓氮化物/氮化镓(AlGaN/GaN)第III族元素氮化物半导体结构的界面电子片电荷特性的电荷密度图。
图3显示按照实施例的、包括第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的门控III-V半导体结构的示意性截面图。
图4A到图4K显示说明在制作图3所示的、按照实施例的包括第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的门控III-V半导体结构时推进阶段结果的一系列示意性截面图。
图5A和5B显示说明按照实施例的、门控III-V半导体结构内的阈值修改掺杂物区域的元素浓度分布的一对二次离子质谱学(SIMS)图谱。
图6A显示按照实施例的、门控III-V半导体结构的二维电子气体(2DEG)的损耗电子片电荷密度与偏置电压之间关系的曲线图。
图6B显示在按照实施例结合镁阈值修改掺杂物区域之前和之后的门控III-V半导体结构的作为位置函数的每单位体积电荷的曲线图。
图7显示按照实施例的、可用于计算随着镁阈值修改掺杂物区域的结合而产生的、包含第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的门控III-V半导体结构的阈值电压偏移的方程。
具体实施方式
实施例包括多种门控III-V半导体结构和多种用于制作所述多种门控III-V半导体结构的相关方法,这些实施例在以下阐述的说明中被理解。以下阐述的说明通过上述附图而被理解。由于附图仅仅用于说明性目的,至少某些附图无需按比例画出。
虽然实施例在第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构和用于制作第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构的背景下说明本发明,但实施例并不打算局限于此。恰恰相反,在广泛的应用中,在将按照实施例的铝-硅氮化物钝化层(或具有适当的带隙和介电常数物理特性的等价钝化层)理解为在通道的闭塞部分中提供二维电子气体(2DEG)的受控电荷损耗的情况下,实施例被理解为,与在通道的闭塞部分中不提供二维电子气体(2DEG)的表面损耗并由此导致通道的闭塞部分中存在全通道电荷的氮化硅钝化层相比较,为至少门控III-V半导体结构和由门控III-V半导体结构的工作而得到的门控III-V半导体器件提供优越的性能特性。
预期在实施例中可工作的钝化材料将具有:(1)比氮化硅更大的带隙;和(2)在特定微波频率范围内比氮化硅更低的介电常数,以便影响以上的结果。因此,实施例广泛地把具有以下特性的材料作为候选的钝化介质材料,这些材料:(1)具有约4.5eV到约6eV的带隙,更优选具有约4.75eV到约5.5eV的带隙,最优选具有约5eV到约5.25eV的带隙;和(2)在约1到约100GHz的微波频率下,具有约6x10-11F/M到约8x10-11F/m的介电常数,更优选具有约6.25x10-11F/m到约7.75x10-11F/m的介电常数,最优选具有约6.5x10-11F/m到约7.5x10-11F/m的介电常数。
按照实施例的、可以用铝-硅氮化物(AlSiN)(或适当的替代物,所述替代物可包括但不限于,镁硅氮化物(MgSiN))钝化层钝化的III-V半导体层包括但不限于:(1)基于氮化镓的半导体层,包括但不限于,铝镓氮化物(AlGaN)、氮化镓(GaN)、氮化铝铟(AlInN)和氮化镓铟(GaInN)层;(2)基于砷化镓的半导体层,包括但不限于,砷化铝镓(AlGaAs)、砷化镓(GaAs)、磷化铝镓铟(AlGaInP)、磷化镓铟(GaInP)层;(3)基于磷化铟的半导体层,包括砷化铝铟(AlInAs)、砷化镓铟(GaInAs)、磷化铟(InP)层;和(4)基于磷化镓的半导体层,包括但不限于,磷化铝镓(AlGaP)、磷化镓铟(GaInP)和磷化镓(GaP)层。还可以考虑按照上述层的假态(pseudomorphic)或变形态(metamorphic)的III-V半导体组合物。
另外,实施例通过在门控III-V半导体结构和相关的门控III-V半导体器件内的栅极下方的阻挡层中结合阈值修改掺杂物区,为形成互补增强模式和耗尽模式的门控III-V半导体结构和相关的门控III-V半导体器件提供了条件。这样的阈值修改掺杂物区域可包括阈值修改掺杂物,所述阈值修改掺杂物包括但不限于,镁和铍阈值修改掺杂物。上述的阈值修改掺杂物典型地以每立方厘米约1e18到约2e20的阈值修改掺杂物原子或离子浓度被包含在门控III-V半导体结构内,且在栅极下方的阈值修改掺杂物区域内的深度约20到约500埃
图3显示按照特定实施例的III-V半导体结构第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的示意性截面图。
图3显示了碳化硅(SiC)基底,基底上布置和形成有氮化镓(GaN)缓冲层。铝-镓氮化物(AlGaN)阻挡层又被布置和形成在氮化镓(GaN)缓冲层上,这主要在氮化镓(GaN)缓冲层内诱发二维电子气体(2DEG)。图3还主要显示了钝化铝-镓氮化物(AlGaN)阻挡层的二层钝化层堆叠体。二层钝化层堆叠体包括:(1)被布置和形成在部分铝镓氮化物(AlGaN)阻挡层与氮化镓(GaN)缓冲层上的、处于较低位置的氮化硅(SiN)层;以及(2)处于较高位置的铝-硅氮化物(AlSiN)层,该铝-硅氮化物(AlSiN)层被布置和形成在氮化硅(SiN)层及铝镓氮化物(AlGaN)阻挡层的其他暴露部分上。图3还显示了源极触点S和漏极触点D,源极触点S和漏极触点D被布置和形成为穿过包括氮化硅(SiN)层和铝-硅氮化物(AlSiN)层的二层钝化层堆叠体而接触和嵌入铝镓氮化物(AlGaN)阻挡层内。图3还显示了栅极G,栅极G被布置和形成为在非对称地介于源极触点S(即,较靠近)和漏极触点D(即,较远离)之间的位置处接触铝镓氮化物(AlGaN)阻挡层。图3还显示了在栅极G的基部、位于铝镓氮化物(AlGaN)阻挡层内的镁(Mg)阈值修改掺杂物区域。
对于被布置和形成在氮化镓(GaN)缓冲层与铝镓氮化物(AlGaN)阻挡层的交界面处的二维电子气体(2DEG)区域,二维电子气体(2DEG)是由氮化镓(GaN)缓冲层与铝镓氮化物(AlGaN)阻挡层之间的带隙差值所导致的。二维电子气体(2DEG)对于第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的工作是不可或缺的,图3显示了该半导体结构的示意性截面图。
在实施例中,与耗尽模式III-V半导体结构高电子迁移率晶体管(HEMT)半导体结构相比较和相结合,在铝镓氮化物(AlGaN)阻挡层内、栅极G基部处的镁(Mg)阈值修改掺杂物区域的存在意欲作为允许制作增强模式III-V半导体结构高电子迁移率晶体管(HEMT)半导体结构的阈值修改掺杂物区域,其中耗尽模式III-V半导体结构高电子迁移率晶体管(HEMT)半导体结构则可以制作成缺少镁(Mg)阈值修改掺杂物区域。因此,镁(Mg)(或可替代地,诸如但不限于铍)阈值修改掺杂物区域允许制作被布置和形成在单个碳化硅(或替代物)基底上的互补增强模式和耗尽模式III-V高电子迁移率晶体管(HEMT)半导体结构,因此还提供在单个碳化硅(或替代物)基底上的增强功能III-V高电子迁移率晶体管(HEMT)半导体结构。
正如以上讨论的,实施例所必不可少的是铝-硅氮化物(AlSiN)钝化层(或如上公开的具有等价带隙和介电常数物理特性的替代钝化层)和存在镁(Mg)(或替代物)阈值修改掺杂物区域,铝-硅氮化物(AlSiN)钝化层被布置和形成为钝化毗连栅极G的铝镓氮化物(AlGaN)阻挡层。因此,虽然图3的示意性截面图显示按照实施例的、增强模式III-V半导体结构第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构,但按照图3的这种III-V半导体结构第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构是对实施例的说明,而不是对实施例的限制。例如,而非进一步限制,如图3所示的氮化硅(SiN)钝化层在III-V半导体结构第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构内可以完全省略,只留下使介于源极S触点和漏极D触点之间的铝镓氮化物(AlGaN)阻挡层钝化的铝-硅氮化物(AlSiN)层,图3显示了III-V半导体结构第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的示意性截面图。另外,实施例还考虑,栅极G可以像源极S触点和漏极D触点那样,或多或少地嵌入铝镓氮化物(AlGaN)阻挡层内,并且包含介于栅极G与包括镁(Mg)阈值修改掺杂物区域的铝镓氮化物(AlGaN)阻挡层之间的栅极介质。
图4A到图4H显示了一系列示意性截面图,这些截面图说明在制作按照实施例、进而按照图3的示意性截面图的增强模式第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构时的渐进处理阶段的结果。
图4A显示了基底10,在基底10上布置和形成有缓冲层12(即,在图3内被显示为氮化镓(GaN)缓冲层,但不打算局限于此)。阻挡层14被布置和形成在缓冲层12上(即,在图3内被显示为铝镓氮化物(AlGaN)阻挡层,但不打算局限于此)。
包括具有图4A所示示意性截面图的第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构的每个层可以包含通常在III-V半导体结构设计及制作技术中常见的材料和具有通常在III-V半导体结构设计及制作技术中常见的尺寸,更具体地包含在第III族元素氮化物高电子迁移率晶体管(HEMT)设计及制作技术中常见的材料和具有在第III族元素氮化物高电子迁移率晶体管(HEMT)设计及制作技术中常见的尺寸。
例如,基底10可包括通常在III-V半导体结构或第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构设计及制作技术中常见的任何基底材料。这样的基底材料可包括但不限于,硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)、氮化镓(GaN)、氮化铝(AlN)、锗(Ge)、砷化镓(GaAs)、磷化镓(GaP)和磷化铟(InP)基底材料。可替代地,任何单晶半导体宿主基底也可以用作基底10。
被布置和形成在基底10上的绝缘缓冲层也可以作为基底10的表面部分被包含在内。这个绝缘缓冲层可包括薄的宽带隙基底隔离材料(即,作为非限制性例子,用于基于GaN的半导体器件的AlN和用于基于GaAs的半导体器件的AlGaInP)。
特别在第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构中,缓冲层12和阻挡层14均包括第III族元素氮化物半导体材料,尽管它们具有不同的带隙。通常地,缓冲层12的带隙低于阻挡层14的带隙。因此,用于缓冲层12和用于阻挡层14的第III族元素氮化物半导体材料存在若干选择。通常,缓冲层12包括厚度为约100到约3000纳米的氮化镓(GaN)第III族元素氮化物半导体材料,阻挡层14包括厚度为约1到约100纳米的铝镓氮化物(AlGaN)第III族元素氮化物半导体材料。
图4B显示依次蚀刻阻挡层14和缓冲层12从而形成阻挡层14’和缓冲层12’的结果。可以通过使用通常在半导体制作技术中常见的光刻和蚀刻方法来蚀刻阻挡层14和缓冲层12,从而提供阻挡层14’和缓冲层12’。这样的光刻和蚀刻方法可包括,但不限于,电子束光刻方法和反应离子蚀刻方法。正如图4B的示意性截面图所显示的,阻挡层14和缓冲层12的蚀刻提供阻挡层14’的台面(mesa)和缓冲层12’的上面部分,缓冲层12’的上面部分与缓冲层12’的下面部分是相对而言的。
图4C显示被布置和形成在如图4B所示的阻挡层14’和缓冲层12’的暴露部分上的第一钝化层16。正如结合图3的内容和以上进一步的说明所能理解的,第一钝化层16在实施例中是可选的,但当第一钝化层16存在时,典型地包括通常在半导体制造技术中常见的氮化硅(SiN)材料。
图4D显示使第一钝化层16形成图案、从而提供暴露一部分阻挡层14’的第一钝化层16’的结果。在使用通常在半导体制造技术中常见的方法和材料的同时,可以使第一钝化层16形成图案,从而提供第一钝化层16’。这样的方法和材料可包括,但不限于,光刻和蚀刻的方法和材料。
图4E显示将第二钝化层18布置和形成在图4D的半导体结构上的结果,图4D的半导体结构特别包括阻挡层14’和第一钝化层16’。在实施例中,第二钝化层18包含铝-硅氮化物(AlSiN)材料,或者,可替代地包含在铝-硅氮化物(AlSiN)钝化材料的替代物中具有上述带隙和介电常数特性的第二钝化材料。
正如以上进一步讨论的,本实施例部分从第二钝化层18对图3的第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构或在实施例中的替代门控III-V半导体结构工作的影响而得出。因此,第二钝化层18包括铝-硅氮化物(AlSiN)钝化材料(或适当的替代钝化材料),所述钝化材料:(1)具有约4.5eV到约6eV的带隙,更优选具有约4.75eV到约5.5eV的带隙,最优选具有约5eV到约5.25eV的带隙;和(2)在约1到约100GHz的微波频率下,具有约6x10-11F/M到约8x10-11F/m的介电常数,更优选具有约6.25x-11F/m到约7.75x10-11F/m的介电常数,最优选具有约6.5x10-11F/m到约7.5x10-11F/m的介电常数。
当第二钝化层18包含铝-硅氮化物(AlSiN)材料时,铝-硅氮化物(AlSiN)材料具有约0.1到约25原子百分数的铝含量,约25到约55原子百分数的硅含量,和约40到约60原子百分数的氮含量。
用于形成第二钝化层18所使用的铝-硅氮化物(AlSiN)材料可以通过低压化学气相沉积(LPCVD)方法沉积,该方法使用二氯甲硅烷、氨和三甲基铝作为硅前体、氮前体和铝前体。典型的沉积条件包括:(1)约1到约3torr的反应器腔室压力;(2)约500到约800℃的基底温度;(3)在约500到约20000标准立方厘米/每分钟的氮载气流中的、约50到约200标准立方厘米/每分钟的二氯甲硅烷硅前体流;(4)在约500到约20000标准立方厘米/每分钟的氮载气流中的、约50到约2000标准立方厘米/每分钟的氨氮前体流;和(5)在约10到约5000标准立方厘米/每分钟的氮载气流中的、约1到约500标准立方厘米/每分钟的三甲基铝铝前体流。
典型地,第二钝化层18在由铝-硅氮化物(AlSiN)材料形成时具有约2到约5000纳米的厚度。
图4F显示使第二钝化层18形成图案、从而提供暴露一部分阻挡层14’的第二钝化层18’的结果。在使用与用于由第一钝化层16形成第一钝化层16’的方法和材料相类似、等同或相同的方法和材料的同时,可以使第二钝化层18形成图案,从而提供暴露一部分阻挡层14’的第二钝化层18’。
图4G显示了阈值修改掺杂物区域20,阈值修改掺杂物区域20在由第二钝化层18’限定的孔基部处被布置和形成到阻挡层14’中。因此,阈值修改掺杂物区域20毗邻第二钝化层18’。正如本领域技术人员所能理解的和以上所讨论的,阈值修改掺杂物区域20提供在单个基底10上形成互补增强模式和耗尽模式第III族元素氮化物高电子迁移率晶体管(HTML)半导体结构的可能性。而且,正如可从下面进一步的讨论中明显看出的,相对于第二钝化层18’所限定的孔对称形成阈值修改掺杂物区域20。
在图4G的示意性截面图中,当包含镁(Mg)阈值修改掺杂物时,可以在第一实例中通过使用二戊基镁(Cp2Mg)气相扩散源和气相扩散法的热扩散方法形成阈值修改掺杂物区域20,就像下面在实验(Experimental)部分更详细讨论的那样。也可以使用其他的镁阈值修改掺杂物。实施例还考虑,可以用除镁阈值修改掺杂物以外的其他掺杂物来提供阈值修改掺杂物区域20。正如以上结合图3讨论的,这些其它的阈值修改掺杂物可包括,但不限于,铍阈值修改掺杂物。
当在用于形成阈值修改掺杂物区域20的气相扩散方法中,使用在流动速率为约2000到约2500标准立方厘米/每分钟的聚集氮(N2)载气中的、流动速率为约30到约40标准立方厘米/每分钟的氨(NH3)源和流动速率为约90到约100标准立方厘米/每分钟的二戊基镁(Cp2Mg)气相扩散源(鼓泡器温度为约40到约50℃和鼓泡器压力为约60到约100torr),并且使用约950到约1000℃的反应温度和约1.5到约2.5torr的反应压力时,氮化镁(MgN)残余层常常被形成在图4G的高电子迁移率晶体管(HEMT)半导体结构上。可以在升高的温度下通过使用盐酸水溶液蚀刻剂处理适当长的时间而去除这种氮化镁(MgN)残余层。
除了使用图4G所示的气相沉积源的阈值修改掺杂物区域20形成方法以外,实施例还考虑用于在穿过第二钝化层18’的孔的基部将阈值修改掺杂物区域20引入阻挡层14’中、从而在阻挡层14’内提供阈值修改掺杂物区域20的其他方法。图4H和图4I显示了这类用于形成阈值修改掺杂物区域20的其他特定方法的具体细节。
图4H显示了被布置和形成在图4F的高电子迁移率晶体管结构上的掺杂物扩散层22。例如,但不限于,当想要的阈值修改掺杂物区域20包含镁(Mg)掺杂物时,掺杂物扩散层22可包含镁-硅氮化物(MgSiN)材料。典型且优选地,在使用化学气相沉积(CVD)方法的同时,镁-硅氮化物(MgSiN)材料掺杂物扩散层22被放置和形成在图4F的高电子迁移率晶体管(HEMT)半导体结构上,以便提供具有约3到约5原子百分数镁(Mg)成分的掺杂物扩散层22。
用于形成包含镁-硅氮化物(MgSiN)材料的掺杂物扩散层22的主要条件包括:(1)在约1200到约2000标准立方厘米/每分钟的氮载气流中的、约250到约300标准立方厘米/每分钟的氨源气流;(2)在约1200到约2000标准立方厘米/每分钟的氮载气流中的、约30到约50标准立方厘米/每分钟的总体较低的硅烷源气流;(3)在约650到约850标准立方厘米/每分钟的氮载气流中的、约90到约100标准立方厘米/每分钟的Cp2Mg源气流;(4)约1.5到约2.5torr的反应器腔室压力;和(5)约600到约800℃的反应器腔室温度。
图4I显示了热退火图4H的第III族元素氮化物高电子迁移率晶体管(HEMT)III-V半导体结构以提供被布置和形成在阻挡层14’中的阈值修改掺杂物区域20的结果。典型且优选地,当掺杂物扩散层22包含镁-硅氮化物(MgSiN)材料时,在大于约1000℃的温度下用快速热退火条件进行热退火。
图4J首先显示从图4I的高电子迁移率晶体管(HEMT)半导体结构剥离掺杂物扩散层22的结果。在使用通常在半导体制作技术中常见的剥离方法和材料的同时,可以从图4I的高电子迁移率晶体管(HEMT)半导体结构剥离掺杂物扩散层22,从而提供图4J的高电子迁移率晶体管(HEMT)半导体结构。这样的剥离方法和材料可包括,但不限于,湿化学剥离方法和材料、干等离子体剥离方法和材料、以及湿化学剥离方法和材料与干等离子体剥离方法和材料的组合。
图4J还显示多个源极和漏极触点24,这些源极和漏极触点24被布置和形成穿过由第二钝化层18’得到的第二钝化层18”和由第一钝化层16’得到的第一钝化层16”,并且部分嵌入由阻挡层14’得到的阻挡层14”的分开的部分内。源极和漏极触点24可以通过使用通常在半导体制作技术中常见的方法和材料形成。
图4K最后显示栅极26,所述栅极26被布置和形成为在横向上接触第二钝化层18”并被其抵接,以及在纵向上接触阻挡层14”内的阈值修改掺杂物区域20。栅极26还可以通过用通常在半导体制作技术中常见的方法和材料形成。
更具体地,期望源极和漏极触点24提供与至少阻挡层14”的欧姆接触,作为这种考虑的结果,源极和漏极触点24典型地包括金属材料或金属材料堆叠体。典型且优选地,每个源极和漏极触点24均包括金属化堆叠体,该金属化堆叠体分层的接续体中包括钽、钛、铝、钼和金。金属化堆叠体具有的厚度允许高过期望由铝-硅氮化物(AlSiN)材料形成的第二钝化层18”。
类似于源极和漏极触点24,栅极26还典型地包含金属材料或金属化堆叠体,但与源极和漏极触点24相比较,典型地是不同的金属材料或金属化堆叠体。虽然决非限制实施例,栅极26可包含依序分层的金属化堆叠体,该金属化堆叠体包含镍材料,在该镍材料上布置和形成有金材料。
正如本领域技术人员所能理解的,与图4A到图4K的处理序列相比较,并不排除用于制作按照图3A所示实施例的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的替代处理序列。具体地,还考虑用于形成阈值修改掺杂物区域20的替代方法。这样的替代方法可包括,但不限于,离子注入法。
实验
按照以上讨论的实施例的、具有镁(Mg)阈值修改掺杂物区域的氮化镓(GaN)缓冲层和铝镓氮化物(AlGaN)阻挡层第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构是通过使用(1)二戊基镁(Cp2Mg)气相扩散源;和(2)镁硅氮化物(MgSiN)固体扩散源,结合以上描述的方法制作的。按照两种方法的任一种方法所形成的镁阈值修改掺杂物区域通过在铝镓氮化物(AlGaN)阻挡层的表面上引入约1e13/每平方厘米的镁(Mg)受体而沿正方向使氮化镓/铝镓氮化物(GaN/AlGaN)半导体器件阈值移位。
在二戊基镁(Cp2Mg)气相扩散法中,按照图4F的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构在体积流比率约93.48∶36∶2338标准立方厘米/每分钟的二戊基镁(Cp2Mg)、氨(NH3)和氮的气相混合物中、在约975℃和2torr下加热约2小时。在该气相混合物暴露期间,氮化镁(MgN)残余层被形成在第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构上,该残余层大概在约975℃的温度下熔化,镁(Mg)大概与补偿氢一起被扩散到第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构中。在新包括镁(Mg)阈值修改掺杂物区域的、第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构冷却之前,熄灭二戊基镁(Cp2Mg)和氨(NH3)气相源,并且第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构在约975℃的温度下在基本只有氮气的氛围下进行退火。
随后,使用盐酸水溶液在升高的温度下将氮化镁(MgN)残余层从退火的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构中去除,并且所得到的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构在快速热退火条件下于快速热退火(RTA)设备中、在温度约大于1000℃的氮(N2)气里加热。
在第二固态扩散方法中,通过低压化学气相沉积(LPCVD)法使包含约3.4原子百分数的镁(Mg)的复合镁硅氮化物(MgSiN)掺杂物扩散层沉积在按照图4F的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构上。镁源材料、硅源材料和氮源材料可以从合适的醇盐和氢化物中选择。所得到的复合半导体结构在高于约1000℃的温度下被退火,作为处理步骤中的镁(Mg)阈值修改掺杂物激励。
图5A和图5B显示了按照以上两种镁(Mg)阈值修改掺杂物区域处理序列结合步骤的、各个第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的一对二次离子质谱学(SIMS)元素分布。每个第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构在厚度约200埃
Figure BPA00001530521800141
的铝镓氮化物(AlGaN)阻挡层中包括约30原子百分数的铝(Al)。
在图5A和图5B的各个元素分布质谱图内,在每个单独谱的右侧、从顶部到底部的曲线对应于镓、氮、铝和镁原子浓度。正如在图5A上看到的,与图5B相比较,二戊基镁(Cp2Mg)气相源扩散法(以及相关联的MgN残余层沉积)把比使用更高温度快速热退火(RTA)处理的固态源镁硅氮化物(MgSiN)方法明显更多的镁(Mg)引入到第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构中。
图6A显示了上述的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的片电子浓度与偏置电压(CV)特性(在1kHz下测量)之间关系的比较结果。从图6A的片电子浓度与偏置电压之间关系的曲线图可以看到,镁(Mg)阈值修改掺杂物区域(右侧曲线)使得二维电子气体(2DEG)的阈值移位约正的1.25伏,同时还使二维电子气体(2DEG)片电荷增加约20%。
在图6B右侧作为位置函数的体积浓度分布表明,镁(Mg)扩散峰穿透到用二戊基镁(Cp2Mg)和氨(NH3)气相扩散法制作的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构内的铝镓氮化物(AlGaN)阻挡层中大约35埃
Figure BPA00001530521800151
从上述的数据,可以在假设镁(Mg)阈值修改掺杂物区域浓度是均匀的(即,约10e20镁(Mg)掺杂物/每立方厘米)并且分布于第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的铝镓氮化物(AlGaN)阻挡层的大约35埃
Figure BPA00001530521800152
的第一厚度(即,xd)中的前提下,估计通过镁(Mg)阈值修改掺杂物区域结合造成的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构的阈值电压的移位。
阈值电压的改变可以用图7的方程确定,与在包括镁(Mg)阈值修改掺杂物区域的第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构中观察到的正1.25V的阈值电压移位相比较,该方程算出正1.18V的阈值电压移位的合理估值。
假设向较低电荷结构中引入相同的镁(Mg)阈值修改掺杂物区域扩散,该较低电荷结构具有在第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构中留下约75埃
Figure BPA00001530521800153
的Al0.25Ga0.75N阻挡层的栅极凹部,按照图7的方程的修订估值产生约1.5伏的正阈值电压移位,足以满足第III族元素氮化物高电子迁移率晶体管(HEMT)半导体器件的增强模式工作的需要,该半导体器件包括镁(Mg)阈值修改掺杂物区域结合。而且,所得到的在第III族元素氮化物高电子迁移率晶体管(HEMT)半导体结构内栅极下方的pn结可以用来显著减小栅极泄漏电流。
而且,利用在高电子迁移率晶体管(HEMT)半导体结构内的铝镓氮化物(AlGaN)阻挡层中的栅极位置处约100埃
Figure BPA00001530521800154
的凹部进行附加实验,随后是在约950℃下的短期二戊基镁(Cp2Mg)和氨(NH3)扩散,以产生约0.1V的正阈值电压。在这样的凹进阻挡层结构上更活跃的二戊基镁(Cp2Mg)和氨(NH3)扩散导致二维电子气体(2DEG)的去除,因为镁(Mg)阈值修改掺杂物区域扩散峰穿透铝镓氮化物(AlGaN)阻挡层与氮化镓(GaN)缓冲层之间的异质界面。据推测,在III-V半导体结构内的薄阻挡层结构上,期望阈值修改掺杂物区域导入过程可能需要精细调节到保证大的正阈值电压,增强模式III-V半导体器件据推测需要大的正阈值电压。
包括这里引述的出版物、专利申请和专利等所有参考文献通过引用而在允许的情况下被整体结合到本文中,就好像每个参考文献被单独和具体地指示为通过引用而结合到本文中并且在本文中被整体阐述。
术语“一”和“所述”以及类似词语在描述本发明的上下文中(特别是在以下的权利要求的上下文中)的使用将解释为覆盖单数和复数,除非本文中另外指明或由上下文明确否定。除非另外指出,术语“包括”、“具有”、“包含”和“含有”将被解释为开放性术语(即,是指“包括但不限于”)。术语“被连接到”将被解释为部分或全部被包含在内、附着到、或联接在一起,即使有某些东西介入其中。
这里对数值范围的引述仅仅打算用作单独引用落入范围内的每个单独数值的简述方法,除非在此另外指出,每个单独的数值被合并到说明书中,就像它在这里被单独引述那样。
这里描述的所有方法可以任何适当的次序执行,除非在这里另外指出或由上下文明确否定。除非另外提出保护要求,这里提供的任何和所有的例子或示范性语言(例如,“诸如”)的使用仅仅打算更好地说明本发明的实施例,而非对本发明的范围加以限制。
说明书中的语言不应被解释为将任何非权利要求主张的元素指定为实施本发明所必须的元素。
化学方程式的使用不打算指明化学方程式所描述的材料必需是化学计量的。
对本领域技术人员显而易见的是,可以对本发明做出各种修改和变型,而不背离本发明的精神和范围。并不打算将本发明限制于所公开的特定形式,与之相反,打算覆盖属于落入所附权利要求限定的本发明的精神和范围内的所有修改、替代构造及等价物。因此,打算让本发明覆盖本发明的修改和变型,只要它们落入所附权利要求及其等价物的范围内。

Claims (24)

1.一种半导体结构,包括:
包含第一III-V半导体材料的阻挡层,所述阻挡层位于缓冲层上,所述缓冲层包含第二III-V半导体材料且又位于基底上,所述第二III-V半导体材料与所述第一III-V半导体材料不同;
包含铝-硅氮化物材料的钝化层,所述钝化层位于所述阻挡层上且包括孔,该孔暴露位于所述阻挡层内的阈值修改掺杂物区域;
栅极,所述栅极与位于所述阻挡层内的所述阈值修改掺杂物区域接触。
2.如权利要求1所述的半导体结构,其中所述半导体结构不包括场板。
3.一种半导体结构,包括:
包含第一III-V半导体材料的阻挡层,所述阻挡层位于缓冲层上,所述缓冲层包含第二III-V半导体材料且又位于基底上,所述第二III-V半导体材料与第一III-V半导体材料不同;
位于所述阻挡层上并且包括孔的钝化层,该孔暴露位于所述阻挡层内的阈值修改掺杂物区域;
与所述阻挡层内的阈值修改掺杂物区域相接触的栅极,其中位于所述阻挡层上的至少一部分钝化层包含具有约4.5到约6eV的带隙和在约1到约100GHz的频率下具有约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料。
4.如权利要求3所述的半导体结构,还包括源极触点和漏极触点,所述源极触点和漏极触点被布置成被所述栅极横向隔开,并且还穿透所述钝化层并接触所述阻挡层,但不接触所述阻挡层内的阈值修改掺杂物区域。
5.如权利要求3所述的半导体结构,其中所述具有约4.5到约6eV的带隙和在约1到约100GHz的频率下具有约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料包括铝-硅氮化物钝化材料。
6.如权利要求3所述的半导体结构,其中所述缓冲层和阻挡层中的每一个均包含与第III族元素氮化物半导体材料不同的III-V半导体材料。
7.如权利要求3所述的半导体结构,其中所述缓冲层和阻挡层中的每一个均包含第III族元素氮化物半导体材料。
8.如权利要求3所述的半导体结构,其中所述阈值修改掺杂物区域所包括的阈值修改掺杂物选自镁和铍阈值修改掺杂物组成的组。
9.如权利要求3所述的半导体结构,其中所述半导体结构不包括场板。
10.一种半导体结构,包括:
包含第一III-V半导体材料的阻挡层,所述阻挡层位于缓冲层上,所述缓冲层包含第二III-V半导体材料且又位于基底上,所述第二III-V半导体材料与第一III-V半导体材料不同;
位于所述阻挡层上并且包括孔的钝化层,所述孔以与该孔对称对齐的方式暴露所述阻挡层内的阈值修改掺杂物区域;
被所述孔分开的源极触点和漏极触点,所述源极触点和漏极触点穿透钝化层,并接触所述阻挡层但不接触所述阻挡层内的阈值修改掺杂物区域;
位于所述孔中并与阻挡层内的阈值修改掺杂物区域相接触的栅极,其中位于所述阻挡层上的至少一部分钝化层包含具有约4.5到约6eV的带隙和在约1到约100GHz的频率下具有约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料。
11.如权利要求10所述的半导体结构,其中具有约4.5到约6eV的带隙和在约1到约100GHz的频率下具有约6x10-11F/m到约8x10-11F/m的介电常数的钝化材料包括铝-硅氮化物钝化材料。
12.如权利要求10所述的半导体结构,其中所述缓冲层和阻挡层中的每一个均包括第III族元素氮化物半导体材料。
13.如权利要求10所述的半导体结构,其中所述阈值修改掺杂物区域包括的阈值修改掺杂物选自镁和铍阈值修改掺杂物组成的组。
14.如权利要求10所述的半导体结构,其中所述半导体结构不包括场板。
15.一种用于制作半导体结构的方法,包括:
形成分层结构,该分层结构包括:
形成在基底上的、包含第一III-V半导体材料的缓冲层;
形成在所述缓冲层上的、包含第二III-V半导体材料的阻挡层,所述第二III-V半导体材料与所述第一III-V半导体材料不同;和
形成在所述阻挡层上的、包含铝-硅氮化物钝化材料的钝化层;
使位于所述阻挡层上的一部分钝化层形成图案,以便提供暴露一部分阻挡层的孔;
在所述孔的基部,将阈值修改掺杂物区域形成到所述阻挡层中;以及
形成与所述阈值修改掺杂物区域相接触的栅极。
16.如权利要求15所述的方法,其中在所述基底上不形成场板。
17.一种用于制作半导体结构的方法,包括:
形成分层结构,该分层结构包括:
形成在基底上的、包含第一III-V半导体材料的缓冲层;
形成在所述缓冲层上的、包含第二III-V半导体材料的阻挡层,所述第二III-V半导体材料与所述第一III-V半导体材料不同;和
在所述阻挡层上的钝化层,所述钝化层包含的钝化材料具有约4.5到约6eV的带隙和在约1到约100GHz的频率下具有约6x10-11F/m到约8x10-11F/m的介电常数;
使位于所述阻挡层上的一部分钝化层形成图案,以便提供暴露一部分阻挡层的孔;
在所述孔的基部,将阈值修改掺杂物区域形成在所述阻挡层中;以及
形成与所述阈值修改掺杂物区域相接触的栅极。
18.如权利要求17所述的方法,其中所述第一III-V半导体材料与第二III-V半导体材料层中的每一个均包括除第III族元素氮化物半导体材料以外的材料。
19.如权利要求17所述的方法,其中所述第一III-V半导体材料与第二III-V半导体材料中的每一个均包括第III族元素氮化物半导体材料。
20.如权利要求17所述的方法,其中形成所述阈值修改掺杂物区域的步骤使用气相扩散掺杂物源。
21.如权利要求20所述的方法,其中所述气相扩散掺杂物源包括二戊基镁。
22.如权利要求17所述的方法,其中形成阈值修改掺杂物区域的步骤使用固态扩散掺杂物源。
23.如权利要求22所述的方法,其中所述固态扩散掺杂物源包括镁-硅氮化物。
24.如权利要求17所述的方法,其中所述阈值修改掺杂物区域包含的阈值修改掺杂物选自镁和铍阈值修改掺杂物组成的组。
CN201180004026.8A 2010-06-23 2011-06-22 门控iii-v半导体结构和方法 Active CN102576727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35764110P 2010-06-23 2010-06-23
US61/357,641 2010-06-23
PCT/US2011/041376 WO2011163318A2 (en) 2010-06-23 2011-06-22 Gated iii-v semiconductor structure and method

Publications (2)

Publication Number Publication Date
CN102576727A true CN102576727A (zh) 2012-07-11
CN102576727B CN102576727B (zh) 2016-01-27

Family

ID=45372062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004026.8A Active CN102576727B (zh) 2010-06-23 2011-06-22 门控iii-v半导体结构和方法

Country Status (3)

Country Link
US (1) US9299821B2 (zh)
CN (1) CN102576727B (zh)
WO (1) WO2011163318A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887334A (zh) * 2012-12-19 2014-06-25 Nxp股份有限公司 GaN高电子迁移率晶体管和GaN二极管
CN104904019A (zh) * 2013-01-07 2015-09-09 阿沃吉有限公司 用于氮化镓垂直晶体管的方法和系统
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN109841676A (zh) * 2019-03-21 2019-06-04 华南理工大学 辅助掺杂实现常关型GaN HEMT器件及其制备方法
CN109888013A (zh) * 2019-03-21 2019-06-14 华南理工大学 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN112585763A (zh) * 2020-11-27 2021-03-30 英诺赛科(苏州)半导体有限公司 半导体装置和其制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991360B2 (en) * 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
GB201203161D0 (en) * 2012-02-23 2012-04-11 Epigan Nv A device comprising a III-N layer stack with improved passivation layer and associated manufacturing method
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
SG11201406151TA (en) * 2012-03-29 2014-10-30 Agency Science Tech & Res Iii-nitride high electron mobility transistor structures and methods for fabrication of same
EP2667415B1 (en) 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
KR101922122B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US10164038B2 (en) * 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US8947154B1 (en) 2013-10-03 2015-02-03 Avogy, Inc. Method and system for operating gallium nitride electronics
US9590048B2 (en) 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9484439B1 (en) * 2015-09-21 2016-11-01 International Business Machines Corporation III-V fin on insulator
JP6536318B2 (ja) * 2015-09-24 2019-07-03 三菱電機株式会社 半導体装置及びその製造方法
US9666683B2 (en) * 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10269621B2 (en) 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US11094812B2 (en) * 2017-06-19 2021-08-17 Soitec Belgium High electron mobility transistor
CN108198856B (zh) * 2018-02-28 2020-07-07 中国电子科技集团公司第十三研究所 GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN109659366A (zh) 2018-12-21 2019-04-19 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法
US10937873B2 (en) * 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
US20200263297A1 (en) * 2019-02-14 2020-08-20 Asm Ip Holding B.V. Deposition of oxides and nitrides
CN111900140A (zh) * 2020-06-30 2020-11-06 中国电子科技集团公司第五十五研究所 基于金刚石钝化结构的高效散热氮化镓晶体管及其制造方法
CN114402442B (zh) * 2021-12-17 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
CN1998085A (zh) * 2004-05-20 2007-07-11 克里公司 制作具有再生长欧姆接触区的氮化物基晶体管的方法以及具有再生长欧姆接触区的氮化物基晶体管
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
WO2009076076A2 (en) * 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4583105A (en) 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
JPS61272974A (ja) 1985-05-28 1986-12-03 Fujitsu Ltd 半導体装置及びその製造方法
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866491A (en) 1987-02-06 1989-09-12 International Business Machines Corporation Heterojunction field effect transistor having gate threshold voltage capability
US5559368A (en) 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
US6083781A (en) 1995-12-20 2000-07-04 The United States Of America As Represented By The United States Department Of Energy Method for manufacturing compound semiconductor field-effect transistors with improved DC and high frequency performance
JPH1061065A (ja) 1996-08-16 1998-03-03 Nisshin Steel Co Ltd 耐火パネルの製造方法
US5866925A (en) 1997-01-09 1999-02-02 Sandia Corporation Gallium nitride junction field-effect transistor
US5776813A (en) 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
US5937303A (en) 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
US6297538B1 (en) 1998-03-23 2001-10-02 The University Of Delaware Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate
US20010015437A1 (en) 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6914273B2 (en) 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7485512B2 (en) 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
DE102005039666B3 (de) * 2005-08-22 2007-05-31 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
US7833849B2 (en) * 2005-12-30 2010-11-16 International Business Machines Corporation Method of fabricating a semiconductor structure including one device region having a metal gate electrode located atop a thinned polygate electrode
US7692222B2 (en) * 2006-11-07 2010-04-06 Raytheon Company Atomic layer deposition in the formation of gate structures for III-V semiconductor
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
TWI409859B (zh) 2009-04-08 2013-09-21 Efficient Power Conversion Corp 氮化鎵緩衝層中之摻雜劑擴散調變技術
CN102365745B (zh) 2009-04-08 2015-04-08 宜普电源转换公司 反向扩散抑制结构
WO2010118087A1 (en) 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
WO2010118090A1 (en) 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gallium nitride transistor with improved gate characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998085A (zh) * 2004-05-20 2007-07-11 克里公司 制作具有再生长欧姆接触区的氮化物基晶体管的方法以及具有再生长欧姆接触区的氮化物基晶体管
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
WO2009076076A2 (en) * 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887334A (zh) * 2012-12-19 2014-06-25 Nxp股份有限公司 GaN高电子迁移率晶体管和GaN二极管
CN104904019A (zh) * 2013-01-07 2015-09-09 阿沃吉有限公司 用于氮化镓垂直晶体管的方法和系统
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN106158948B (zh) * 2015-04-10 2020-05-19 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN109841676A (zh) * 2019-03-21 2019-06-04 华南理工大学 辅助掺杂实现常关型GaN HEMT器件及其制备方法
CN109888013A (zh) * 2019-03-21 2019-06-14 华南理工大学 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN112585763A (zh) * 2020-11-27 2021-03-30 英诺赛科(苏州)半导体有限公司 半导体装置和其制造方法
CN112585763B (zh) * 2020-11-27 2024-04-05 英诺赛科(苏州)半导体有限公司 半导体装置和其制造方法

Also Published As

Publication number Publication date
WO2011163318A3 (en) 2012-03-08
CN102576727B (zh) 2016-01-27
US9299821B2 (en) 2016-03-29
US20130153963A1 (en) 2013-06-20
WO2011163318A2 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
CN102576727B (zh) 门控iii-v半导体结构和方法
US10002958B2 (en) Diamond on III-nitride device
US9818855B2 (en) Semiconductor device
US11551927B2 (en) High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
EP2246880B1 (en) Semiconductor device fabrication method
CN108352412B (zh) Iii族氮化物材料半导体结构中的寄生沟道减轻
US11810955B2 (en) Parasitic channel mitigation using silicon carbide diffusion barrier regions
CN106486543A (zh) 半导体器件及其制造方法
US10763110B2 (en) Method and system for forming doped regions by diffusion gallium nitride materials
US9773898B2 (en) III-nitride semiconductor structures comprising spatially patterned implanted species
US9673281B2 (en) Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9704705B2 (en) Parasitic channel mitigation via reaction with active species
US9799520B2 (en) Parasitic channel mitigation via back side implantation
US20180122929A1 (en) Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069723A1 (en) Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
CN110299407A (zh) 功率器件及其制备方法
CN102916044A (zh) 高电子迁移率晶体管及其制造方法
US20170069742A1 (en) Parasitic channel mitigation via implantation of low atomic mass species
CN106783945A (zh) 一种GaN基增强型电子器件的材料结构
US20230163209A1 (en) Water and ion barrier for iii-v semiconductor devices
CN108933177A (zh) 制造半导体器件的方法和半导体器件
CN103000516A (zh) 形成半导体结构的方法
US20170069745A1 (en) Methods of spatially implanting multiple species in iii-nitride semiconductor structures
US20170069500A1 (en) Methods of spatially implanting species in iii-nitride semiconductor structures
CN109524454A (zh) 增强型高电子迁移率晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant