CN103123933A - 砷化镓赝配高电子迁移率晶体管 - Google Patents

砷化镓赝配高电子迁移率晶体管 Download PDF

Info

Publication number
CN103123933A
CN103123933A CN2012105700627A CN201210570062A CN103123933A CN 103123933 A CN103123933 A CN 103123933A CN 2012105700627 A CN2012105700627 A CN 2012105700627A CN 201210570062 A CN201210570062 A CN 201210570062A CN 103123933 A CN103123933 A CN 103123933A
Authority
CN
China
Prior art keywords
layer
transistor
gaas
thickness
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105700627A
Other languages
English (en)
Inventor
章军云
高建峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN2012105700627A priority Critical patent/CN103123933A/zh
Publication of CN103123933A publication Critical patent/CN103123933A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明涉及一种砷化镓赝配高电子迁移率晶体管，包括：衬底、AlGaAs缓冲层、势垒层、低掺杂GaAs层、高掺杂GaAs层、源电极和漏电极，在源电极和漏电极之间提供第一凹槽，在第一凹槽内提供第二凹槽，在第二凹槽内设置金属层，所述金属层包括第一栅金属子层、第二栅金属子层、第三栅金属子层、第四栅金属子层、第五栅金属子层，在势垒层中生长势垒金属层。本发明与现有技术相比，能够抑制栅泄漏电流，提高晶体管的栅漏、栅源击穿电压，提升GaAs晶体管的可靠性能；相比普通的纯Pt栅其离GaAs的距离更大，进一步提升GaAs增强型晶体管的可靠性能；且本发明能很好的解决采用Pt为栅势垒与介质辅助成型的T型栅工艺之间的矛盾，充分发挥T型栅工艺的优势。

Description

砷化镓赝配高电子迁移率晶体管
技术领域
本发明涉及一种晶体管，属于半导体器件技术领域。
背景技术
化合物半导体的金属-半导体接触势垒经过广泛的研究，人们对其性质已经有了充分的了解。时至今日，金属-半导体势触势垒中金属的选择应用也已基本完成。如GaAs半导体中选用Ti金属为势垒接触金属，但是，对于近年来兴起的GaN半导体来说，Ti就不能应用为势垒金属，其原因就在于Ti和GaN半导体的化学性质不稳定，两者会在使用甚至制作工艺过程中反应生成其他不稳定的产物。因此人们采用Pt金属替代之，但是，在GaAs增强型晶体管制作工艺中，需要淀积过量的Pt金属，才能够较好的控制栅金属与沟道的的距离，否则可能导致夹断电压的不均匀。而过量的Pt金属对GaAs增强型的可靠性有影响，在一定的温度下，剩余的Pt可能继续和GaAs反应，退化晶体管的性能。而且，在GaAs和GaN半导体的制作工艺中，SiN或SiON介质被广泛的应用，Pt和SiN及SiON之间的粘附性非常差，除非Pt先淀积，后再采用PECVD生长SiN或SiON介质，才能一定程度的改善Pt和介质之间的粘附性，但是这对工艺造成了一定的限制。
发明内容
发明目的：本发明所要解决的技术问题是提升采用Pt为势垒金属的GaAs增强型晶体管的可靠性，同时增加Pt势垒金属和SiN的粘附性，在制作Pt势垒GaAs增强型或耗尽型晶体管时可采用普通的介质辅助成型的T型栅工艺，减少晶体管制作的工艺限制，方便晶体管制作。
技术方案：为了解决以上技术问题，本发明采用如下技术方案加以实现：
一种砷化镓赝配高电子迁移率晶体管，包括：衬底、AlGaAs缓冲层、势垒层、低掺杂GaAs层、高掺杂GaAs层、源电极和漏电极，在源电极和漏电极之间提供第一凹槽，在第一凹槽内提供第二凹槽，在第二凹槽内设置金属层，所述金属层包括第一栅金属子层、第二栅金属子层、第三栅金属子层、第四栅金属子层、第五栅金属子层，在势垒层中生长势垒金属层。
衬底为半绝缘GaAs衬底。
缓冲层的成分是AlGaAs/GaAs的超晶格周期结构，子层厚度15～25nm，超晶格周期数10～20。
势垒层的成分是AlGaAs/GaAs，其总厚度为20～50nm。
低掺杂砷化镓层的成分是GaAs，其厚度为10～40nm。
高掺杂砷化镓层的成分是GaAs，其厚度为30～120nm。
源电极和漏电极的间距为1.5～4.5um。
第一凹槽的深度和高掺杂砷化镓层厚度相同，宽度为0.5um～2um。
在第一凹槽表面设置第一介质层，第一介质层为采用PECVD生长的SiN，其厚度为30～200nm。
第二凹槽的深度和低掺杂砷化镓层厚度相同，宽度为0.1um～0.5um。
第一金属层为PtxTi1-x或PtxNi1-x，x取值为0.1～0.9，厚度为5～150nm。
第二金属层为Ti，厚度为20～150nm。
第三金属层为Pt，厚度为20～100nm。
第四金属层为Au，厚度为200～1000nm。
第五金属层为Ti，厚度为5～15nm。
在第一介质层及金属层表面上设置第二介质层，第二介质层为采用PECVD生长的S iN，其厚度为30～200nm。
势垒金属层为PtxAsy，y＞1，y:x的比值为1～3，厚度为3nm～50nm。
有益效果：本发明与现有技术相比，栅势垒比一般采用Ti为栅金属的栅势垒更高。更高的势垒能够抑制栅泄漏电流，提高晶体管的栅漏、栅源击穿电压，并提升GaAs晶体管的可靠性能；合金金属在高温的条件下更难和GaAs材料反应，同时，在制作增强型晶体管中剩余的未反应的Pt，相比普通的纯Pt栅，其离GaAs的距离更大，更大的距离能更好的抑制不希望产生的反应，进一步提升GaAs增强型晶体管的可靠性能；且本发明能很好的解决采用Pt为栅势垒与介质辅助成型的T型栅工艺之间的矛盾，充分发挥T型栅工艺的优势。
附图说明：
图1是常规的赝配高电子迁移率晶体管的剖视图；
图2是本发明的栅金属结构图；
图3是本发明的剖视图。
具体实施方式
下面结合说明书附图对本发明进行进一步详述：
如图3所示，本发明涉及一种砷化镓赝配高电子迁移率晶体管，包括：衬底1、AlGaAs缓冲层2、势垒层3、低掺杂GaAs层4、高掺杂GaAs层5、源电极6和漏电极7，在源电极6和漏电极7之间提供第一凹槽8，在第一凹槽8内提供第二凹槽10，在第二凹槽10内设置金属层。具体地说，所述金属层包括第一栅金属子层11、第二栅金属子层12、第三栅金属子层13、第四栅金属子层14与第五栅金属子层15，在势垒层3中生长势垒金属层17.
本发明中，缓冲层2采用Al0.24Ga0.76As/GaAs的超晶格周期结构，子层厚度20nm，超晶格周期数14；势垒层3采用Al0.24Ga0.76As/GaAs的结构，Al0.24Ga0.76As层厚度32nm，GaAs层厚度3nm；低掺杂砷化镓层4采用GaAs单层结构，厚度20nm，所掺杂质为S i，其掺杂浓度为2×1016cm-3；高掺杂砷化镓层5采用GaAs单层结构，厚度50nm，所掺杂质为Si，其掺杂浓度为6×1018cm-3；
源电极6和漏电极7之间的间距为2.5um；第一凹槽8深度为50nm，宽度为0.8um。
本发明中，在第一凹槽8表面生长有第一介质层9，第一介质层9采用PECVD生长，厚度为100nm；
第二凹槽10深度为20nm，宽度为0.25um；
本发明中，第一栅金属子层11的成分为Pt0.5Ti0.5，采用电子束Pt、Ti双源蒸发工艺，蒸发速率0.2nm/s，厚度为60nm；第二栅金属子层12的成分为Ti，采用电子束蒸发工艺，蒸发速率0.5nm/s，厚度为100nm；第三栅金属子层13的成分为Pt，采用电子束蒸发工艺，蒸发速率0.5nm/s，厚度为50nm；第四栅金属子层14的成分为Au，采用电子束蒸发工艺，蒸发速率0.5nm/s，厚度为700nm；第五栅金属子层15的成分为Ti，采用电子束蒸发工艺，蒸发速率0.2nm/s，厚度为10nm；
在第一介质层9及金属层表面上设置第二介质层16，所述的第二介质层16用于保护栅金属层，采用PECVD生长，其厚度为150nm；
势垒金属层17由采用第一栅金属子层11与势垒层3在340℃温度条件下、N2氛围中发生反应生成，x与y的取值不是固定的，生成物含有多种成分，是Pt原子与As原子的不同组合，生成物PtxAsy厚度40nm。
本发明的源电极6和漏电极7、凹槽8、介质层9凹槽10等的制作为常规工艺，在此不一一赘述。本发明可根据器件性能的需求，通过调整第一栅金属子层11的厚度或者组成成分，从而调整势垒金属层17的厚度，本发明中，栅金属为T型栅结构。

Claims (17)

1.一种砷化镓赝配高电子迁移率晶体管，包括：衬底（1）、AlGaAs缓冲层（2）、势垒层（3）、低掺杂GaAs层（4）、高掺杂GaAs层（5）、源电极（6）和漏电极（7），在源电极（6）和漏电极（7）之间提供第一凹槽（8），在第一凹槽（8）内提供第二凹槽（10），其特征在于：在第二凹槽（10）内设置金属层，所述金属层包括第一栅金属子层（11）、第二栅金属子层（12）、第三栅金属子层（13）、第四栅金属子层（14）、第五栅金属子层（15），在势垒层（3）中生长势垒金属层（17）。
2.如权利要求1所述的晶体管，其特征在于：衬底（1）为半绝缘GaAs衬底。
3.如权利要求1所述的晶体管，其特征在于：缓冲层（2）的成分是AlGaAs/GaAs的超晶格周期结构，子层厚度15～25nm，超晶格周期数10～20。
4.如权利要求1所述的晶体管，其特征在于：势垒层（3）的成分是AlGaAs/GaAs，其总厚度为20～50nm。
5.如权利要求1所述的晶体管，其特征在于：低掺杂砷化镓层（4）的成分是GaAs，其厚度为10～40nm。
6.如权利要求1所述的晶体管，其特征在于：高掺杂砷化镓层（5）的成分是GaAs，其厚度为30～120nm。
7.如权利要求1所述的晶体管，其特征在于：源电极（6）和漏电极（7）的间距为1.5～4.5um。
8.如权利要求1所述的晶体管，其特征在于：凹槽（8）的深度和高掺杂砷化镓层（5）的厚度相同，宽度为0.5um～2um。
9.如权利要求1所述的晶体管，其特征在于：在第一凹槽（8）表面生长第一介质层（9），第一介质层（9）为采用PECVD生长的SiN，其厚度为30～200nm。
10.如权利要求1所述的晶体管，其特征在于：凹槽（10）的深度和低掺杂砷化镓层（4）厚度相同，宽度为0.1um～0.5um。
11.如权利要求1所述的晶体管，其特征在于：第一金属层（11）为PtxTi1-x或PtxNi1-x，x取值为0.1～0.9，第一金属层（11）厚度为5～150nm。
12.如权利要求1所述的晶体管，其特征在于：第二金属层（12）为Ti，厚度为20～150nm。
13.如权利要求1所述的晶体管，其特征在于：第三金属层（13）为Pt，厚度为20～100nm。
14.如权利要求1所述的晶体管，其特征在于：第四金属层（14）为Au，厚度为200～1000nm。
15.如权利要求1所述的晶体管，其特征在于：第五金属层（15）为Ti，厚度为5～15nm。
16.如权利要求1所述的晶体管，其特征在于：在第一介质层（9）及金属层表面上设置第二介质层（16），第二介质层（16）为采用PECVD生长的SiN，其厚度为30～200nm。
17.如权利要求1所述的晶体管，其特征在于：势垒金属层（17）为PtxAsy，y＞1，y:x的比值为1～3，厚度为3nm～50nm。
CN2012105700627A 2012-12-25 2012-12-25 砷化镓赝配高电子迁移率晶体管 Pending CN103123933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105700627A CN103123933A (zh) 2012-12-25 2012-12-25 砷化镓赝配高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105700627A CN103123933A (zh) 2012-12-25 2012-12-25 砷化镓赝配高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN103123933A true CN103123933A (zh) 2013-05-29

Family

ID=48454865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105700627A Pending CN103123933A (zh) 2012-12-25 2012-12-25 砷化镓赝配高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN103123933A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937249A (zh) * 2006-10-16 2007-03-28 中国电子科技集团公司第五十五研究所 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN102148154A (zh) * 2010-12-21 2011-08-10 中国电子科技集团公司第五十五研究所 一种具有复合金属阻挡层的氮化镓器件多层欧姆接触系统
CN102280476A (zh) * 2011-08-08 2011-12-14 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法
TWI363423B (en) * 2003-11-24 2012-05-01 Triquint Semiconductor Inc Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363423B (en) * 2003-11-24 2012-05-01 Triquint Semiconductor Inc Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN1937249A (zh) * 2006-10-16 2007-03-28 中国电子科技集团公司第五十五研究所 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法
CN102148154A (zh) * 2010-12-21 2011-08-10 中国电子科技集团公司第五十五研究所 一种具有复合金属阻挡层的氮化镓器件多层欧姆接触系统
CN102280476A (zh) * 2011-08-08 2011-12-14 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件

Similar Documents

Publication Publication Date Title
CN109952655B (zh) 半导体器件和设计半导体器件的方法
EP1821344B1 (en) Method of forming heterojunction tranistors including energy barriers
CN102365747B (zh) 补偿门极misfet及其制造方法
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
CN104916633A (zh) 半导体装置
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
Sun et al. Scaling of In 0.7 Ga 0.3 As buried-channel MOSFETs
WO2012029292A1 (ja) 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
CN103474455B (zh) 一种具有复合金属栅的氮化镓基高电子迁移率晶体管
TWI222750B (en) Voltage adjustable multi-stage extrinsic transconductance amplification HEMT
TWI649873B (zh) 三族氮化物半導體結構
CN103123933A (zh) 砷化镓赝配高电子迁移率晶体管
JP2017069515A (ja) 半導体装置
US10559665B2 (en) Field-effect transistor
Lin et al. Ultra-thin-body self-aligned InGaAs MOSFETs on insulator (III-VOI) by a tight-pitch process
JP2012015161A (ja) 電界効果トランジスタ
Han et al. Characteristics of P-channel GaN MOSFET up to 300° C
Marso et al. Influence of doping concentration on DC and RF performance of AlGaN/GaN HEMTs on silicon substrate
JP2007335736A (ja) 窒化物半導体装置
JP2023134363A (ja) 半導体電界効果トランジスタ、それを含む電力増幅器、およびその製造方法
Panda et al. Comparative analysis of GaN based MOSHEMT devices for RF applications
KR100985470B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
CN117096177A (zh) 一种凹栅增强型氧化镓晶体管及其制备方法
Lin et al. Low-leakage InAS/AlSb HEMT with high FT-LG product

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130529