CN109103243A - 一种高值电阻的phemt器件 - Google Patents

一种高值电阻的phemt器件 Download PDF

Info

Publication number
CN109103243A
CN109103243A CN201810818172.8A CN201810818172A CN109103243A CN 109103243 A CN109103243 A CN 109103243A CN 201810818172 A CN201810818172 A CN 201810818172A CN 109103243 A CN109103243 A CN 109103243A
Authority
CN
China
Prior art keywords
high value
grid
value resistor
phemt
phemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810818172.8A
Other languages
English (en)
Inventor
刘雨非
彭俊益
李斌
陈敏敏
蔡文必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201810818172.8A priority Critical patent/CN109103243A/zh
Publication of CN109103243A publication Critical patent/CN109103243A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Abstract

本发明提供了一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成的漏极、栅极和源极；通过将栅极悬空或与源极短接的处理，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性。本发明提供了一种高值电阻的器件，以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。

Description

一种高值电阻的PHEMT器件
技术领域
本发明涉及一种电子元件，尤其一种高阻值的电子元件。
背景技术
在化合物半导体场效应管或pHEMT技术中，有些应用要求使用高值电阻。目前对于高值电阻的实现方法主要有使用离子注入，通过减少传导载流子数量来达到高阻值的方法，或是蚀刻半导体的一部分，通过减小导电层的厚度来实现高阻值。但上述方法在有限的面积内，能够达到的阻值仍然不够理想，因此为了获得高电阻，它必须消耗更大的面积，这与利用尽可能小的面积实现高阻值这一初衷相违背。
发明内容
本发明的目的在于克服上述现有技术中的不足，提供一种高值电阻的器件，以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。
为了解决上述技术问题，本发明提供了一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成漏极、栅极和源极；
通过将栅极悬空或是将栅极与源极短接的方式，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性。
在一较佳实施例中：所述栅极悬空，实现使器件偏置在栅压为Vgs＝0的低栅压状态。
在一较佳实施例中：所述栅极与源极短接，实现使器件偏置在栅压为Vgs＝0的低栅压状态。
在一较佳实施例中：所述外延层的上表面对应所述栅极的部分通过蚀刻形成一凹槽，能够较之前的实施例中进一步减小外延沟道层的厚度，减少导电载流子桐庐宽度，进一步提高器件阻值。
相较于现有技术，本发明的技术方案具备以下有益效果：
本发明提供了一种全新的实现高值电阻的器件，利用长栅长，宽度窄的PHEMT晶体管，将栅极悬空或者将栅极和源极短接。所实现的装置为一类似于半导体电阻的两端器件，其具有线性区和饱和区，将线性区域用作高值电阻。这种高值电阻的PHEMT器件实现高值电阻的原理是通过肖特基栅极减小导电层的载流子密度，从而实现高值电阻，与之前的通过减小半导体导电层厚度的方法相类似，但可以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。
附图说明
图1为本发明优选实施例1中高值电阻的PHEMT器件的结构图；
图2为本发明优选实施例2中高值电阻的PHEMT器件的结构图；
图3为本发明优选实施例3中高值电阻的PHEMT器件的结构图；
图4为本发明优选实施例4中高值电阻的PHEMT器件的结构图；
图5为本发明优选实施例1-4中四种高值电阻的PHEMT器件的阻值侧视图。
具体实施方式
下文结合附图和具体实施方式对本发明做进一步说明。
实施例1
参考图1，一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的漏极T1、栅极GD和源极T2；
所述PHEMT器件始终偏置在Vgs＝0的小栅压下，当PHEMT器件工作在这种低栅压偏置下时，其线性区会呈现出高阻值的特性，因此利用这个特性，就可以将线性区域用作高值电阻。与之前的通过减小半导体导电层厚度的方法相类似，但可以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。
本实施例中，选用长栅长，宽度窄的PHEMT晶体管，利用其外延层作为导电层形成电阻，通过肖特基接触形成栅极用以调制沟道区内的二维电子气，之后我们将栅极悬空，将原三端口器件做成类似电阻的两端口器件。由于栅极悬空，则器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性，因此我们利用器件线性区特性形成高值电阻。
实施例2
参考图2，本实施例与实施例1的区别在于：本实施例中，为了实现PHEMT器件始终偏置在Vgs＝0的小栅压下以及实现电阻二端口器件的结构，通过将栅极与源极通过金属层短接的方式进行连接，而不是使栅极悬空的方式，。
实施例3
参考图3，本实施例与实施例1的区别在于：所述外延层的上表面对应所述栅极GD的部分通过蚀刻形成一凹槽，这样可以进一步压缩沟道宽度，从而降低沟道中二维电子气浓度，提高器件阻值。
实施例4
参考图4，本实施例与实施例2的区别在于：所述外延层的上表面对应所述栅极GD的部分通过蚀刻形成一凹槽，这样可以进一步压缩沟道宽度，从而降低沟道中二维电子气浓度，提高器件阻值。
进一步参考图5，对上述四种结构的高值电阻投片后进行测试，测试结果汇总如下表。
结构 单位面积阻值(ohm/sq)
现有技术1 157.878
现有技术2 370.343
实施例1 631.9
实施例2 695.5
实施例3 654.8
实施例4 716.15
可以看出，相较于之前已有的技术，本发明在同等面积下可提高阻值至少一倍以上，并且第四种设计结构可以获得最高的单位面积阻值。同时可以看到使用沟道刻蚀工艺和不使用沟道刻蚀工艺的高值电阻结构在单位面积阻值方面提升并不明显，因此，本发明在不需要沟道刻蚀工艺的制程中也能够提供高值电阻，进一步提高了本发明的适用范围。
以上所述，仅为本发明较佳的具体实施方式，但本发明的设计构思并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，利用此构思对本发明进行非实质性的改动，均属于侵犯本发明保护范围的行为。

Claims (4)

1.一种高值电阻的PHEMT器件，其特征在于：包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成漏极、栅极和源极；
通过将栅极悬空或是将栅极与源极短接的方式，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，当PHEMT器件工作在这种低栅压偏置下时，其线性区会呈现出高阻值的特性。
2.根据权利要求1所述的一种高值电阻的PHEMT器件，其特征在于：所述栅极悬空。
3.根据权利要求1所述的一种高值电阻的PHEMT器件，其特征在于：所述栅极与源极短接。
4.根据权利要求2或3所述的一种高值电阻的PHEMT器件，其特征在于：所述外延层的上表面对应所述栅极的部分通过蚀刻形成一凹槽。
CN201810818172.8A 2018-07-24 2018-07-24 一种高值电阻的phemt器件 Pending CN109103243A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810818172.8A CN109103243A (zh) 2018-07-24 2018-07-24 一种高值电阻的phemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810818172.8A CN109103243A (zh) 2018-07-24 2018-07-24 一种高值电阻的phemt器件

Publications (1)

Publication Number Publication Date
CN109103243A true CN109103243A (zh) 2018-12-28

Family

ID=64847120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810818172.8A Pending CN109103243A (zh) 2018-07-24 2018-07-24 一种高值电阻的phemt器件

Country Status (1)

Country Link
CN (1) CN109103243A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690282A (zh) * 2019-08-23 2020-01-14 福建省福联集成电路有限公司 一种基于晶体管的电阻结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957474A (zh) * 2004-01-23 2007-05-02 国际整流器公司 Ⅲ－氮电流控制装置及其制造方法
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
US20130320402A1 (en) * 2012-06-01 2013-12-05 Win Semiconductors Corp. pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
CN103824881A (zh) * 2012-11-16 2014-05-28 安华高科技通用Ip(新加坡)公司 包括经掺杂低温缓冲层的假晶高电子迁移率晶体管
CN105845738A (zh) * 2015-01-15 2016-08-10 北大方正集团有限公司 高压电阻
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957474A (zh) * 2004-01-23 2007-05-02 国际整流器公司 Ⅲ－氮电流控制装置及其制造方法
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
US20130320402A1 (en) * 2012-06-01 2013-12-05 Win Semiconductors Corp. pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
CN103824881A (zh) * 2012-11-16 2014-05-28 安华高科技通用Ip(新加坡)公司 包括经掺杂低温缓冲层的假晶高电子迁移率晶体管
CN105845738A (zh) * 2015-01-15 2016-08-10 北大方正集团有限公司 高压电阻
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690282A (zh) * 2019-08-23 2020-01-14 福建省福联集成电路有限公司 一种基于晶体管的电阻结构及其制作方法

Similar Documents

Publication Publication Date Title
CN208336235U (zh) 半导体器件
CN104620366B (zh) 半导体装置
CN109216447A (zh) 半导体元件
DE102012216962B4 (de) Halbleiteranordnung mit einem integrierten Hall-Sensor
TW200610187A (en) Ⅲ-nitride based semiconductor device with low-resistance ohmic contacts
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN104009076A (zh) 一种AlGaN/GaN异质结场效应晶体管
CN104201201A (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN105322006B (zh) 半导体异质结器件
CN104900689A (zh) 降低基区电阻率的GaN基HBT外延结构及生长方法
CN109713041A (zh) 一种适用于超结dmos器件的改良结构
WO2021219740A1 (en) Group iii nitride-based transistor device
CN109103243A (zh) 一种高值电阻的phemt器件
CN201540894U (zh) 多重场板ldmos器件
CN109216461A (zh) 集成肖特基二极管的u型源槽vdmosfet器件
CN102361035A (zh) 一种无外延层的rf-ldmos器件结构
CN112670340B (zh) P型栅hemt器件
CN205723544U (zh) 一种氮化镓基高电子迁移率晶体管
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
CN209119109U (zh) 一种具有倒流纵向沟道的mos器件
KR102258644B1 (ko) 개선된 게이트 유전 차폐를 갖는 실리콘 카바이드(SiC) 소자
CN110473912A (zh) 垂直型恒流二极管及其制造方法
CN208674068U (zh) 界面缺陷表征结构及界面缺陷检测装置
CN103531586B (zh) 一种功率半导体器件及其制造方法
CN106206749A (zh) 一种具有不饱和特性的肖特基晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228

RJ01 Rejection of invention patent application after publication