JPH06250214A - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JPH06250214A JPH06250214A JP3365493A JP3365493A JPH06250214A JP H06250214 A JPH06250214 A JP H06250214A JP 3365493 A JP3365493 A JP 3365493A JP 3365493 A JP3365493 A JP 3365493A JP H06250214 A JPH06250214 A JP H06250214A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- crystal display
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims abstract description 128
- 239000010409 thin film Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 26
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229910021332 silicide Inorganic materials 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- 239000007789 gas Substances 0.000 description 20
- 239000010453 quartz Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000007790 solid phase Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910015275 MoF 6 Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001512 metal fluoride Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
プレイの走査線抵抗を低抵抗化すると共に、薄膜トラン
ジスタのオフリーク電流を低減させる。 【構成】 下層にエッチングレートの大きな薄膜、上層
にエッチングレートの小さな薄膜の2層構造を積層し、
1回のフォトエッチングにより前記2層構造をパターニ
ングしてゲート電極を形成する。上層膜に対して自己整
合的にイオン注入してオフセットゲート構造薄膜トラン
ジスタを形成する。 【効果】 走査線のシート抵抗が現状の25Ω/□から
3分の1の8Ω/□程度に低減する。さらにオフリーク
電流が低減する。その結果、フリッカや表示ムラが少な
く、さらに画素保持特性の優れた液晶ディスプレイが実
現される。フォト工程は増加しない。
Description
するための薄膜トランジスタを有するアクティブマトリ
ックス型液晶表示装置において、走査線の配線抵抗およ
び前記薄膜トランジスタのゲート電極の抵抗を低減させ
ると共に、前記薄膜トランジスタのオフリーク電流を低
減させることにより、表示ムラやフリッカや解像度、さ
らに画素保持特性等の優れたアクティブマトリックス型
液晶表示装置の構造とその製造方法に関するものであ
る。
ックス型液晶表示装置(以下では液晶ディスプレイと呼
ぶ)において画素のスイッチング素子やドライバー回
路、或いは密着型イメージセンサー、さらにはSRAM
(Static RandomAccess Memo
ries)等へ応用されている。しかしながら従来の液
晶ディスプレイに於いては、その走査線と薄膜トランジ
スタのゲート電極は同一工程により、不純物添加された
多結晶シリコン膜1層のみで形成されていた。該不純物
添加多結晶シリコン膜をたとえば3500Å堆積させた
としても、そのシート抵抗は20Ω/□程度にしか下が
らない。{電子情報通信学会技術研究報告、SDM91
−164、電子情報通信学会、1991年} 液晶ディスプレイにこの従来の走査線とゲート電極を応
用した場合の問題点を以下に述べる。
り液晶ディスプレイの品質を低下させ、歩留まりを低下
させることである。液晶ディスプレイの駆動方法として
は、走査線に左右両側からゲート信号を入れるのが普通
である。例えば走査線がある1点で断線していても、そ
の走査線には両側からゲート信号がくる。ところが走査
線の抵抗が高い場合にはゲート信号の遅延が無視できな
くなり、断線付近の画素の応答の遅れが目立つようにな
る。また、走査線とソース線の短絡が有った場合にはこ
の短絡点の両側の走査線を切断して短絡の影響をなくし
たいところだが、走査線抵抗が高いために逆に線欠陥に
なってしまう。走査線を低抵抗化することができれば、
この両側からくるゲート信号の遅延は問題にならない程
度に小さくなり、液晶ディスプレイの表示画面にはなん
ら影響がでなくなる。
き)や表示ムラを抑えることができないことである。走
査線に矩形パルスを入力した際に、走査線の時定数τ=
R×C(Rは走査線抵抗、Cは走査線容量)が大きいと
画面の中央部では、前記矩形パルスの波形がなまってし
まい画素トランジスタの立ち上がり特性がばらついてし
まうので、その結果、フリッカとなって現れる。走査線
抵抗が高いと時定数τが大きくなるのでフリッカを抑え
ることができない。大画面あるいはハイビジョン液晶デ
ィスプレイに応用していく場合には上記の問題点は、更
に顕著になる。
晶シリコン膜を用いた場合には、その膜厚を5000Å
としてもそのシート抵抗は15Ω/□程度にしか下がら
ない。さらに低抵抗化するには、膜厚を5000Å以上
にすることが必要となる。しかし、これでは素子の表面
の凹凸が大きくなり、その上に形成される膜あるいは配
線の段差被覆性が問題となり、歩留まり低下の大きな要
因となる。
ドを用いた場合に、石英基板に対するシリサイドの応力
が大きいことである。線膨張率の値を比べてみると石英
基板が5.5×10-7/deg.であるのに対して、MoS
i2が8.25×10-6/deg.、WSi2が6.25×1
0-6/deg.程度と石英基板に対して1桁以上も大きい。
{半導体研究24、工業調査会、1986年} 従っ
て、石英基板上のシリサイド膜は応力を受けて、膜にク
ラック等が入りやすくなるものと考えられる。これも歩
留まり低減の原因になる。
が大きいと、画素の保持特性が劣化するため、優れた液
晶ディスプレイを実現するためには、オフリーク電流を
低減させることが必要となる。通常の薄膜トランジスタ
のオフ領域におけるリーク電流は、ドレイン領域近傍の
電界強度に強く依存しており、ゲート電圧をオフ側に大
きくして行くとオフリーク電流は大きくはね上がる。オ
フリーク電流を低減させるためには、LDD(Ligh
tly doped drain)構造あるいはオフセ
ットゲート構造を形成することが有効であることが知ら
れている。
ト構造においては、異方性エッチングを利用してゲート
電極側壁を設けるなどの複雑な工程が必要であった。
法の問題点を解決するためには、走査線のシート抵抗の
値を従来の3分の1の5〜8Ω/□程度に下げる必要が
ある。その方法のひとつとして、最下層多結晶シリコン
膜、中間層にシリサイド膜、最上層に多結晶シリコン膜
を積層した3層構造を1回のフォトエッチングでパター
ニングして薄膜トランジスタのゲート電極と走査線を形
成する方法がある{Proceedings of T
he 12th International Dis
playResearch Conference
(Japan Display 1992) p45
1}。通常のゲート電極構造では問題はないが、オフセ
ットゲート構造を形成するために更に過剰にエッチング
すると、シリサイド膜のエッチングレートが最も大きい
ために、図5に示す様に、中間層のシリサイド膜が異常
にエッチされてオーバーハング形状になってしまう。従
って、層間絶縁膜5−9の段差上での被膜性が悪くな
り、その上に形成される配線の断線率が大きくなってし
まう。図5は多結晶シリコン/シリサイド/多結晶シリ
コンの3層膜を1回のフォトエッチによってゲート電極
とした場合の薄膜トランジスタの断面図である。5−1
は絶縁基板、5−2は半導体薄膜、5−3はソース領
域、5−4はドレイン領域、5−5はゲート絶縁膜、5
−6は最下層の多結晶シリコン膜、5−7はシリサイド
膜、5−8は最上層の多結晶シリコン膜を示しており、
5−6と5−7と5−8とで3層ゲート電極を構成して
いる。5−9は層間絶縁膜、5−10はソース電極、5
−11はドレイン電極である。
タのゲート電極を低抵抗化し、さらにオフセットゲート
構造によりオフリーク電流の低い薄膜トランジスタを従
来のプロセスと比べても難しくない方法で作製して、画
素ムラやフリッカが少なく、画素保持特性の優れた液晶
ディスプレイを歩留まり良く、簡単に実現する方法を提
供することである。
に配置された複数の走査線と、該走査線と直交して配置
された複数の信号線を有し、該信号線と前記走査線の各
交点部分に対応して、ソース領域が前記信号線に、ドレ
イン領域が画素電極に接続され、さらに前記走査線と一
体となったゲート電極を具備した薄膜トランジスタが配
置されたアクティブマトリックス型液晶表示装置に於い
て、走査線およびゲート電極は、2層膜により構成さ
れ、しかも、該2層膜は、同一エッチング条件の下で、
下層のエッチングレートのほうが、上層のエッチングレ
ートよりも大きい薄膜を積層した2層構造である事を特
徴とする。
ン領域とチャネル領域との境界は、前記下層のエッチン
グレートの大きい薄膜のパターンとオーバーラップして
いないことを特徴とする。
ト電極において、前記下層のエッチングレートの大きい
薄膜の方が、前記上層のエッチングレートの小さい薄膜
よりも低い面抵抗値を有していることを特徴とする。
2層ゲート電極を応用したオフセットゲート構造薄膜ト
ランジスタを有する液晶ディスプレイの構造を図1に示
す。図1(a)は1画素の構造平面図を示し、図1
(b)は、図1(a)において直線A−Bで切断したと
きの構造断面図である。まず図1(a)において1−1
3は走査線、1−7はソース線、1−5は、薄膜トラン
ジスタの能動領域を構成する半導体薄膜、1−6はコン
タクトホール、1−8は画素電極を示している。前記走
査線1−13は、下層はエッチングレートの大きな薄膜
1−3、上層はエッチングレートの小さい薄膜1−2の
2層構造膜である。上層膜1−2を低抵抗の多結晶シリ
コン膜で形成する場合には、下層膜1−3はシリサイド
膜等を用いる。該シリサイド膜としては、コバルトシリ
サイド(CoSi2)、またはニッケルシリサイド(N
iSi)、またはチタンシリサイド(TiSi2)、ま
たはモリブデンシリサイド(MoSi2)、またはタン
グステンシリサイド(WSi2)等を用いる。薄膜トラ
ンジスタのゲート電極も、前記2層構造膜で一体形成さ
れている。直線A−Bで切断したときの断面図を図1
(b)に示す。同一エッチング条件の下では、前記シリ
サイド膜のエッチングレートは前記低抵抗の多結晶シリ
コン膜のエッチングレートよりも大きい。従って、下層
膜1−3のパターン幅は、上層膜1−2のパターン幅よ
りも細くなる。このパターン幅の差1−15をオフセッ
ト長Lとする。薄膜トランジスタのソース領域1−10
およびドレイン領域1−11は前記上層膜1−2に対し
て自己整合的に形成される。従って、オフセット長L1
−15で示される領域はオフセット領域となる。1−1
2は層間絶縁膜、1−14は段差被覆性の良好な絶縁膜
である。
電極を有するオフセットゲート薄膜トランジスタを応用
したアクティブマトリックス基板を例として、その製造
方法を説明する。
断したときの断面図を用い、本発明を説明する。図2に
示すように絶縁性非晶質材料2−1上に、非単結晶半導
体薄膜2−2を成膜する。前記絶縁性非晶質材料として
は、石英基板、ガラス基板、窒化膜あるいはSiO2膜
等が用いられる。石英基板を用いる場合はプロセス温度
は1200℃程度まで許容されるが、ガラス基板を用い
る場合は、600℃以下の低温プロセスに制限される。
以下では、石英基板を用い、前記非単結晶半導体薄膜と
して固相成長Si薄膜を用いた場合を実施例として説明
する。もちろん、固相成長Si薄膜ばかりでなく、減圧
CVD法やプラズマCVD法あるいはスパッタ法等で成
膜された多結晶Si薄膜やSOI(Silicon o
n Insulator)を用いても本発明を実現する
ことができる。
示すように石英基板2−1上に、SiH4とH2の混合ガ
スを、13.56MHzの高周波グロ−放電により分解
させて非晶質Si膜2−2を堆積させる。前記混合ガス
のSiH4分圧は10〜20%、デポ中の内圧は0.5
〜1.5torr程度である。基板温度は250℃以
下、180℃程度が適している。赤外吸収測定より結合
水素量を求めたところ約8atomic%であった。前
記非晶質Si膜2−2の堆積前のチェンバ−をフレオン
洗浄し、続いて堆積させられた非晶質Si膜は2×10
18cm-3の弗素を含んでいる。従って、本発明において
は、前記フレオン洗浄後、ダミーの堆積を行ってから、
実際の堆積を行う。あるいは、フレオン洗浄を廃止し、
ビ−ズ処理等の別の方法でチェンバ−の洗浄を行う。
00℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。
せる。固相成長方法は、石英管による炉アニ−ルが便利
である。アニ−ル雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。1×1
0-6から1×10-10Torrの高真空雰囲気でアニ−
ルを行ってもよい。固相成長アニ−ル温度は500℃〜
700℃とする。この様な低温アニ−ルでは選択的に、
結晶成長の活性化エネルギ−の小さな結晶方位を持つ結
晶粒のみが成長し、しかもゆっくりと大きく成長する。
発明者の実験において、アニ−ル温度600℃、アニ−
ル時間16時間で固相成長させることにより2μm以上
の大粒径シリコン薄膜が得られている。図2(b)にお
いて、2−3は固相成長シリコン薄膜を示している。
作製方法について説明したが、そのほかに、LPCVD
法あるいはスパッタ法や蒸着法等の方法でシリコン薄膜
を作製してもよい。
リソグラフィ法によって図2(c)に示されているよう
に島状にパタ−ニングする。
−ト酸化膜2−4を形成する。該ゲ−ト酸化膜の形成方
法としてはLPCVD法、あるいは光励起CVD法、あ
るいはプラズマCVD法、ECRプラズマCVD法、あ
るいは高真空蒸着法、あるいはプラズマ酸化法、あるい
は高圧酸化法などのような500℃以下の低温方法があ
る。該低温方法で成膜されたゲ−ト酸化膜は、熱処理す
ることによってより緻密で界面準位の少ない優れた膜と
なる。非晶質絶縁基板2−1として石英基板を用いる場
合は、熱酸化法によることができる。該熱酸化法にはd
ry酸化法とwet酸化法とがある。約800℃以上で
酸化膜が生成される。石英基板を用いるにはたとえば1
000℃以上のなるべく高い温度でdry酸化させるの
が適している。ゲート酸化膜の膜厚は、500Åから1
500Å程度が適している。
をチャネルイオン注入し、チャネルド−プしてもよい。
これは、Nch薄膜トランジスタのスレッシュホルド電
圧がマイナス側にシフトすることを防ぐことを目的とし
ている。前記非晶質シリコン膜のデポ膜厚が500〜1
500Å程度の場合は、ボロンのド−ズ量は1×1012
〜5×1012cm-2程度が適している。前記非晶質シリ
コン膜の膜厚が500Å以下の薄い場合にはボロンド−
ズ量を少なくし、目安としては1×1012cm-2以下に
する。また、前記膜厚が1500Å以上の厚い場合には
ボロンド−ズ量を多くし、目安としては5×1012cm
-2以上にする。
シリコン膜の堆積時にボロンを添加してもよい。これ
は、シリコン膜堆積時にチャンバ−中にシランガスと共
にジボランガス(B2H6)を流して反応させることによ
って得られる。
る。図2(e)に示されているように下層のエッチング
レートの大きな薄膜2−5を成膜する。ここではシリサ
イド膜を用いて成膜する。成膜方法としては、別々のル
ツボから金属とシリコンを同時に蒸着するコエバポレイ
ション法、あるいはスパッタリング法、あるいはシラン
(SiH4)ガスと金属弗化物ガス(例えば、MoF6,
WF6等)の熱分解によるCVD法等の方法がある。シ
リサイド膜の組成比の制御性が優れている点から、上記
の方法のなかで金属とシリコンの混晶ターゲットを用い
たスパッタ法がよく使われている。
を用いる場合には、MoSi3.5等のようなストイキオ
メトリィよりもシリコンリッチな組成比を持つ混晶ター
ゲットをもちいてスパッタリングする。これは成膜され
た膜をストイキオメトリィな組成に近づけることと、応
力を緩和させることを目的としている。膜厚について
は、先にも述べたように、シリサイド膜と石英基板とを
比べるとその線膨張率は1桁以上も異なるので、シリサ
イド膜の膜厚は厚くても2500Å程度が限界である。
これ以上の膜厚にすると、膜自身にクラックがはいって
しまう可能性がある。
小さな薄膜2−6を成膜する。ここでは低抵抗の多結晶
シリコン膜を用いた場合を例として説明する。まず、拡
散法を用いた成膜方法について説明する。LPCVD法
等の方法で多結晶シリコン膜を堆積させて、その後90
0〜1000℃のPOCl3拡散法によりPを前記多結
晶シリコン膜に添加する。この時、該多結晶シリコン膜
上には薄い酸化膜が皮膜されているので、フッ酸を含む
水溶液で該酸化膜を除去する。イオン注入法によりPを
添加する方法もある。その他にドープト多結晶シリコン
膜を堆積させることにより上層膜2−6とする方法もあ
る。これは、SiO2ガスとPH3ガスの混合ガスを分解
させることにより成膜する方法である。LPCVD法で
は500〜700℃での熱分解、PECVD法ではグロ
ー放電分解によって不純物添加多結晶シリコン膜が成膜
される。PECVD法では300℃程度で非晶質シリコ
ン膜を成膜する事ができる。前述したような固相成長法
により、このドープト非晶質シリコン膜を高品質な多結
晶シリコン膜に成長させることも有効な方法である。
のPが添加された多結晶シリコン膜を500〜2000
Å程度堆積させる。
リソグラフィ法により図3(b)に示されるようにレジ
ストマスク2−7を形成する。
ト電極を形成する。エッチングレートの大きい下層膜2
−5とエッチングレートの小さい薄膜2−6を同時にパ
ターニングする。エッチングはドライエッチング装置を
用いて行う。通常は、フレオンガス(CF4)をプラズ
マ放電させることによって多結晶シリコンあるいはシリ
サイド膜あるいはポリサイド膜等をプラズマエッチング
する。この時、酸素ガス(O2)を混合させるとマスク
となっているレジストもエッチング除去しながらゲート
電極を加工していくことになる。従って、テーパー形状
のゲート電極が形成される。O2ガスのガス分圧を大き
くすると、よりなだらかなテーパー形状になる。このよ
うに、分圧比によりテーパー形状を制御することができ
る。シリサイド膜としモリブデンシリサイド膜を用いた
発明者の実験によると、同一エッチング条件のもとで
モリブデンシリサイド膜のエッチングレートは、多結晶
シリコン膜のエッチングレートの約1.2倍であった。
このエッチングレートの差により下層膜2−5のパター
ン幅は上層のパターン幅よりも片側でLだけ細くなる。
Lをオフセット長2−8と呼ぶ。薄膜トランジスタのオ
フリーク電流低減のためには、Lは0.5μm以上、望
ましくは1から1.5μmが適している。
レジストマスク2−7を剥離する。
領域及びドレイン領域を形成するためのイオン注入を行
なう。イオン注入法により、前記第1の半導体層にアク
セプタ−型またはドナ−型の不純物をイオン注入し、前
記上層膜2−6に対して自己整合的にソ−ス領域および
ドレイン領域を形成する。図3(e)において、2−9
は高濃度にイオン注入されたソ−ス領域、および2−1
0はドレイン領域を示している。
ロン(B)等を用いる。前記ドナ−型の不純物として
は、リン(P)あるいはひ素(As)等を用いる。不純
物添加方法としては、イオン注入法の他に、レ−ザ−ド
−ピング法あるいはプラズマド−ピング法などの方法が
ある。2−11で示される矢印は不純物のイオンビ−ム
を表している。前記絶縁性非晶質材料2−1として石英
基板を用いた場合には熱拡散法を使うことができる。不
純物ド−ズ量は、1×1014から1×1017cm-2程度
とする。不純物濃度に換算すると、ソ−ス領域2−9お
よびドレイン領域2−10で約1×1019から1×10
22cm-3程度である。
てからイオン注入すると説明したが、イオン注入してか
らレジストマスクを剥離しても良い。
膜2−12を積層する。該下層絶縁膜材料としては、段
差被覆性の優れた酸化膜あるいは窒化膜などを用いる。
例えばSOG(Spin On Glass)が優れて
いる。これはSiO2を溶解した溶液をスピンナーによ
り塗布し、その後の熱処理により溶媒を除去させて酸化
膜を形成させる方法である。従って、段差被覆性が格段
に優れている。本発明のようなオーバーハング構造の上
に絶縁膜を形成する場合には特に適している。
易い欠点があるため、この方法で形成可能な絶縁膜の膜
厚は500Å程度、せいぜいでも1000Å程度であ
る。従って、図4(b)に示されるようにSOGで形成
された下層絶縁膜2−12の上に層間絶縁膜2−13を
成膜することが必要になる場合がある。酸化膜の成膜方
法としては、LPCVD法、APCVD法 プラズマC
VD法、ECRプラズマCVD法、光励起CVD法等の
方法がある。さらにソースガスとして有機シリコン化合
物TEOS(Tetra Ethyl Ortho−S
ilicate)やオゾンを用いる方法がある。TEO
Sを用いると優れた段差被覆性が実現される。また、P
SG(Phosphosilicate glass)
やBSG(Borosilicate glass)を
リフローさせるとさらに優れた段差被覆性を実現する事
ができる。膜厚に関しては、数千Åから数μm程度が普
通である。窒化膜の形成方法としては、LPCVD法あ
るいはプラズマCVD法などが簡単である。反応には、
アンモニアガス(NH3)とシランガスと窒素ガスとの
混合ガス、あるいはシランガスと窒素ガスとの混合ガス
などを用いる。層間絶縁膜の段差被覆性が良好ならば先
に述べた下層絶縁膜2−12は必要なくなる。
−ス領域及びドレイン領域の活性化と結晶性の回復を目
的として活性化アニ−ルを行う。活性化アニ−ルの条件
としては、N2ガス雰囲気中で800〜1000℃程度
に低温化し、アニ−ル時間を20分〜1時間程度とす
る。900〜1000℃では20分程度のアニ−ルで不
純物はかなり活性化される。800〜900℃では20
分から1時間のアニ−ルをする。一方、はじめに500
〜800℃で1〜20時間程度のアニ−ルにより結晶性
を充分に回復させた後、900〜1000℃の高温で活
性化させるという2段階活性化アニ−ル法も効果があ
る。また、赤外線ランプやハロゲンランプを用いたRT
A(Rapid Thermal Annealin
g)法も効果がある。さらには、レ−ザ−ビ−ム等を用
いたレ−ザ−活性化法を利用することも効果がある。
ン注入法、あるいはプラズマ窒化膜からの水素の拡散法
などの方法で水素イオンを導入すると、結晶粒界に存在
するダングリングボンドや、ゲ−ト酸化膜界面などに存
在する欠陥や、ソ−ス、ドレイン部とチャネル部との接
合部に存在する欠陥が不活性化される。この様な水素化
工程は、層間絶縁膜2−13を積層する前におこなって
もよい。または、後に述べる、ソ−ス電極とドレイン電
極を形成してから前記水素化工程を行ってもよい。
2−13とゲート酸化膜2−4にコンタクトホールをフ
ォトエッチングにより形成する。そして同図に示すよう
にソ−ス電極2−14およびドレイン電極2−15を形
成する。該ソ−ス電極及びドレイン電極は、アルミニュ
ウムあるいはクロムなどの金属材料で形成する。この様
にして薄膜トランジスタが形成される。
査線の低抵抗化とともに、薄膜トランジスタのオフリー
ク電流も低減できるというように、液晶ディスプレイの
特性向上に対して非常に大きな効果が期待される。
走査線によって、走査線のシート抵抗を、従来の多結晶
シリコンの場合の25Ω/□から3分の1の8Ω/□程
度に低減することが出来る。従って、先にも述べたよう
に、液晶ディスプレイが抱える様々な問題点を解決する
ことが出来る。
れているので、走査線に断線が生じても、走査線抵抗が
十分に小さいので信号遅延が小さく、液晶ディスプレイ
の画面表示にはなんら影響ない。従って、ソース線と走
査線の短絡が生じていても、その短絡点の両側の走査線
を切断する事によって短絡欠陥を救済することが出来
る。このように、歩留まり向上に対して大きな効果があ
る。
定数τが低減する。従って、画面の中央と端での画素ト
ランジスタの立ち上がり特性が均一になる。その結果、
フリッカ或いは表示ムラを低減する事が出来る。しか
も、走査線のライン容量を低減させなくてもよいので、
画素の保持特性が低下する事はない。このように、本発
明により、画素保持特性を低下させる事なく、フリッカ
或いは表示ムラの極めて少ない液晶ディスプレイを実現
する事が出来る。
のディスプレイとして構成するために、ライトバルブ等
が要求される事から4インチ程度の大きなTFTパネル
を作成しなければならない。この様に長い走査線を有す
るパネルを作製する場合に、本発明の効果は一段と大き
くなる。
素保持容量線を廃止する事が可能になる。従って、開口
率が向上し、その結果、非常に明るい液晶ディスプレイ
を実現する事が可能となる。
をエッチングレートの大きなシリサイド膜、上層をエッ
チングレートの小さな不純物添加された多結晶シリコン
膜で形成した。従って、1回のフォト工程で簡単にオフ
セットゲート構造を形成することが可能になる。その結
果、薄膜トランジスタのオフリーク電流が極めて小さく
なり、画素保持特性が向上する。さらに、消費電流の低
減に対しても大きな効果がある。
表面を持っているが、最上層に多結晶シリコン膜を積層
させる事により、この凹凸はならされて平坦な表面を得
る事が出来る。その結果、このゲート電極上に積層され
る酸化膜の密着が改善され、これにコンタクトホールを
開ける場合の異常エッチが解消される。
画素の保持特性が改善される。さらに、消費電流の低減
に対しても大きな効果が期待される。
絶縁基板上に結晶性の優れたシリコン薄膜を作製するこ
とが可能になったのでSOI技術の発展に大きく寄与す
るものである。ゲート線の低抵抗化は、固相成長等の方
法で改善された薄膜トランジスタの特性を最大限に引き
出し、非常に優れた液晶ディスプレイを実現する上で大
きな効果がある。
同一チップ内に集積した密着型イメージセンサーに応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラー読み取り用密着型イメー
ジセンサーへの応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。また低温プロセスによって作製することが
できるので、密着型イメージセンサーチップの長尺化が
可能となり、一本のチップでA4サイズあるいはA3サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサーチップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。
ァイア基板あるいはMgO・Al2O3,BP,CaF2
等の結晶性絶縁基板も用いることができる。
が、バイポ−ラトランジスタあるいはヘテロ接合バイポ
−ラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなSOI技術を利用した素子に対しても、本発明
を応用することができる。
明したが、本発明は固相成長法ばかりではなく、LPC
VD法やその他の方法、例えばEB蒸着法やスパッタ法
やMBE法で成膜したpoly−Si薄膜を利用して薄
膜半導体装置を作成する場合にも応用することができ
る。また、一般的なMOS型半導体装置にも応用するこ
とができる。
アクティブマトリックス型液晶表示装置の平面図及び構
造断面図である。
トリックス型液晶表示装置の製造方法を示す工程断面図
である。ただし、図1(a)の直線A−Bで切った時の
断面図である。
トリックス型液晶表示装置の製造方法を示す工程断面図
である。ただし、図3(a)は、図2(e)から続いて
いる。
トリックス型液晶表示装置の製造方法を示す工程断面図
である。ただし、図4(a)は、図3(e)から続いて
いる。
置に用いられている薄膜トランジスタおよび走査線の構
造断面図である。
Claims (3)
- 【請求項1】 基板上に平行に配置された複数の走査線
と、該走査線と直交して配置された複数の信号線を有
し、該信号線と前記走査線の各交点部分に対応して、ソ
ース領域が前記信号線に、ドレイン領域が画素電極に接
続され、さらに前記走査線と一体となったゲート電極を
具備した薄膜トランジスタが配置されたアクティブマト
リックス型液晶表示装置に於いて、走査線およびゲート
電極は、2層膜により構成され、しかも、該2層膜は、
同一エッチング条件の下で、下層のエッチングレートの
ほうが、上層のエッチングレートよりも大きい薄膜を積
層した2層構造である事を特徴とするアクティブマトリ
ックス型液晶表示装置。 - 【請求項2】 請求項1のソース領域およびドレイン領
域とチャネル領域との境界は、前記下層のエッチングレ
ートの大きい薄膜のパターンとオーバーラップしていな
いことを特徴とするアクティブマトリックス型液晶表示
装置。 - 【請求項3】 請求項1の2層走査線、および2層ゲー
ト電極において、前記下層のエッチングレートの大きい
薄膜の方が、前記上層のエッチングレートの小さい薄膜
よりも低い面抵抗値を有していることを特徴とするアク
ティブマトリックス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365493A JP3163822B2 (ja) | 1993-02-23 | 1993-02-23 | トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365493A JP3163822B2 (ja) | 1993-02-23 | 1993-02-23 | トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06250214A true JPH06250214A (ja) | 1994-09-09 |
JP3163822B2 JP3163822B2 (ja) | 2001-05-08 |
Family
ID=12392442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3365493A Expired - Lifetime JP3163822B2 (ja) | 1993-02-23 | 1993-02-23 | トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3163822B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116161A (ja) * | 1995-10-18 | 1997-05-02 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法 |
US5889291A (en) * | 1994-04-22 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
WO1999039241A1 (en) * | 1998-01-30 | 1999-08-05 | Hitachi, Ltd. | Liquid crystal display device |
JP2000031496A (ja) * | 1998-05-29 | 2000-01-28 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ形成方法 |
KR100394027B1 (ko) * | 2000-12-27 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 저저항 배선을 갖는 액정 디스플레이 패널 및 그 제조방법 |
US6781646B2 (en) | 2000-07-28 | 2004-08-24 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
US7135707B1 (en) | 1996-11-29 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulated gate electrode |
JP2010506397A (ja) * | 2006-10-04 | 2010-02-25 | セレックス システミ インテグラティ エッセ. ピ. ア. | 単一電圧供給型シュードモルフィック高電子移動度トランジスタ(phemt)パワーデバイスおよびこれの製造方法 |
KR101284709B1 (ko) * | 2010-09-20 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
JP2014052640A (ja) * | 1999-02-24 | 2014-03-20 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール及び電子機器 |
JP2016122201A (ja) * | 1999-12-27 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN113224172A (zh) * | 2021-04-30 | 2021-08-06 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法 |
-
1993
- 1993-02-23 JP JP3365493A patent/JP3163822B2/ja not_active Expired - Lifetime
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889291A (en) * | 1994-04-22 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
JPH09116161A (ja) * | 1995-10-18 | 1997-05-02 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法 |
US7135707B1 (en) | 1996-11-29 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulated gate electrode |
WO1999039241A1 (en) * | 1998-01-30 | 1999-08-05 | Hitachi, Ltd. | Liquid crystal display device |
US6559906B1 (en) * | 1998-01-30 | 2003-05-06 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
JP2000031496A (ja) * | 1998-05-29 | 2000-01-28 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ形成方法 |
JP2017010049A (ja) * | 1999-02-24 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
JP2014222349A (ja) * | 1999-02-24 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
JP2018018090A (ja) * | 1999-02-24 | 2018-02-01 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
JP2016095518A (ja) * | 1999-02-24 | 2016-05-26 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
JP2014052640A (ja) * | 1999-02-24 | 2014-03-20 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール及び電子機器 |
JP2016122201A (ja) * | 1999-12-27 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9412309B2 (en) | 1999-12-27 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
JP2017037339A (ja) * | 1999-12-27 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP2019091056A (ja) * | 1999-12-27 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
US6781646B2 (en) | 2000-07-28 | 2004-08-24 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
KR100394027B1 (ko) * | 2000-12-27 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 저저항 배선을 갖는 액정 디스플레이 패널 및 그 제조방법 |
JP2010506397A (ja) * | 2006-10-04 | 2010-02-25 | セレックス システミ インテグラティ エッセ. ピ. ア. | 単一電圧供給型シュードモルフィック高電子移動度トランジスタ(phemt)パワーデバイスおよびこれの製造方法 |
KR101284709B1 (ko) * | 2010-09-20 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
CN113224172A (zh) * | 2021-04-30 | 2021-08-06 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3163822B2 (ja) | 2001-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2551724B2 (ja) | 薄膜半導体装置およびその製造方法 | |
JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
JP2917392B2 (ja) | 半導体装置の製造方法 | |
JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
JP3362467B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH07335890A (ja) | 薄膜半導体装置の製造方法 | |
JP2917388B2 (ja) | 半導体装置の製造方法 | |
JP3937956B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2510820B2 (ja) | 薄膜半導体装置およびその製造方法 | |
JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
JP3307021B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3309469B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
JPH03104209A (ja) | 半導体装置の製造方法 | |
JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH034564A (ja) | 半導体装置の製造方法 | |
JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH0284772A (ja) | 半導体装置の製造方法 | |
JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
JP2805830B2 (ja) | 半導体装置の製造方法 | |
JPH03108319A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |