CN114373804A - 赝配高迁移率晶体管、低噪声放大器及相关装置 - Google Patents

赝配高迁移率晶体管、低噪声放大器及相关装置 Download PDF

Info

Publication number
CN114373804A
CN114373804A CN202111529775.4A CN202111529775A CN114373804A CN 114373804 A CN114373804 A CN 114373804A CN 202111529775 A CN202111529775 A CN 202111529775A CN 114373804 A CN114373804 A CN 114373804A
Authority
CN
China
Prior art keywords
layer
phemt
channel layer
doping
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111529775.4A
Other languages
English (en)
Inventor
于明朗
滕腾
叶键伟
余杰
周小敏
徐煜思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111529775.4A priority Critical patent/CN114373804A/zh
Publication of CN114373804A publication Critical patent/CN114373804A/zh
Priority to PCT/CN2022/136830 priority patent/WO2023109570A1/zh
Priority to CN202223267000.7U priority patent/CN219144184U/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

本申请提供了一种赝配高迁移率晶体管PHEMT、低噪声放大器及相关装置，PHEMT包括：沟道层，分别设置于所述沟道层两侧的下势垒层和上势垒层，所述下势垒层与所述沟道层连接；以及，设置于所述沟道层和所述上势垒层之间的第一隔离层和第一掺杂层，所述第一隔离层用于隔离所述第一掺杂层和所述沟道层，所述第一掺杂层用于提供二维电子气，其中，在PHEMT的输出电流小于第一阈值时的所述沟道层的导带能级小于费米能级，以提高小输出电流时PHEMT的线性度，进而降低由于LNA非线性引起的交调失真。

Description

赝配高迁移率晶体管、低噪声放大器及相关装置
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种赝配高迁移率晶体管、低噪声放大器及相关装置。
背景技术
如图1所示，在无线通信产品天线端的接收链路上，接收信号在经过低噪声放大器LNA 时，会与泄露进接收链路中的发射信号产生互调信号，进而产生互调失真(intermodulation distortion，IMD)。这是由于LNA的非线性特质造成的。其中，由于其三阶交调产物的频率与接收信号的频率十分接近，无法被接收链路中后续的滤波器所抑制，进而在链路上对接收信号产生干扰。
发明内容
本申请实施例提供了一种赝配高迁移率晶体管PHEMT、低噪声放大器及相关装置，通过使在PHEMT的输出电流小于第一阈值时的所述沟道层的导带能级小于费米能级，进而提高小输出电流时PHEMT的线性度，进而降低由于LNA非线性引起的交调失真。
第一方面，本申请实施例提供了一种赝配高迁移率晶体管PHEMT，包括：
沟道层；
分别设置于所述沟道层两侧的下势垒层和上势垒层，所述下势垒层与所述沟道层连接；以及，
设置于所述沟道层和所述上势垒层之间的第一隔离层和第一掺杂层，所述第一隔离层用于隔离所述第一掺杂层和所述沟道层，所述第一掺杂层用于提供二维电子气；
其中，在所述PHEMT的输出电流小于第一阈值时的所述沟道层的导带能级小于费米能级。
上述PHEMT，通过该对沟道层的能级结构的调整时，使得在PHEMT的输出电流小于第一阈值时的所述沟道层的导带能级小于费米能级，进而提高小输出电流时PHEMT的线性度，进而降低由于LNA非线性引起的交调失真。
在一种可能的实现中，所述下势垒层与所述沟道层直接连接。
上述PHEMT，通过去掉下掺杂层，以使沟道层的能级沿着厚度方向的梯度更小，使得在小电流工作时沟道层的导带能级均小于费米能级。
在一种可能的实现中，所述第一掺杂层为硅掺杂，掺杂浓度为3e12cm-2至5e12cm-2。
在一种可能的实现中，第一掺杂层的掺杂浓度还可以是5e12cm-2至6e12cm-2。
上述PHEMT，通过增大第一掺杂层的浓度，提高PHEMT的增益。
在一种可能的实现中，所述下势垒层与所述沟道层通过第二隔离层和第二掺杂层连接，所述第二隔离层用于隔离所述沟道层和所述第二掺杂层，所述第二掺杂层用于提供二维电子气。
上述PHEMT为双掺杂PHEMT，例如双δ掺杂PHEMT。
在一种可能的实现中，所述第一掺杂层的掺杂浓度为3.5e12cm-2至4.5e12cm-2，所述第二掺杂层的掺杂浓度为3e11cm-2至5e11cm-2。
在一种可能的实现中，所述第一掺杂层的掺杂浓度为4e12cm-2至6e12cm-2，所述第二掺杂层的掺杂浓度为2e8cm-2至3e11cm-2。
在一种可能的实现中，所述第一掺杂层的掺杂浓度与所述第二掺杂层的掺杂浓度之比大于预设值。
可选地，该预设值为大于6的正数，例如，为9、10、15、30、70、100、150等。
上述PHEMT，在总掺杂浓度不变或不降低的情况下，降低下掺杂层(第二掺杂层)的掺杂浓度或提高上掺杂层(第一掺杂层)与下掺杂层(第二掺杂层)的掺杂浓度的比值，以使沟道层的能级沿着厚度方向的梯度更小，使得在小电流工作时沟道层的导带能级均小于费米能级。
在一种可能的实现中，所述沟道层的厚度为15nm-20nm，或为18nm-20nm、或为20nm-25nm。例如，为18nm。
在一种可能的实现中，在所述PHEMT的输出电流小于第二阈值时的所述沟道层的导带能级沿厚度方向大致下降。
上述PHEMT，通过增大沟道层的厚度，避免器件在工作时沟道层下方电子的积累，使得电子分布更均匀，从而提高PHEMT的线性度。
在一种可能的实现中，PHEMT还包括：帽层、源极、漏极和栅极；其中，所述帽层设置于所述上势垒层背离所述沟道层的一侧并开设通孔，用于提供欧姆接触；所述栅极设置于所述通孔内；所述源极和所述漏极均设置于所述帽层背离所述上势垒层的一侧且分别位于所述通孔的两侧。
在一种可能的实现中，还包括：所述沟道层的材料为砷化铟镓；所述上势垒层或所述下势垒层或所述隔离层为砷化铝镓。
第二方面，本申请实施例还提供了一种低噪声放大器，包括：如第一方面或第一方面任意一种可能的实现所述的PHEMT。
第三方面，本申请实施例还提供了一种射频电路，包括：如第二方面所述的低噪声放大器。
第四方面，本申请实施例还提供了一种射频芯片，包括：如第一方面或第一方面任意一种可能的实现所述的PHEMT、如第二方面所述的低噪声放大器，如第三方面所述的射频电路中的至少一种。
第五方面，本申请实施例还提供了一种电子设备，其特征在于，包括：如第一方面或第一方面任意一种可能的实现所述的PHEMT、如第二方面所述的低噪声放大器，如第三方面所述的射频电路和如第四方面所述的射频芯片中的至少一种。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本申请实施例提供的一种天线端接收链路上产生的互调信号的示意性说明图。
图2A是现有技术提供的一种双δ掺杂的PHEMT的结构示意图。
图2B是图2A所示的PHEMT的直流输出特性曲线的示例图。
图2C是图2A所示的PHEMT的能带结构示意图。
图2D是图2A所示的PHEMT的OIP3值在不同的输出电流下的曲线的示例图
图3是现有技术定义OIP3值的示意图。
图4是本申请实施例提供的一种单δ掺杂PHEMT的截面的结构示意图。
图5是本申请实施例提供的一种双δ掺杂PHEMT的截面的结构示意图。
图6是现有技术提供的双δ掺杂的PHEMT与本申请实施提供的现有技术提供的单δ掺杂的PHEMT的OIP3值分别在不同的输出电流下的曲线示例图。
图7A是现有技术提供的双δ掺杂的PHEMT的能带示例图。
图7B是本申请实施例提供的一种单δ掺杂的PHEMT的能带示例图。
图7C是本申请实施例提供的一种单δ掺杂的PHEMT和双δ掺杂的PHEMT在沟道层处的导带结构示例图。
图8是沟道层厚度分别为12nm和18nm的双δ掺杂的PHEMT在输出电流为60mA/mm 时电子的浓度分布图。
图9是本申请实施例提供的一种LNA的电路结构示意图。
图10是本申请实施例提供的一种无线射频系统的示意图。
具体实施方式
通常有两种方法来降低互调信号对接收信号产生的干扰。
一种方法是：通过提高双工器的隔离度来降低泄露进接收链路中的发射信号。其中，双工器又称为天线共用器，其作用是将通过共用天线发射的发射信号和通过该共用天线接收的接收信号相隔离，确保发射链路和接收链路都能够同时工作。若通过提高双工器的隔离度来降低互调信号对接收信号产生的干扰，则需要增加双工器的腔体，此时会增加双工器的体积，大幅提升成本。
另一种方法是：通过提高低噪声放大器(LNA)的线性度来降低泄露信号和接收信号产生的无法被滤波器完全抑制的互调信号。LNA的线性度是由晶体管的管芯决定的。晶体管可以采用赝配高迁移率晶体管(pseudomorphichigh electron mobility transistor，PHEMT)。
典型的砷化镓(GaAs)基PHEMT的结构，如图2A所示，其管芯外延层由上至下分别为缓冲层(buffer layer)、下势垒层、下δ掺杂层、下隔离层、沟道层(channel layer)、上隔离层、上δ掺杂层、上势垒层和帽层。其中，对于砷化镓(GaAs)基PHEMT，衬底上的缓冲层可以是砷化镓或砷化铝镓用于减少衬底的缺陷进入PHEMT其他层；下势垒层和上势垒层可以是砷化铝镓(AlGaAs)，用于阻止二维电子气电子进入缓冲层；下δ掺杂层和上δ掺杂层均可以是硅(Si)掺杂，用于提供二维电子气；上隔离层和下隔离层可以是砷化铝镓(AlGaAs)，用于隔离掺杂层与沟道层；沟道层可以是砷化铟镓(InGaAs)；帽层可以是高掺杂的砷化镓，其连接源极和漏极。通过栅极电压控制沟道层中的电子浓度，可以控制源极和漏极间的输出电流，进而实现信号放大的功能。如图2B所示，为图2A所示的PHEMT的直流输出特性曲线。示例性地，图2B中标注了5个不同栅极电压，分别区分PHEMT的5个工作状态，分别为关闭状态①、即将开启的状态②、开启状态③、完全开启状态④和线性工作状态⑤。
如图2C所示，为图2A所示的PHEMT在5个不同工作状态下的导带结构示意图。应理解，在图2C中的各个能带结构图中仅示出各个层的导带结构，从左到右，即沿厚度方向，依次为帽层、上势垒层、上δ掺杂层、上隔离层、沟道层、下隔离层、下δ掺杂层和下势垒层的导带。图中仅标注了上δ掺杂层、下δ掺杂层和沟道层的位置。
如图2C所示，在pHEMT处于关闭状态①时，沟道层的导带能级远高于费米能级Ef；随着栅极电压增加，到pHEMT即将开启的状态②时，沟道层的导带能级即将接触到费米能级Ef；随着栅极电压进一步增加，沟道层的导带能级部分低于费米能级Ef时，沟道层中出现一定数量的自由电子，此时，pHEMT处于开启状态③；当栅极电压进一步提高时，沟道层中的导带结构会从开启状态③时左高右低的形态依次变为完全开启状态④和线性工作状态⑤时的形态，即载流子会更倾向位于沟道层的上侧(即图2D中左侧，也即邻接上隔离层的一侧)。
而为满足射频系统接收链路中的低功耗与低噪声的要求，LNA器件的工作状态被限制在输出电流密度为60～100mA/mm附近，即图2C中pHEMT开启状态③的附近。
为满足LNA在射频电路中低功耗与低噪声系数的要求，工作点的输出电流被限制在 60～100mA/mm附近，由于PHEMT高电子迁移率的特点，只需很小的二维电子气浓度即可达到工作状态电流，导致工作点大多处于PHEMT的开启电压附近，然而，该范围内PHEMT的线性度较低，不能满足应用的要求。以输出三阶截获点(output 3rd order interceptpoint，OIP3) 来表征PHEMT的线性度，OIP3越高，线性度越好。由图2B所示的直流输出特性曲线计算可得到该如图2A所示的PHEMT的OIP3值在不同的输出电流下的曲线，如图2D所示。由图2D可见，该PHEMT在输出电流为60mA时，OIP3值在36dBm左右，不能满足不小于41dBm的要求。故而，如何提高小输出电流时，即PHEMT刚开启时器件的线性度是当下亟待解决的技术问题。
如下对本申请实施例涉及的技术术语进行介绍。
(1)LNA
LNA是构成无线通信系统的重要电路，是一种噪声系数很低的放大器，其作用是将天线接收到的信号进行放大。来自天线的接收信号一般都很微弱。对这样微弱的信号进行放大，最重要的是保证信号质量，这就要求LNA不能引入太多的噪声，否则将使信号进一步恶化，导致无法进行解调。
LNA大多采用晶体管、场效应晶体管。本申请实施例中LNA采用赝配高迁移率晶体管 (pseudomorphichigh electron mobility transistor，PHEMT)。
(2)互调信号
互调信号是非调制信号与有用信号经过非线性器件后，相互作用产生的互调频率信号，由于互调信号的频率与有用信号非常接近，因而难以被后端的滤波器抑制。如图1所示，在接收信号(即有用信号)和泄露进接收链路的中的发射信号(即干扰信号)同时经过LNA时，由于非线性的作用，这两个信号产生的互调信号的频率有时会恰好等于或接近接收信号的频率而顺利通过接收机，其中三阶互调最严重，由此形成的干扰，称为互调干扰。
(3)PHEMT
PHEMT是对高电子迁移率晶体管(high electron mobility transistor，HEMT)的一种改进， PHEMT具有双异质结的结构，其二维电子气2DEG有势阱两边的双重限制作用，从而相比 HEMT具有更高的电子面密度；同时，其电子迁移率也较高。
如图2A所示为一种典型的双δ掺杂的PHEMT。
(4)OIP3
PHEMT的线性度可以由输出三阶截获点(output 3rd order intercept point，OIP3)来表征， OIP3值越高则线性度越好。OIP3的值可以通过绘图法从PHEMT射频输入输出曲线上获得。如图3所示，具体地，绘制两条曲线，一条是在输入频率下的放大信号功率对输入功率作图，另一条是三阶交调信号对输入功率作图。在对数坐标系中，线性放大信号曲线表现为斜率为 1的直线，三阶交调信号曲线表现为斜率为3的直线，它们的交点对应的输出信号功率即为OIP3值。
(5)小输出电流
本申请各个实施例中所指的小输出电流也称为漏极电流，在PHEMT刚开启时的电流密度或者PHEMT的输出电流密度为40mA/mm-200mA/mm，或者为60mA/mm-100mA/mm，本申请实施例以60mA/mm为例来说明。本申请各个实施例中出现的电流也均指电流密度。
本申请实施例通过设计PHEMT中各个层结构的厚度、材料等，尤其是外延层的厚度、掺杂层的掺杂浓度等结构设计调节PHEMT的沟道层的能带结构，使得PHEMT在小输出电流密度工作时沟道层的导带能级均小于费米能级，从而使得随着栅极电压的增大，费米能级附近的电子浓度的增量对沟道层的电子浓度的影响更小，进而提高PHEMT的线性度。从导带结构上观察在开启状态③时沟道层的导带梯度更小。
如下说明沟道层的能带结构的调节机制。
影响沟道层的能带结构的包含以下几种主要因素：
a，沟道层与栅极之间的距离。该距离会影响沟道层的能级的高低。
b，上/下掺杂层的掺杂浓度。其中，掺杂层会改变其上层结构的能带的弯曲程度，例如，上掺杂层的掺杂浓度升高，会使得上势垒层的能带弯曲程度更大，即上势垒层的能级沿着厚度方向的梯度更大；又例如，下掺杂层的掺杂浓度升高，会使得沟道层的能带弯曲程度更大，沟道层的能级沿着厚度方向的梯度更大。因此，降低下掺杂层的浓度，可以使得沟道层的能带弯曲程度更小，即沟道层的能级沿着厚度方向的梯度更小，使得在小输出电流工作时沟道层的导带能级均小于费米能级。
c，上/下掺杂层的掺杂浓度的比值。为了达到PHEMT在小电流工作时沟道层的导带能级均小于费米能级这一要求，会降低下掺杂层的掺杂浓度，然而，上/下掺杂层的总掺杂浓度会影响载流子浓度，从而影响器件的性能。另一方面，掺杂浓度越高，器件的开启电压也会越高。因此，总掺杂浓度不能太低，也不能太高。
d，沟道层的厚度。沟道层的厚度会影响电子、电流的分布。较厚的沟道层可以避免器件在工作时沟道层下方电子的积累，使得电子分布更均匀，从而提高PHEMT的线性度。
因此，结合上述几个因素，本申请实施例提供了如下几种方案来调节沟道层的能带结构，使得其在小电流工作时沟道层的导带能级均小于费米能级。
方案一：去掉下掺杂层，以使沟道层的能级沿着厚度方向的梯度更小，使得在小电流工作时沟道层的导带能级均小于费米能级。
方案二：在总掺杂浓度不降低的情况下，降低下掺杂层的掺杂浓度或提高上掺杂层与下掺杂层的掺杂浓度的比值。
方案三：增加沟道层的厚度。
以及，上述方案一、二和三的组合，以及，以及调节上势垒层和/或上隔离层的厚度与上述方案一、二和三中的至少一种方案的组合等。
上述方案通过调节PHEMT中各个层结构的厚度、掺杂浓度，使得其在小电流工作时沟道层的导带能级均小于费米能级，就可以提高PHEMT的线性度，进而提高由PHEMT形成的LNA的线性度，降低LNA输出的互调信号，提高信号的质量。
下面将结合本申请实施例中的附图，对本申请实施例进行清楚、详细地描述。
如图4所示PHEMT的截面的结构示意图，采用上述方案一，或方案一与调节上势垒层和/或上隔离层的厚度、上述方案二和方案三中的至少一种的组合来调节沟道层的能带结构。
如图4所示，该PHEMT为单δ掺杂，包括衬底1，依次设置于该衬底1上的缓冲层2、下势垒层3、沟道层4、上隔离层5、第一掺杂层6、上势垒层7和帽层8，设置于帽层8上的源极9和漏极10，以及设置于上势垒层7上的栅极11。下面以GaAs基PHEMT为例，对各个层的功能、成分和厚度等分别进行说明：
衬底1可以是砷化镓(GaAs)晶圆。
缓冲层2可以砷化镓(GaAs)或砷化铝镓(AlxGa1-xAs)，其中，0<x<1，缓冲层2可以阻挡衬底1的缺陷进入PHEMT的管芯。通常，缓冲层中的Al的掺杂浓度随着远离衬底1方向逐步增加，可以减少由于衬底1与下势垒层3之间的晶格不匹配导致的缺陷。
下势垒层3可以是砷化铝镓(AlxGa1-xAs)，其禁带宽度大于沟道层4的禁带宽度，用于与沟道层4形成异质结，为反结。下势垒层3的厚度可以是10-50nm或10-25nm，示例性地，为17nm、20nm等。
示例性地，缓冲层2中Al的最高掺杂浓度不大于下势垒层3中Al的掺杂浓度。
沟道层4可以是砷化铟镓(InyGa1-yAs)，其中，0<y<1，例如，y取值范围可以是0.1-0.5，示例性地，y为0.22、0.3。。
在一些实施例中，沟道层4的厚度可以是大于8nm或12nm且小于沟道外延层的临界厚度。例如，针对由In0.22Ga0.78As构成的沟道层，其临界厚度为20nm作用，随着铟含量的降低，临界厚度增大。可选地，沟道层4的厚度可以是8nm-30nm、或12m-30nm或15nm-20nm，示例性地，为17nm、18nm、20nm、24nm等。通过增加沟道层4的厚度，可以改善沟道层4 内电子、电流的分布，从而避免电子在沟道层4下方的堆积，降低纵向(即PHEMT的层叠方向)电流，从而提高PHEMT的线性度。
示例性地，沟道层4为In0.22Ga0.78As，厚度为18nm。
上隔离层5用于隔离沟道层4和掺杂层6，避免掺杂层6的掺杂杂质进入沟道层4，隔离层5可以是砷化铝镓，其厚度可以是2nm-6nm，例如为4nm、6nm。
第一掺杂层6，可以是δ掺杂，也称为上δ掺杂层，可以为硅掺杂，通过在隔离层5上生长一层很薄的硅作为掺杂杂质，用于在被电离后提供二维电子气。其厚度可以是几个原子，其厚度小于2nm，例如,为1nm或小于1nm。
示例性地，第一掺杂层6的掺杂浓度是现有技术中双δ摻杂PHEMT中两层掺杂层的掺杂浓度之和，或者掺杂浓度为3e12cm-2至5e12cm-2，或为5e12cm-2至6e12cm-2，1e12cm-2至3e12cm-2，4.6e12cm-2至5.5e12cm-2，5.5e12cm-2至6.5e12cm-2，示例性地，为4.5e12cm-2。
上势垒层7，可以是砷化铝镓(AlxGa1-xAs)，其禁带宽度大于沟道层4的禁带宽度，用于和掺杂层6、隔离层5一起与沟道层4形成异质结，为正结。其厚度可以是10nm-30nm或10-25nm，例如为15nm、17nm、20nm等。
帽层8可以是重掺杂的砷化镓(n+-GaAs)，其厚度可以是5nm-10nm，用于提供欧姆接触。
帽层8开设通孔，栅极11设置于该通孔内且与帽层8不接触，源极9和漏极10均设置于帽层8背离上势垒层7的一侧且分别位于通孔的两侧。
其中，源极9、漏极10、栅极11均为导电金属，栅极11用于为PHEMT提供栅极电压，当栅极电压大于开启电压时，源极9和漏极11之间导通，输出漏极电流。
需要说明的是，虽然，缓冲层2、下势垒层3、隔离层5、上势垒层7均可以采用砷化铝镓(AlxGa1-xAs)，但各个层中Al的掺杂浓度可以相同或不同，这里不作限定。例如，下势垒层3、隔离层5、上势垒层7均采用Al0.22Ga0.78As。
本申请实施例提供的单δ摻杂PHEMT，由于上势垒层7、下势垒层3的禁带宽度均大于沟道层4，使得单δ摻杂PHEMT具有一个摻杂的正结(上势垒层7/第一掺杂层6/上隔离层5/沟道层4)和一个未掺杂的反结(沟道层4/下势垒层3)，在栅极电压大于开启电压时，摻杂的杂质电离，由于上势垒层7和沟道层4的禁带宽度不同所导致的导带的不连性，使得电子转移到沟道层一侧，从而形成二维电子气，源极9和漏极10导通，输出漏极电流。
本申请实施例基于上述沟道层的能带结构的调节机制，去除下掺杂层，选定合适的上掺杂层(即第一掺杂层6)浓度，选定合适的沟道层4、上势垒层3和上隔离层5的厚度等，所得到的单δ摻杂PHEMT在输出电流为小电流时沟道层4的导带能级小于费米能级，或者，沟道层4与上隔离层5的边界处的导带能级小于费米能级。可选地，在PHEMT在输出电流为小电流时沟道层4的导带能级沿厚度方向大致下降。其中，本申请实施例中厚度方向是指从帽层到衬底的方向，可以参见图4中所指示的方向；大致下降可以包括如下两种情况：
①沟道层4的导带能级沿厚度方向降低，即距离上势垒层越远，导带能级越低下降。
②沟道层4的导带能级沿厚度方向整体/宏观呈下降趋势，即允许小区域内/微观，距离上势垒层较远但导带能级较高。
示例性地，上势垒层7的厚度为3～7nm，上隔离层5的厚度为4nm，第一掺杂层6的掺杂浓度为3.0～4.5e12cm-2，沟道层的厚度为12nm，
又示例性地，上势垒层7的厚度为5nm，上隔离层5的厚度为3～5nm，第一掺杂层6的掺杂浓度为3.0～4.5e12cm-2，沟道层的厚度为8～14nm。
不同于现有技术中的双δ掺杂PHEMT，本申请实施例提供了一种单δ摻杂PHEMT，在总掺杂浓度不变或不降低的情况下，仅仅对上势垒层7进行δ掺杂，通过去掉下掺杂层，降低沟道层4的导带能级沿厚度方向梯度，以在不影响增益(即gm跨导)的情况下，可以提高针对小输出电流时PHEMT的线性度。
进一步地，通过增加沟道层4厚度，可以改善沟道层4内电子、电流的分布，从而避免电子在沟道层4下方的堆积，降低纵向(即PHEMT的层叠方向)电流，可以进一步地提高PHEMT的线性度。
如图5所示，为本申请实施例提供的另一种PHEMT，该PHEMT可以是双掺杂的PHEMT，其除包括图4所示的各个层结构外，还可以包括第二掺杂层12和下隔离层13。
第一掺杂层6和第二掺杂层12可以均为δ掺杂，因而，第一掺杂层6也称为上δ掺杂层 6，第二掺杂层12也称为下δ掺杂层12，其均可以采用硅掺杂，分别通过在上隔离层5和下势垒层3上生长一层很薄的硅作为掺杂杂质，均用于在被电离后提供二维电子气。其厚度均可以是几个原子，小于2nm，例如,为1nm或小于1nm。第一掺杂层6的掺杂浓度大于第二掺杂层12。
下隔离层13用于隔离第二掺杂层12和沟道层4，防止第二掺杂层12的掺杂杂质进入到沟道层4。下隔离层13可以是砷化铝镓，其厚度可以是2nm-6nm，例如为4nm。
需要说明的是，虽然，缓冲层2、下势垒层3、上隔离层5、下隔离层13、上势垒层7均可以采用砷化铝镓，但各个层中Al的掺杂浓度可以相同或不同，这里不作限定。
本申请实施例提供的双δ摻杂PHEMT，由于上势垒层7、下势垒层3的禁带宽度均大于沟道层4，使得双δ摻杂PHEMT具有一个摻杂的正结(上势垒层7/第一掺杂层6/上隔离层5/沟道层4)和一个掺杂的反结(沟道层4/下隔离层13/第二掺杂层12/下势垒层3)，在栅极电压大于开启电压时，摻杂的杂质电离，由于势垒层和和沟道层4的禁带宽度不同所导致的导带的不连性，使得电子转移到沟道层一侧，从而形成二维电子气，源极9和漏极10导通，输出漏极电流。
在一些实施例中，通过采用上述方案三来调节沟道层的能带结构，如图5所示的PHEMT 中，沟道层4的厚度大于12nm小于沟道外延层的临界厚度(也即不超出InGaAs外延沟道层的驰豫限度)，使得双δ摻杂PHEMT在输出电流为小电流时沟道层4的导带能级小于费米能级。例如，沟道层4的厚度为8nm-30nm、或12nm-30nm或15nm-20nm，示例性地，为17nm、18nm、20nm、24nm等。沟道层4的厚度或临界厚度与铟的含量有关，铟的含量越低，越厚。示例性地，沟道层4为In0.22Ga0.78As，厚度为18nm。
上述双δ摻杂PHEMT，通过增加沟道层4厚度，可以改善沟道层4内电子、电流的分布，从而避免电子在沟道层4下方的堆积，降低厚度方向上的电流，可以地提高PHEMT的线性度。
在又一些实施例中，采用上述方案二来调节沟道层的能带结构，使得双δ摻杂PHEMT 在输出电流为小电流时沟道层4的导带能级小于费米能级。
示例性地，第一掺杂层6的掺杂浓度为3.5～4.5e12cm-2，第二掺杂层12的掺杂浓度为 3～5e11cm-2。
示例性，第一掺杂层6与第二掺杂层12的掺杂浓度比大于预设值，该预设值不小于6，示例性地为9、10、15、30、70、100、150等。
又示例性地，第一掺杂层6的掺杂浓度为4e12cm-2～6e12cm-2，第二掺杂层12的掺杂浓度为2e8cm-2至3e11cm-2，或为1e6cm-2至1e11cm-2，或为1e6cm-2至1e8cm-2。
又示例性地，第一掺杂层6的掺杂浓度为3.5～4.5e12cm-2，或4.5～6e12cm-2、，或4.6～5.5e12cm-2第二掺杂层12的掺杂浓度为2e8cm-2至3e11cm-2。
上述双δ摻杂PHEMT，通过调节上/下δ掺杂层的掺杂浓度、掺杂浓度的比值，降低第二掺杂层12引起的沟道层4的能级梯度，使得器件在小电流工作时，沟道层4的导带能级小于费米能级，从而提高器件的线性度。
在又一些实施例中，采用上述方案二与方案三的结合来调节沟道层的能带结构，使得双δ摻杂PHEMT在输出电流为小电流时沟道层4的导带能级小于费米能级。示例性地，沟道层的厚度为18nm，第一掺杂层6的掺杂浓度为3.5～4.5e12cm-2，第二掺杂层12的掺杂浓度为2 e8cm-2至3e11cm-2。或者，设置第一掺杂层6与第二掺杂层12的掺杂浓度比大于预设值，该预设值不小于6，示例性地为9。
上述双δ摻杂PHEMT，通过调节上/下掺杂层的掺杂浓度、掺杂浓度的比值，降低下掺杂层引起的沟道层4的能级梯度，使得器件在小电流工作时，沟道层4的导带能级小于费米能级，从而，提高器件的线性度。
在又一些实施例中，采用方案二和/或方案三，与调节上势垒层和/或上隔离层的厚度的组合，来调节沟道层的能带结构，使得双δ摻杂PHEMT在输出电流为小电流时沟道层4的导带能级小于费米能级。
示例性地，上势垒层7的厚度为3～7nm，上隔离层5的厚度为3～5nm，第一掺杂层6的掺杂浓度为3.0～4.5e12cm-2，第二掺杂层12的掺杂浓度为3～5e11cm-2，沟道层的厚度为18nm。
又示例性地，上势垒层7的厚度为3～7nm，上隔离层5的厚度为3～5nm，第一掺杂层6 的掺杂浓度为3.0～4.5e12cm-2，第二掺杂层的掺杂浓度为2e8cm-2至3e11cm-2，沟道层的厚度为14～20nm。
又示例性地，上势垒层7的厚度为5nm，上隔离层5的厚度为4nm，第一掺杂层6的掺杂浓度为3.0～4.5e12cm-2，第二掺杂层的掺杂浓度为2e8cm-2至3e11cm-2，沟道层的厚度为 14～20nm。
进一步地，上述各个实施例中，在PHEMT在小输出电流时沟道层4的导带能级沿厚度方向大致下降。
在另一些实施例中，上述图4或图5中的各个层结构还可以采用其他材料，具备其他厚度，例如，也可以是砷化镓的三元、四元或多元化合物。又例如，PHEMT为磷化镓(GaP)基PHEMT。
需要说明的是，上述图4和图5中描述的上掺杂层或上δ掺杂层均对应于第一掺杂层6，下掺杂层或下δ掺杂层均对应于第二掺杂层12。
还需要说明的是，为描述清楚，图4和图5中各个层的厚度不对应其真实厚度或厚度比例，具体厚度的范围以上述各个层规定的厚度为准。
与现有技术相比，本申请实施例提出的单δ掺杂PHEMT的OIP3值有显著的提升，在输出的漏极电流为60～100mA时，其OIP3值均有大于5dBm的提升。具体数据如图6所示。图 6示比对了现有技术中的双δ掺杂PHEMT的OIP3值的仿真结果和本申请实施例提供的单δ掺杂PHEMT的OIP3值的仿真结果，可见，相对于现有技术的双δ掺杂PHEMT，本申请实施例提供的单δ掺杂PHEMT的OIP3值在输出电流为在50mA～200mA之间时均有大于5dBm 的提升。
下面结合图7A-图7C说明单δ掺杂提高PHEMT线性度的原理。
图7A为现有技术中双δ掺杂的PHEMT的能带图，图7B为本申请实施例提供的单δ掺杂的PHEMT的能带图，图7C比对了双δ掺杂的PHEMT和单δ掺杂的PHEMT的导带结构。应理解，随着栅极电压的增大，费米能级升高，其中，在图7A-图7C均标出了漏极电流(也即输出电流)为60mA时费米能级的位置。
由于空间电荷会在δ掺杂位置集中分布，造成δ掺杂处左侧的能带发生弯曲。当输出电流为60mA时，从能带结构上来看即表现为单δ掺杂的PHEMT在沟道处的导带结构更接近四方形，而双δ掺杂的PHEMT则更接近三角形，参见图7C中阴影区域。由于沟道中的电子浓度与导带和费米能级围成的多边形面积成正比，因此在栅极电压的变化过程中，四方形的导带结构比三角形的导带结构具有更高的线性度。
这是由于单δ掺杂的PHEMT沟道中的电子全部由上δ掺杂层提供，所以为了达到相同的输出电流，单δ掺杂设计的PHEMT沟道的导带会比双δ掺杂PHEMT沟道的导带更低于费米能级，而在费米能级附近的电子存在费米-狄拉克分布，即在费米能级附近(参见图7C 中虚线框区域)，电子出现的概率为0.5，在小于费米能级时，电子出现的概率为1。这样，使费米能级附近电子的出现概率随着栅极电压的变化存在一定非线性，然而，单δ掺杂设计的PHEMT沟道的导带结构中费米能级附近的电子在整个导带结构中的占比更低，因此远离费米能级的单δ掺杂设计可以提供更高的线性度。
下面结合图8说明增加沟道层的厚度提高PHEMT线性度的原理。
图8示出了沟道层厚度分别为12nm和18nm的双δ掺杂的PHEMT在输出电流为 60mA/mm时电子的浓度分布图。由图8可见，在PHEMT在输出电流为60mA/mm工作时，沟道层厚度分别为12nm的PHEMT的沟道层下方聚集了大量电子，沟道中电流存在较大的z 方向分量。与之相比，在PHEMT工作时，沟道层厚度分别为18nm的PHEMT的沟道层中电子分布更加均匀，从而降低沟道中电流在z方向上的分量，降低栅极对沟道电流控制的复杂度，提高PHEMT的线性度。
下面介绍本申请实施例提供的PHEMT的应用场景。
本发明实施例还提供了一种LNA，如图9所示，包括输入匹配网络、偏置电路、PHEMT和输出匹配网络，其中PHEMT可以是上述图4或图5所示的PHEMT。其中，偏置电路用于为PHEMT提供正常工作所需要的偏置电压，即设置PHEMT的栅极、源极和漏极处于所要求的电位；输入匹配网络用于实现信号源输出阻抗与LNA输入阻抗之间的匹配，使LNA获得最大的激励功率；输出匹配网络用于将外接负载电阻变换为放大器所需的最佳负载电阻，以保证输出功率最大。
本发明实施例还提供了一种接收器或收发器，该接收器或收发器可以包括如图9所示的 LNA。可选地，接收器或收发器还可以包括双工器、带通滤波器、数模转换器(ADC)等。
该LNA可以应用于无线射频系统，如图10所示，无线射频系统可以分为发射链路和接收链路，本发明的应用场景为无线射频系统的接收链路中的低噪声放大器LNA可以是如图9 所示的LNA，用于实现将天线接收到的信号放大。
其中，发射链路可以包括功率放大器(power amplifier，PA)、驱动器(driver)、至少一个滤波器(filter)、至少一个混频器(mixer)、至少一个本机振荡器(localoscillato，LO)、至少一个放大器(amplifier，AMP)等。接收链路可以包括低噪声放大器LNA，至少一个滤波器、至少一个混频器、至少一个本机振荡器(local oscillato，LO)、至少一个放大器等。其中，至少一个滤波器可以包括镜频抑制滤波器(image rejectionfilter)、中频滤波器(IF filter) 或其他滤波器等。
应理解，图10仅为示例性说明，无线射频系统还可以为是其他电路结构，还可以包括比图10更少的器件，这里不作限定。
本申请还提供了一种射频电路，该电路包括如图4或图5所示的PHEMT或包括如图9所示的LNA，应用于无线通信领域，用于对通过天线接收到的信号进行处理和/或控制天线发射信号。
本申请还提供了一种射频芯片，该射频芯片用于对接收天线接收到的信号进行处理并将其发送给处理器，以及接收处理器的指令，控制发射天线发射信号。
本申请还提供了一种电子设备，该电子设备可以是手机、平板电脑、电子阅读器、电视、笔记本电脑、数码相机、车载设备、可穿戴设备、基站、路由器等包含射频功能或无线通信功能的设备，该电子设备可以包括上述PHEMT、LNA、无线射频系统、射频电路和射频芯片中的至少一种。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (15)

1.一种赝配高迁移率晶体管PHEMT，其特征在于，包括：
沟道层；
分别设置于所述沟道层两侧的下势垒层和上势垒层，所述下势垒层与所述沟道层连接；以及，
设置于所述沟道层和所述上势垒层之间的第一隔离层和第一掺杂层，所述第一隔离层用于隔离所述第一掺杂层和所述沟道层，所述第一掺杂层用于提供二维电子气；
其中，在所述PHEMT的输出电流小于第一阈值时的所述沟道层的导带能级小于费米能级。
2.根据权利要求1所述的PHEMT，其特征在于，所述下势垒层与所述沟道层直接连接。
3.根据权利要求2所述的PHEMT，其特征在于，所述第一掺杂层为硅掺杂，掺杂浓度为3e12cm-2至5e12cm-2。
4.根据权利要求1所述的PHEMT，其特征在于，所述下势垒层与所述沟道层通过第二隔离层和第二掺杂层连接，所述第二隔离层用于隔离所述沟道层和所述第二掺杂层，所述第二掺杂层用于提供二维电子气。
5.根据权利要求4所述的PHEMT，其特征在于，所述第一掺杂层的掺杂浓度为3.5e12cm-2至4.5e12cm-2，所述第二掺杂层的掺杂浓度为3e11cm-2至5e11cm-2。
6.根据权利要求4所述的PHEMT，其特征在于，所述第一掺杂层的掺杂浓度与所述第二掺杂层的掺杂浓度之比大于预设值。
7.根据权利要求4所述的PHEMT，其特征在于，所述预设值大于9。
8.根据权利要求1-6任一项所述的PHEMT，其特征在于，所述沟道层的厚度为15nm-20nm。
9.根据权利要求1-8任一项所述的PHEMT，其特征在于，在所述PHEMT的输出电流小于第二阈值时的所述沟道层的导带能级沿厚度方向大致下降。
10.根据权利要求1-9任意一项所述的PHEMT，其特征在于，还包括：帽层、源极、漏极和栅极；其中，所述帽层设置于所述上势垒层背离所述沟道层的一侧并开设通孔，用于提供欧姆接触；所述栅极设置于所述通孔内；所述源极和所述漏极均设置于所述帽层背离所述上势垒层的一侧且分别位于所述通孔的两侧。
11.根据权利要求1-10任意一项所述的PHEMT，其特征在于，还包括：所述沟道层的材料为砷化铟镓；所述上势垒层或所述下势垒层或所述隔离层为砷化铝镓。
12.一种低噪声放大器，其特征在于，包括：如权利要求1-11任意一项所述的PHEMT。
13.一种射频电路，其特征在于，包括：如权利要求12所述的低噪声放大器。
14.一种射频芯片，其特征在于，包括：如权利要求1-11任意一项所述的PHEMT、如权利要求12所述的低噪声放大器和如权利要求13所述的射频电路中的至少一种。
15.一种电子设备，其特征在于，包括：如权利要求1-11任意一项所述的PHEMT、如权利要求12所述的低噪声放大器、如权利要求13所述的射频电路和如权利要求14所述的射频芯片中的至少一种。
CN202111529775.4A 2021-12-14 2021-12-14 赝配高迁移率晶体管、低噪声放大器及相关装置 Pending CN114373804A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111529775.4A CN114373804A (zh) 2021-12-14 2021-12-14 赝配高迁移率晶体管、低噪声放大器及相关装置
PCT/CN2022/136830 WO2023109570A1 (zh) 2021-12-14 2022-12-06 赝配高迁移率晶体管、低噪声放大器及相关装置
CN202223267000.7U CN219144184U (zh) 2021-12-14 2022-12-06 赝配高迁移率晶体管、低噪声放大器及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111529775.4A CN114373804A (zh) 2021-12-14 2021-12-14 赝配高迁移率晶体管、低噪声放大器及相关装置

Publications (1)

Publication Number Publication Date
CN114373804A true CN114373804A (zh) 2022-04-19

Family

ID=81139533

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111529775.4A Pending CN114373804A (zh) 2021-12-14 2021-12-14 赝配高迁移率晶体管、低噪声放大器及相关装置
CN202223267000.7U Active CN219144184U (zh) 2021-12-14 2022-12-06 赝配高迁移率晶体管、低噪声放大器及相关装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202223267000.7U Active CN219144184U (zh) 2021-12-14 2022-12-06 赝配高迁移率晶体管、低噪声放大器及相关装置

Country Status (2)

Country Link
CN (2) CN114373804A (zh)
WO (1) WO2023109570A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109570A1 (zh) * 2021-12-14 2023-06-22 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312237A2 (en) * 1987-10-13 1989-04-19 AT&T Corp. Interface charge enhancement in delta-doped heterostructure
US5449928A (en) * 1992-10-27 1995-09-12 Nippondenso Co., Ltd. Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same
JP2002190588A (ja) * 2000-12-20 2002-07-05 New Japan Radio Co Ltd ヘテロ接合電界効果トランジスタ
US20030006407A1 (en) * 1996-10-16 2003-01-09 Taylor Geoff W. Apparatus and a method of fabricating inversion channel devices with precision gate doping for a monolithic integrated circuit
CN1707807A (zh) * 2004-06-08 2005-12-14 中国科学院半导体研究所 高击穿电压的高电子迁移率晶体管
CN101221983A (zh) * 2007-01-10 2008-07-16 中国科学院微电子研究所 实空间转移高电子迁移率场效应晶体管材料
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN101814434A (zh) * 2010-03-04 2010-08-25 中国电子科技集团公司第五十五研究所 一种制造氮面极性AlN/AlInN复合背势垒氮化镓场效应管的方法
US20140159117A1 (en) * 2012-12-07 2014-06-12 Sony Corporation Semiconductor device and method of manufacturing the semiconductor device
WO2015192888A1 (en) * 2014-06-17 2015-12-23 Brolis Semiconductors Ltd High-mobility semiconductor heterostructures
CN107078062A (zh) * 2014-11-04 2017-08-18 索尼公司 半导体器件、天线开关电路和无线通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840036B2 (ja) * 2000-05-16 2006-11-01 日立電線株式会社 化合物半導体エピタキシャルウェハ及びｈｅｍｔ
CN102610640A (zh) * 2011-11-29 2012-07-25 中国科学院微电子研究所 一种高驱动电流的iii-v族金属氧化物半导体器件
JP2015095605A (ja) * 2013-11-13 2015-05-18 住友電気工業株式会社 半導体装置および半導体基板
US20190267480A1 (en) * 2018-02-26 2019-08-29 Duet Microelectronics Inc. Anti-barrier-conduction (abc) spacers for high electron-mobility transistors (hemts)
US20190267481A1 (en) * 2018-02-26 2019-08-29 Duet Microelectronics LLC Field-Effect Transistors (FETs)
CN114373804A (zh) * 2021-12-14 2022-04-19 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312237A2 (en) * 1987-10-13 1989-04-19 AT&T Corp. Interface charge enhancement in delta-doped heterostructure
US5449928A (en) * 1992-10-27 1995-09-12 Nippondenso Co., Ltd. Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same
US20030006407A1 (en) * 1996-10-16 2003-01-09 Taylor Geoff W. Apparatus and a method of fabricating inversion channel devices with precision gate doping for a monolithic integrated circuit
JP2002190588A (ja) * 2000-12-20 2002-07-05 New Japan Radio Co Ltd ヘテロ接合電界効果トランジスタ
CN1707807A (zh) * 2004-06-08 2005-12-14 中国科学院半导体研究所 高击穿电压的高电子迁移率晶体管
CN101636843A (zh) * 2006-10-04 2010-01-27 塞莱斯系统集成公司 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
CN101221983A (zh) * 2007-01-10 2008-07-16 中国科学院微电子研究所 实空间转移高电子迁移率场效应晶体管材料
CN101814434A (zh) * 2010-03-04 2010-08-25 中国电子科技集团公司第五十五研究所 一种制造氮面极性AlN/AlInN复合背势垒氮化镓场效应管的方法
US20140159117A1 (en) * 2012-12-07 2014-06-12 Sony Corporation Semiconductor device and method of manufacturing the semiconductor device
WO2015192888A1 (en) * 2014-06-17 2015-12-23 Brolis Semiconductors Ltd High-mobility semiconductor heterostructures
CN107078062A (zh) * 2014-11-04 2017-08-18 索尼公司 半导体器件、天线开关电路和无线通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109570A1 (zh) * 2021-12-14 2023-06-22 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置

Also Published As

Publication number Publication date
WO2023109570A1 (zh) 2023-06-22
CN219144184U (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US10439059B2 (en) High-linearity transistors
US6028328A (en) HEMT double hetero structure
US20060118951A1 (en) Switching element, antenna switch circuit and radio frequency module using the same
US7547939B2 (en) Semiconductor device and circuit having multiple voltage controlled capacitors
US20070200142A1 (en) High linear enhancement-mode heterostructure field-effect transistor
US5404032A (en) Field-effect semiconductor device
CN111868931A (zh) 高度缩放的线性GaN HEMT结构
US8299499B2 (en) Field effect transistor
CN219144184U (zh) 赝配高迁移率晶体管、低噪声放大器及相关装置
WO2019208034A1 (ja) スイッチングトランジスタ及び半導体モジュール
US7253455B2 (en) pHEMT with barrier optimized for low temperature operation
US5650642A (en) Field effect semiconductor device
CN111201609A (zh) 具有可调阈值电压的高电子迁移率晶体管
US6943386B2 (en) Pseudomorphic high electron mobility field effect transistor with high device linearity
US8519440B2 (en) Semiconductor device
US8587028B2 (en) Gateless switch with capacitively-coupled contacts
US20050139870A1 (en) Field-effect transistor
Harrouche et al. GaN‐Based HEMTs for Millimeter‐wave Applications
US10170610B1 (en) Pseudomorphic high electron mobility transistor with low contact resistance
US7871874B2 (en) Transistor of semiconductor device and method of fabricating the same
WO2008007335A2 (en) High electron mobility transistor.
Chiu et al. A high-linearity single-pole-double-throw pseudomorphic HEMT switch based on tunable field-plate voltage technology
Miyamoto Recent progress in compound semiconductor electron devices
Chiu et al. RF performance of GaAs pHEMT switches with various upper/lower δ-doped ratio designs
Harrouche et al. GaN-based HEMTs for mm-wave applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220419

WD01 Invention patent application deemed withdrawn after publication