ES2837454T3 - Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo - Google Patents

Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo Download PDF

Info

Publication number
ES2837454T3
ES2837454T3 ES06821723T ES06821723T ES2837454T3 ES 2837454 T3 ES2837454 T3 ES 2837454T3 ES 06821723 T ES06821723 T ES 06821723T ES 06821723 T ES06821723 T ES 06821723T ES 2837454 T3 ES2837454 T3 ES 2837454T3
Authority
ES
Spain
Prior art keywords
layer
contact layer
schottky
power device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES06821723T
Other languages
English (en)
Inventor
Claudio Lanzieri
Simone Lavanga
Marco Peroni
Antonio Cetronio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leonardo SpA
Original Assignee
Leonardo SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leonardo SpA filed Critical Leonardo SpA
Application granted granted Critical
Publication of ES2837454T3 publication Critical patent/ES2837454T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Un dispositivo (1; 1'; 1") de potencia para transistor pseudomorfico de alta movilidad de electrones (PHEMT) de banda Ka, suministro de voltaje unico, que comprende: un sustrato (2) semiaislante; un sustrato (3) epitaxial formado sobre el sustrato (2) semiaislante; comprendiendo el sustrato (3) epitaxial una capa (10) de amortiguador, una capa (11) de superrejilla, una primera capa (12, 13) de suministro de electrones, una primera capa (14) espaciadora, una capa (15) de transito de electrones, una segunda capa (16) espaciadora, una segunda capa (17) de suministro de electrones, una capa (18) Schottky y una capa (19) de contacto apilada secuencialmente sobre el sustrato (2) semiaislante; en el que la primera capa (12, 13) de suministro de electrones tiene una concentracion de dopado mas baja que la segunda capa (17) de suministro de electrones; electrodos (4, 5) de fuente y drenaje formados sobre y en contacto ohmico con la capa (19) de contacto; y un electrodo (6) de compuerta formado sobre la capa (18) Schottky para extenderse por la capa (19) de contacto; en el que la capa (19) de contacto comprende: una capa (20) de contacto ligeramente dopada formada sobre la capa (18) Schottky; y una capa (21) de contacto altamente dopada formada sobre la capa (20) de contacto ligeramente dopada y que tiene una concentracion de dopado mayor que la capa (20) de contacto ligeramente dopada; en el que el dispositivo (1) de potencia PHEMT comprende, ademas: un rebaje (23) amplio formado para penetrar en la capa (21) de contacto altamente dopada para exponer una superficie de la capa (20) de contacto ligeramente dopada; y un rebaje (24) estrecho formado en el rebaje (23) amplio para penetrar la capa (20) de contacto ligeramente dopada para exponer una superficie de la capa (18) Schottky; en el que el electrodo (6) de compuerta se forma en el rebaje (24) estrecho y en contacto Schottky con la capa (18) Schottky para extenderse desde la superficie expuesta de la capa (18) Schottky a traves de las capas (20, 21) de contacto ligeramente y altamente dopadas; y en el que los electrodos (4, 5) de fuente y drenaje se forman sobre, y en contacto ohmico con la capa (21) de contacto altamente dopada fuera del rebaje (23) amplio de modo que el rebaje (23) amplio esta dispuesto entre los electrodos (4, 5) de fuente y drenaje.

Description

DESCRIPCIÓN
Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo
Campo técnico de la invención
La presente invención se relaciona en general con un dispositivo de potencia, y más particularmente con un dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) y con un proceso para fabricar el mismo.
Antecedentes de la técnica
Como se sabe, los transistores pseudomórficos de alta movilidad de electrones (PHEMT) se utilizan ampliamente en sistemas de comunicación inalámbrica para aplicaciones de amplificación de conmutación, potencia y bajo ruido. Estos transistores encuentran una amplia aceptación en el mercado debido a su alta ganancia de RF y eficiencia de potencia agregada (PAE) y bajo factor de ruido (NF). Las excelentes propiedades de estos transistores también los hacen atractivos para su uso en sistemas de comunicación por satélite, incluyendo la televisión por satélite de transmisión directa (DBS-TV) y los sistemas de comunicación por satélite globales. La tecnología PHEMt también se utiliza en IC análogos y digitales de alta velocidad, tal como los sistemas de comunicación por ondas de luz de 2.5-10 Gb/s. La respuesta de frecuencia más alta de los PHEMT se utiliza actualmente en comunicaciones de ondas milimétricas (40 Gb/s) y sistemas de radar.
La creciente demanda del mercado de dispositivos de potencia de RF con un rendimiento cada vez más alto para sistemas de comunicación inalámbricos, detección de radar, satélites y sistemas de guerra electrónica ha llevado a la industria electrónica a ampliar las frecuencias operativas de los dispositivos y tecnologías de potencia disponibles. Para aumentar las frecuencias operativas de los dispositivos de potencia hasta el intervalo de ondas milimétricas, se han propuesto varias características tecnológicas clave, incluyendo una estructura de capa epitaxial PHEMT optimizada, un diseño optimizado del dispositivo de la celda unitaria para aplicaciones específicas y el desarrollo de tecnología de película delgada adecuada para alta funciones de frecuencia. En particular, el conjunto de requisitos más significativo para la estructura de la capa epitaxial está asociado con la condición de asegurar que los electrones libres en el canal conductor estén físicamente separados de los donantes ionizados. Esta solución permite una reducción significativa en la dispersión de impurezas ionizadas, mejorando la movilidad de los electrones y, por lo tanto, marcadas mejoras de rendimiento sobre los transistores de efecto de campo de semiconductores de metal convencionales (MESFET).
Además, los transistores pseudomórficos de alta movilidad de electrones PHEMT usualmente requieren una polarización de voltaje de compuerta negativa para funcionar (véase, por ejemplo, el documento US 2002/024057 A1). Por lo tanto, en comparación con los transistores bipolares de heterounión (HBT) que usan un voltaje de compuerta positivo, la introducción de un voltaje negativo de este tipo requiere de manera desventajosa un circuito de suministro de voltaje dedicado que aumenta la complejidad del chip y los costes de fabricación.
Un dispositivo de potencia PHEMT capaz de funcionar con un solo suministro de voltaje se divulga, por ejemplo, en el documento US 2003/122152 A1. El dispositivo de potencia PHEMT incluye un sustrato epitaxial que incluye una capa amortiguadora de GaAs, una capa de superrejilla de AlGaAs/GaAs, una capa de AlGaAs sin dopar, una primera capa de silicio dopado, un primer espaciador, una capa de tránsito de electrones de InGaAs, un segundo espaciador, una segunda capa de silicio dopado que tiene una concentración de dopado diferente de la primera capa de silicio dopado, una capa de AlGaAs ligeramente dopada y una capa superior de GaAs sin dopar apilada secuencialmente sobre un sustrato de GaAs semiaislante; un electrodo fuente y un electrodo de drenaje formados sobre y en contacto óhmico con la capa superior de GaAs sin dopar; y un electrodo de compuerta formado sobre la capa de AlGaAs ligeramente dopada para extenderse a través de la capa superior de GaAs sin dopar.
El documento EP 0514079 A2 divulga un transistor de alta movilidad de electrones que incluye un par de capas de pantalla de carga dispuestas sobre una primera de las capas activas y donantes de carga del transistor de alta movilidad de electrones. Las dos capas de la pantalla están modeladas para proporcionar un canal doble rebajado. Una primera capa de pantalla de carga dispuesta adyacente a la capa donadora de carga está grabada para proporcionar un rebaje que tiene una primera longitud entre los electrodos de fuente y drenaje, mientras que una segunda capa de pantalla de carga dispuesta sobre la primera capa de pantalla de carga mencionada anteriormente y una porción de la primera capa de pantalla de carga mencionada anteriormente se graban para proporcionar una segunda longitud sustancialmente más larga entre los electrodos de fuente y drenaje. El electrodo de compuerta se proporciona en el primer rebaje antes mencionado en el contacto de barrera Schottky con la capa donadora de carga.
El documento WO 2004/025707 A divulga una estructura semiconductora que integra semiconductores de banda prohibida ancha con silicio. La estructura semiconductora incluye: un sustrato; una región de SiCAIN formada sobre el sustrato y una región activa formada sobre la región de SiCAIN. El sustrato puede comprender silicio, carburo de silicio (SiC) o germanio de silicio (SiGe). La región activa puede incluir una región de material de nitruro de galio, tal como GaN, AlGaN, InGaN o AlInGaN. También puede incluir la región AIN e InN. La estructura también puede incluir una interfaz de óxido cristalino formada entre el sustrato y la región de SiCAIN. Una interfaz de óxido cristalino preferida es Si-Al-O-N. La capa activa puede formarse mediante procesos de fabricación conocidos, que incluyen la deposición de vapor químico orgánico metálico o mediante epitaxia de capa atómica. La interfaz de óxido cristalino se forma normalmente al hacer crecer SiCAIN sobre Si(111) a través de una interfaz de óxido cristalino, pero también se puede formar por deposición de vapor químico orgánico metálico o por epitaxia de capa atómica.
Objeto y resumen de la invención
El solicitante ha notado que para proporcionar un dispositivo de potencia PHEMT operable con un suministro de voltaje único (solo el voltaje de suministro de drenaje), es necesario optimizar el voltaje de pellizco que permite alcanzar condiciones de operación de clase A (corriente drenaje-a fuente igual a la mitad de la máxima alcanzable) mientras se mantiene la compuerta conectada a tierra sin ninguna polarización.
En particular, el solicitante ha notado que un dispositivo de potencia PHEMT optimizado que tiene excelente linealidad y eficiencia de potencia agregada, alto voltaje de ruptura y capaz de operar con un solo suministro de voltaje debe cumplir los siguientes requisitos: un voltaje de rodilla bajo, un transconductancia alta y uniforme, y una capacitancia fuente-compuerta baja.
A este respecto, el solicitante ha observado que incluso si el dispositivo de potencia PHEMT divulgado en el documento US 2003/122152 A1 funciona con una única fuente de voltaje, su rendimiento demuestra sin embargo ser satisfactorio sólo en la banda de frecuencia C (4 a 6 GHz), mientras que se vuelve bastante insatisfactorio en la banda de frecuencia X (8.0 a 12.0 GHz), y el dispositivo de potencia PHEMT es completamente inutilizable en la banda de frecuencia Ka (K-anterior) (18 a 40 GHz).
Por lo tanto, el solicitante ha notado que con el fin de proporcionar un dispositivo de potencia PHEMT que funcione con una única fuente de voltaje y que también tenga un rendimiento excelente en la banda de frecuencia X y la banda de frecuencia Ka, es necesario optimizar aún más la estructura del sustrato epitaxial dedicado y, en consecuencia, el proceso de fabricación del dispositivo divulgado en el documento US2003/122152 A1.
El objetivo principal de la presente invención es, por lo tanto, proporcionar un dispositivo de potencia PHEMT que funcione con una sola fuente de voltaje, adecuado para un uso satisfactorio en comunicaciones inalámbricas digitales de alta frecuencia, en particular, que pueda usarse para amplificar señales hasta 40GHz, es decir, por ejemplo, la banda de frecuencia C, la banda de frecuencia X y la banda de frecuencia Ka, y que tienen una mayor linealidad, voltaje de ruptura y eficiencia de potencia agregada que los PHEMT de la técnica anterior.
Otro objetivo de la presente invención es proporcionar un proceso para fabricar este dispositivo de potencia PHEMT.
Estos objetivos se consiguen mediante la presente invención en el sentido de que se relacionan con un dispositivo de potencia PHEMT y con un proceso para fabricar el mismo, como se define en las reivindicaciones adjuntas.
La presente invención logra el objetivo antes mencionado explotando los avances en las tecnologías de crecimiento epitaxial de las heterouniones de semiconductores III-V, cuyos avances aseguran la posibilidad de diseñar la estructura de bandas, el tipo y nivel de dopado en diferentes regiones de dispositivos semiconductores, y adoptando nuevos materiales semiconductores con características eléctricas superiores, tal como semiconductores de banda prohibida ancha, y mediante el diseño adecuado de la estructura PHEMT. El uso de estos grados de libertad adicionales brinda la oportunidad de desarrollar nuevos dispositivos con una mejora considerable en el rendimiento de RF. En particular, la presente invención logra el objetivo mencionado anteriormente mediante la introducción de una secuencia de epicapa optimizada y una geometría de doble compuerta rebajada. Más en detalle, la presente invención logra el objetivo mencionado anteriormente al proporcionar un dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) que incluye:
un sustrato semiaislante;
un sustrato epitaxial formado sobre el sustrato semiaislante; el sustrato epitaxial incluye una capa amortiguadora, una capa de superrejilla, una primera capa de suministro de electrones, una primera capa espaciadora, una capa de tránsito de electrones, una segunda capa espaciadora, una segunda capa de suministro de electrones, una capa de Schottky y una capa de contacto apilada secuencialmente en el sustrato semiaislante; en el que la primera capa de suministro de electrones tiene una concentración de dopado menor que la segunda capa de suministro de electrones;
electrodos de fuente y drenaje formados sobre y en contacto óhmico con la capa de contacto; y
un electrodo de compuerta formado sobre la capa Schottky para extenderse a través de la capa de contacto;
en el que la capa de contacto incluye:
una capa de contacto ligeramente dopada formada sobre la capa de Schottky;
una capa de contacto altamente dopada formada sobre la capa de contacto ligeramente dopada y que tiene una concentración de dopado mayor que la capa de contacto ligeramente dopada;
en el que el dispositivo de potencia PHEMT comprende, además:
un rebaje ancho formado para penetrar en la capa de contacto altamente dopada para exponer una superficie de la capa de contacto ligeramente dopada; y
un rebaje estrecho formado en el rebaje ancho para penetrar la capa de contacto ligeramente dopada para exponer una superficie de la capa Schottky;
en el que el electrodo de compuerta se forma en el rebaje estrecho y en contacto Schottky con la capa Schottky para extenderse desde la superficie expuesta de la capa Schottky a través de las capas de contacto ligeramente y altamente dopadas; y
los electrodos de fuente y drenaje están formados sobre y en contacto óhmico con la capa de contacto altamente dopada fuera del rebaje ancho, de modo que el rebaje ancho está dispuesto entre los electrodos de fuente y drenaje.
Breve descripción de los dibujos
Para una mejor comprensión de la presente invención, las realizaciones preferidas, que están destinadas puramente a modo de ejemplo y no deben interpretarse como limitantes, se describirán ahora con referencia a los dibujos adjuntos, en los que:
• La Figura 1 es una vista en sección de un dispositivo de potencia PHEMT de acuerdo con una realización de la presente invención;
• La Figura 2 es una vista en sección de un dispositivo de potencia PHEMT de acuerdo con otra realización de la presente invención; y
• La Figura 3 es una vista en sección del dispositivo de potencia PHEMT de acuerdo con una realización diferente de la presente invención.
Descripción detallada de realizaciones preferidas de la invención
La siguiente discusión se presenta para permitir que una persona experta en la técnica realice y utilice la invención. Diversas modificaciones de las realizaciones resultarán fácilmente evidentes para los expertos en la técnica, y los principios genéricos del presente documentos pueden aplicarse a otras realizaciones y aplicaciones sin apartarse del espíritu y alcance de la presente invención. Por lo tanto, no se pretende que la presente invención se limite a las realizaciones mostradas, sino que se le concederá el alcance más amplio de acuerdo con los principios y características divulgados en el presente documento y definidos en las reivindicaciones adjuntas.
La Figura 1 es una vista en sección de un dispositivo de potencia PHEMT de acuerdo con una realización de la presente invención.
El dispositivo 1 de potencia PHEMT incluye un sustrato 2 III-V, por ejemplo, un sustrato de GaAs semiaislante, un sustrato 3 epitaxial dopado formado sobre el sustrato 2 de GaAs semiaislante, y electrodos 4, 5 y 6 de fuente, drenaje y compuerta formados sobre el sustrato 3 epitaxial.
En particular, el sustrato 3 epitaxial comprende una capa 10 de amortiguador de GaAs sin dopar; una capa 11 superrejilla de AlGaAs/GaAs sin dopar; una capa 12 de AlGaAs de banda prohibida ancha sin dopar; una primera capa 13 de suministro de electrones (donante) de silicio (pulso) dopada ultrafina, una primera capa 14 espaciadora, una capa 15 de tránsito de electrones (canal) InGaAs de banda prohibida estrecha sin dopar, una segunda capa 16 espaciadora, una segunda capa 17 de suministro de electrones (donante) dopada de silicio ultradelgada (pulso) con una concentración de dopado diferente a la primera capa 13 de suministro de electrones, una capa 18 Schottky de AlGaAs de banda prohibida ancha sin dopar o ligeramente dopada, y una capa 19 de contacto (cap) de GaAs (óhmico) apilada secuencialmente sobre el sustrato 2 de GaAs semiaislante.
Para disminuir la resistencia de contacto óhmico entre la capa 19 de contacto de GaAs y los electrodos 4, 5 de fuente y drenaje, la capa 19 de contacto de GaAs está dopada e incluye una capa 20 de contacto de GaAs ligeramente dopada inferior y una capa 21 de contacto de GaAs altamente dopada superior. En particular, la capa 19 de contacto de GaAs dopada tiene aproximadamente 100 nm de espesor, la capa 20 de contacto de GaAs ligeramente dopada tiene aproximadamente 30 nm de espesor y está formada para tener una concentración de dopado de aproximadamente 3.1017 cm-3, y la capa 21 de contacto de GaAs altamente dopada tiene aproximadamente 70 nm de espesor y se forma para tener una concentración de dopado de aproximadamente 3.51018 cm-3.
La capa 12 de AlGaAs sin dopar tiene aproximadamente 4 nm de espesor y contiene aluminio (Al) que varía aproximadamente de 22 % a 24 % en relación molar, la capa 15 de tránsito de electrones de InGaAs tiene aproximadamente 13-15 nm de espesor y contiene indio (In) que varía aproximadamente de 15 % a 20 % en relación molar; y la capa 18 de AlGaAs ligeramente dopada tiene aproximadamente 30 nm de espesor, contiene aluminio (Al) aproximadamente que varia de 22 % a 24 % en relación molar, y se forma para tener una concentración de dopado que varía aproximadamente de 1.0.1017 a 3.01017 cm-3.
Con el fin de mejorar la linealidad de la transconductancia, la primera capa 13 de suministro de electrones tiene una concentración de dopado menor que la segunda capa 17 de suministro de electrones. Adicionalmente, con el fin de tener un nivel de dopado en la capa 15 de tránsito de electrones InGaAs que varia aproximadamente entre 1.71012 y 2.71012 cm-2, se forma una primera capa 13 de suministro de electrones para tener un nivel de dopado de aproximadamente 11012 cm-2, y se forma la segunda capa 17 de suministro de electrones para tener un nivel de dopado de aproximadamente 51012 cm-2. Además, la capas 13, 17 de suministro de electrones primera y segunda tienen cada una un espesor de aproximadamente 0.5 nm.
Para obtener el contacto óhmico se deposita una metalización de Au/Ge/Ni/Au sobre la capa 21 de contacto de GaAs altamente dopada y se somete a un recocido térmico rápido (RTA) para formar electrodos 4, 5 de fuente y drenaje en contacto óhmico con la capa 21 de contacto de GaAs altamente dopada.
Con el fin de separar las áreas activas de los dispositivos de potencia PHEMT individuales, el sustrato 3 epitaxial puede ser metagrabado o, preferiblemente, implantado con iones utilizando iones de alta energía de Deuterio o Flúor hasta la capa de superrejilla 11 de AlGaAs/GaAs.
Después de estos dos pasos con el fin de aumentar el voltaje de ruptura y mantener bajo el voltaje de rodilla, mientras se conserva la alta transconductancia y la alta ganancia de PHEMT, mejorando así las características de potencia de PHEMT, la capa 19 de contacto de GaAs dopada se graba en rebaje para formar una estructura 22 de doble rebaje que incluye un rebaje 23 amplio superior formado en la capa 21 de contacto de GaAs altamente dopada y un rebaje 24 estrecho inferior formado en la capa 20 de contacto de GaAs ligeramente dopada y parcialmente en la capa 18 de AlGaAs ligeramente dopada. En particular, para formar la estructura 22 de doble rebaje, se graba la capa 21 de contacto de GaAs altamente dopada entre los electrodos 4, 5 de fuente y drenaje para formar el rebaje 23 amplio, y luego la capa 20 de contacto de GaAs ligeramente dopada se graba selectivamente en húmedo por dentro el rebaje 23 amplio hasta la capa 18 de AlGaAs ligeramente dopada para formar el rebaje 24 estrecho. En particular, el grabado selectivo se lleva a cabo utilizando una solución de peróxido de hidrógeno y ácido cítrico con temperatura y pH controlado. Además, cada uno de los dos grabados se realiza modelando las capas 20, 21 de contacto de GaAs ligeramente y altamente dopadas con fotorresistencias i - l in e positivas. La presencia de la capa 18 de AlGaAs ligeramente dopada asegura la uniformidad del grabado incluso en el grabado en húmedo realizado para formar el doble rebaje durante la fabricación del dispositivo 1 de potencia PHEMT.
Después de la formación del doble rebaje 22, se forma el electrodo 6 de compuerta en contacto con la capa 18 Schottky de AlGaAs evaporando titanio (Ti) y aluminio (Al) sobre una superficie expuesta de capa 18 de AlGaAs ligeramente dopada. En particular, el electrodo 6 de compuerta se extiende centralmente en el doble rebaje 22 desde la capa 18 Schottky de AlGaAs y a través de las capas 20, 21 de contacto inferiores de GaAs ligeramente y altamente dopadas y sobresale fuera del doble rebaje 22.
A continuación, se forma una capa 25 aislante protectora, por ejemplo, hecha de nitruro de silicio (Si3N4), por ejemplo, mediante Deposición de Vapor Químico Mejorado por Plasma (PECVD), sobre una superficie de la capa 21 de contacto de GaAs altamente dopada expuesta por electrodos 4, 5, 6 de fuente, drenaje y compuerta.
Luego se forma una capa 26 de metal base de Ti/Pt/Au, por ejemplo, por evaporación, y luego se ubica en capas sobre los electrodos 4, 5 de fuente y drenaje, y luego se forma una capa 27 de Au, por ejemplo, mediante galvanoplastia, sobe la capa 26 de metal base. La capa 26 de metal base define una barrera de interdifusión que aísla el contacto óhmico y evita que el oro se difunda desde la capa 27 chapada en Au hacia los electrodos 4, 5 de fuente y compuerta.
Los electrodos 4, 5 de fuente y drenaje se conectan a continuación a las respectivas almohadillas de fuente y drenaje (no mostradas) a través de puentes aéreos con recubrimiento de Au (no mostrados).
Finalmente, el sustrato 2 de GaAs semiaislante se adelgaza desde un espesor inicial de aproximadamente 650 |jm hasta un espesor final que varía aproximadamente de 50 a 120 jm , y luego el PHEMT 1 se graba al revés para formar un orificio 28 de paso, que está metalizado, incluyendo un área circundante, con una capa gruesa de Au que se extiende desde el sustrato 2 de GaAs semiaislante adelgazado hasta el electrodo 4 de fuente para la interconexión de la almohadilla de fuente, con el fin de minimizar las inductancias parásitas de fuente a tierra y la provisión de disipadores de calor .
La Figura 2 es una vista en sección de un dispositivo de potencia PHEMT similar al mostrado en la Figura 1, donde los mismos números de referencia designan los mismos elementos. En particular, el dispositivo de potencia PHEMT mostrado en la Figura 2, designado por 1', se diferencia del dispositivo 1 de potencia PHEMT mostrado en la Figura 1 en que el electrodo 6 de compuerta generalmente tiene forma de T con una porción 6a de pata inferior formada de Ti y una porción 6b de cabeza superior formada por A1. Más en detalle, la porción 6a de pata del electrodo 6 de compuerta tiene una altura sustancialmente igual a la profundidad del doble rebaje 22, de modo que la porción 6b de cabeza del electrodo 6 de compuerta sobresale fuera del doble rebaje 22. Más en detalle, la forma de T es obtenida por grabado en seco del Ti del apilamiento de metal de la compuerta en una química de plasma de flúor/oxígeno adecuada en un reactor de grabado por plasma isotrópico de bajo daño. El gas portador de flúor podría ser CF4, CHF3 o SF6. El gas portador de oxígeno podría ser O2.
El plasma se crea mediante una descarga de RF en una configuración de placa paralela de grabado con plasma. Cada placa de la cámara se calienta, por ejemplo, en el intervalo de 100 a 200 °C, la presión de la cámara está en el intervalo de 200 a 1000 mTorr. La descarga de potencia de RF debe reducirse para reducir tanto como sea posible el daño superficial causado por el bombardeo de iones y electrones. Cuando se utiliza una configuración de placa paralela de grabado con plasma para este grabado de compuerta, la descarga de potencia de RF debe ser inferior a 50 vatios. Además, se pueden obtener mejores resultados si se introducen equipos capaces de garantizar el plasma frío (ECR -Resonancia de Ciclotrón de Electrones, ICP - Plasma de Acoplamiento Inductivo).
En tal proceso, el Al de la porción 6b de cabeza del electrodo 6 de compuerta se usa como una capa de máscara porque el Al se fluora y permanece sin grabar por el plasma de flúor. Así, la porción 6b de cabeza del electrodo 6 de compuerta, hecho de Al, permanece sin grabar, mientras que la porción 6a de pata del electrodo 6 de compuerta, hecha de Ti y apoyada sobre la capa 18 Schottky de AlGaAs , queda grabada lateralmente. De esta manera, se puede obtener una longitud de compuerta de hasta 0.15 |jm con un proceso de fabricación rápido y de bajo coste, manteniendo una baja resistencia de los dedos de compuerta.
La Figura 3 es una vista en sección de un dispositivo de potencia PHEMT similar a los mostrados en las Figuras 1 y 2, donde los mismos números de referencia designan los mismos elementos. En particular, el dispositivo de potencia PHEMT mostrado en la Figura 3, designado por 1", se diferencia de los dispositivos de potencia PHEMT mostrados en las Figuras 1 y 2 en que está provisto con una placa 29 de campo conectada al electrodo 6 de compuerta y que se extiende hacia el electrodo 5 de drenaje sin superponer ni la capa 21 de contacto altamente dopada ni el electrodo (5) de drenaje. En particular, la placa 29 de campo está formada como una extensión 6c de compuerta coplanar con capa 21 de contacto de GaAs altamente dopada, superponiendo verticalmente parte de capa 25 aislante protectora en la capa 20 de contacto de GaAs ligeramente dopada, y termina a una distancia de 1.0 jm de la capa 21 de contacto de GaAs altamente dopada inferior. La capa 25 aislante protectora hecha de nitruro de silicio (Si3N4) es ultrafina (menos de 50 nm), y está depositada por PECVD optimizado para alcanzar un alta constante dieléctrica del Si3N4, y para controlar los estados de la interfaz de GaAs/Si3N4.
En los dispositivos de potencia PHEMT mostrados en las Figuras 1, 2 y 3 se proporcionan capas diferentes de GaAs y AlGaAs, pero la heterounión de mayor interés es la que existe entre la capa 12 y 18 de AlGaAs dopada con silicio y la capa 15 de InGaAs sin dopar. Debido a la mayor banda prohibida de la capa de AlGaAs en comparación con la capa adyacente de InGaAs, los electrones libres se difunden en la capa de InGaAs y forman un gas de electrones bidimensional (2-DEG) en la heterointerfaz, donde permanecen confinados en una hoja muy delgada, y las propiedades de transporte del 2-DEG son mucho mejores que las de los electrones libres en un MESFET convencional.
La capa 18 de AlGaAs es la capa donante, y en el dispositivo de potencia PHEMT final, esta capa debe agotarse desde la compuerta 6 de Schottky hasta la interfaz AlGaAs/GaAs para eliminar cualquier efecto de conducción paralela en AlGaAs que de otro modo sería perjudicial para el rendimiento de PHEMT. Durante el diseño de la heteroestructura, se debe considerar que el aumento del nivel de dopado en la capa donante reduce el voltaje de ruptura del PHEMT. Para superar esta dificultad mientras se mantiene una alta concentración de portador de hoja de 2 DEG, es posible utilizar una capa de AlGaAs dopada con dopado en 5 pulsado. Esta solución utiliza una monocapa de Si, de aproximadamente 0.5 nm de espesor, con un nivel de dopado muy elevado.
En cuanto al grosor de las capas 14, 16 espaciadoras, aunque los electrones libres están físicamente separados de los donantes, la proximidad estrecha produce una interacción electrostática, conocida como dispersión de Coulomb. Este efecto se reduce separando el 2-DEG de la capa donante de AlGaAs por medio de una fina capa espaciadora de AlGaAs sin dopar. Vale la pena mencionar que el rendimiento de ruido de un PHEMT está estrictamente relacionado con el grosor del espaciador.
En cuanto a la capa 10 de amortiguador de GaAs, debido al campo eléctrico de drenaje a fuente, parte de los electrones se pueden inyectar en la capa 10 de amortiguador de GaAs. Este fenómeno induce una reducción de ganancia como resultado del aumento de la conductancia de salida del drenaje. En los PHEMT, la inyección de electrones en la capa 10 de amortiguador de GaAs se controla mediante la capa 11 de superrejilla de AlGaAs/GaAs en la capa 10 de amortiguador de GaAs, que al mismo tiempo no cambia la calidad del canal.
A continuación, se describen los resultados de las medidas características realizadas en un dispositivo de potencia PHEMT fabricado de acuerdo con la presente invención y con una longitud de compuerta de 0.5 jm , una longitud de compuerta de 0.25 jm y con una estructura de placa de campo. Todos los resultados mencionados se refieren a un ancho de compuerta de unidad de 100 jm y un ancho de compuerta total de 1 mm. En particular, en lo que respecta a la transconductancia y la corriente de saturación, el dispositivo de potencia PHEMT con diferente longitud de compuerta de acuerdo con la presente invención tiene un voltaje de pellizco de aproximadamente de -0,8 V a -0,6 V, una corriente de saturación que varía de 100 a 300 mA/mm a un voltaje de compuerta de 0 V y una corriente de saturación máxima que varía de 300 a 600 mA/mm a un voltaje de compuerta de 0.8 V. Además, la transconductancia es casi constante en el intervalo de 250-350 mS/mm a un voltaje de compuerta que varía de 0 a 1 V. Como resultado, el dispositivo de potencia PHEMT exhibe una linealidad mejorada. En lo que respecta a la característica corrientevoltaje, el dispositivo de potencia PHEMT de acuerdo con la presente invención exhibe un voltaje de rodilla bajo de aproximadamente 1 V y un voltaje de ruptura en estado apagado de aproximadamente 18 V sin una estructura de placa de campo y de 40 V con una estructura de placa de campo, mientras que la corriente máxima no se vio afectada.
Este resultado explica que se puede obtener un voltaje de ruptura de drenaje de compuerta alto manteniendo una resistencia de contacto óhmica baja. En lo que respecta a las características de potencia, el dispositivo de potencia PHEMT de acuerdo con la presente invención tiene una potencia de salida de hasta 29 dBm/mm con una ganancia de potencia asociada de hasta 12 dB, cuyas características de potencia han sido determinadas por un método de carga-tracción en un valor típico de 1 dB de compresión de ganancia hasta una frecuencia de 10 GHz si la longitud de compuerta se adapta convenientemente. Al introducir la estructura de placa de campo, el rendimiento de potencia se incrementa adicionalmente logrando una potencia de salida de hasta 32 dBm/mm y una ganancia de potencia asociada de hasta 15 dB para aplicaciones de banda C. Finalmente, en lo que respecta a las aplicaciones de amplificadores de alta RF, el dispositivo de potencia PHEMT de acuerdo con la presente invención se puede usar para amplificar señales hasta 40 GHz variando apropiadamente la longitud de la compuerta.
Las ventajas de la presente invención son evidentes a partir de lo anterior. En particular, en el dispositivo de potencia PHEMT de acuerdo con la presente invención, la formación de una capa 19 de contacto de GaAs dopada, particularmente compuesta por una capa 20 de contacto de GaAs inferior ligeramente dopada inferior y una capa 21 de contacto de GaAs inferior superior altamente dopada en el contacto óhmico con los electrodos de fuente y drenaje permite reducir la resistencia de contacto entre ellos, mejorando así las características de voltaje del PHEMT.
Adicionalmente, la formación de una estructura 22 de doble rebaje compuesta por un rebaje 23 amplio superior formado en la capa 21 de contacto de GaAs altamente dopada superior y por un rebaje 24 estrecho inferior formado en la capa 20 de contacto de GaAs ligeramente dopada inferior permite que el contacto óhmico se ubique sobre la capa 21 de contacto de GaAs altamente dopada, mejorando así las características generales de potencia del PHEMT, en particular aumentando significativamente el voltaje de ruptura mientras se mantiene un voltaje de rodilla bajo, y mejorando la eficiencia de la linealidad y la potencia agregada.
Además, la combinación de la estructura 22 de doble rebaje con las capas 20, 21 de contacto de GaAs ligeramente y altamente dopadas permite que el dispositivo de potencia PHEMT funcione con un único suministro de alimentación, sin necesidad de un voltaje de polarización negativo para el contacto de compuerta.
Además, el PHEMT de la presente invención permite que se cumplan los requisitos del amplificador de Clase A con la placa de contacto de compuerta conectada directamente a tierra.
Además, la capa 13 de silicio dopado con una concentración de dopado menor que la capa 17 de silicio dopado hace que la transconductancia del dispositivo de potencia PHEMT sea invariante con respecto a los voltajes de compuerta a fuente, mientras que la capa 18 de AlGaAs ligeramente dopada asegura uniformidad de grabado en el grabado del rebaje en húmedo realizado para fabricar el dispositivo de potencia PHEMT, facilitando así el proceso general de fabricación del dispositivo de potencia PHEMT y, por lo tanto, mejorando la productividad.
Finalmente, una estructura de compuerta en T permite reducir significativamente la capacitancia de compuerta a fuente y la resistencia de los dedos de compuerta, permitiendo que el PHEMT alcance frecuencias de funcionamiento de hasta 40 GHz.
Finalmente, se pueden realizar numerosas modificaciones y variantes a la presente invención, todas ellas dentro del alcance de la invención, como se define en las reivindicaciones adjuntas.
Por ejemplo, la capa 12 de AlGaAs de banda prohibida ancha sin dopar y la primera capa 13 de suministro de electrones de silicio dopada ultrafina pueden reemplazarse con una única capa de suministro de electrones de AlGaAs dopada uniformemente.

Claims (33)

REIVINDICACIONES
1. Un dispositivo (1; 1'; 1") de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de banda Ka, suministro de voltaje único, que comprende:
un sustrato (2) semiaislante;
un sustrato (3) epitaxial formado sobre el sustrato (2) semiaislante; comprendiendo el sustrato (3) epitaxial una capa (10) de amortiguador, una capa (11) de superrejilla, una primera capa (12, 13) de suministro de electrones, una primera capa (14) espaciadora, una capa (15) de tránsito de electrones, una segunda capa (16) espaciadora, una segunda capa (17) de suministro de electrones, una capa (18) Schottky y una capa (19) de contacto apilada secuencialmente sobre el sustrato (2) semiaislante; en el que la primera capa (12, 13) de suministro de electrones tiene una concentración de dopado más baja que la segunda capa (17) de suministro de electrones;
electrodos (4, 5) de fuente y drenaje formados sobre y en contacto óhmico con la capa (19) de contacto; y un electrodo (6) de compuerta formado sobre la capa (18) Schottky para extenderse por la capa (19) de contacto; en el que la capa (19) de contacto comprende:
una capa (20) de contacto ligeramente dopada formada sobre la capa (18) Schottky; y
una capa (21) de contacto altamente dopada formada sobre la capa (20) de contacto ligeramente dopada y que tiene una concentración de dopado mayor que la capa (20) de contacto ligeramente dopada;
en el que el dispositivo (1) de potencia PHEMT comprende, además:
un rebaje (23) amplio formado para penetrar en la capa (21) de contacto altamente dopada para exponer una superficie de la capa (20) de contacto ligeramente dopada; y
un rebaje (24) estrecho formado en el rebaje (23) amplio para penetrar la capa (20) de contacto ligeramente dopada para exponer una superficie de la capa (18) Schottky;
en el que el electrodo (6) de compuerta se forma en el rebaje (24) estrecho y en contacto Schottky con la capa (18) Schottky para extenderse desde la superficie expuesta de la capa (18) Schottky a través de las capas (20, 21) de contacto ligeramente y altamente dopadas; y
en el que los electrodos (4, 5) de fuente y drenaje se forman sobre, y en contacto óhmico con la capa (21) de contacto altamente dopada fuera del rebaje (23) amplio de modo que el rebaje (23) amplio está dispuesto entre los electrodos (4, 5) de fuente y drenaje.
2. El dispositivo de potencia PHEMT de la reivindicación 1, que incluye, además:
una capa (25) aislante protectora formada sobre una superficie de la capa (21) de contacto altamente dopada expuesta por electrodos (4, 5, 6) de fuente, drenaje y compuerta.
3. El dispositivo de potencia PHEMT de la reivindicación 1 o 2, que incluye, además:
una capa (26) de metal base formada sobre los electrodos (4, 5) de fuente y drenaje; y
una capa (27) de Au formada sobre la capa (26) de metal base.
4. El dispositivo de potencia PHEMT de cualquier reivindicación anterior, que incluye, además:
un orificio (28) de paso metalizado formado para extenderse desde el sustrato (2) semiaislante hasta el electrodo (4) de fuente para la interconexión de la almohadilla de fuente y la provisión del disipador de calor.
5. El dispositivo de potencia PHEMT de acuerdo con una cualquiera de las reivindicaciones anteriores, en el que el electrodo (6) de compuerta tiene generalmente forma de T.
6. El dispositivo de potencia PHEMT de la reivindicación 2, que incluye, además:
una placa (29) de campo formada sobre la capa (25) aislante protectora, conectada eléctricamente al electrodo (6) de compuerta y que se extiende hacia el electrodo (5) de drenaje sin superponer la capa (21) de contacto altamente dopada o el electrodo (5) de drenaje.
7. El dispositivo de potencia PHEMT de la reivindicación 6, en el que la placa de campo se forma como una extensión (6c) de compuerta que es sustancialmente coplanar con la capa (21) de contacto de GaAs altamente dopada, superpone verticalmente parte de la capa (20) de contacto de GaAs ligeramente dopada, y termina a una distancia de la capa (21) de altamente contacto dopada.
8. El dispositivo de potencia PHEMT de la reivindicación 1, 2 y 3, en el que el sustrato (2) es un sustrato semiaislante formado por GaAs, se forma la capa (10) de amortiguador por GaAs, se forma la capa (11) de superrejilla por AlGaAs/GaAs, se forman las capas (13, 17) de suministro de electrones primera y segunda por silicio dopado, se forma la capa (15) de tránsito de electrones por InGaAs; se forma la Capa (18) Schottky por AlGaAs, se forman las capas (21, 22) de contacto ligeramente y altamente dopadas por GaAs, se forma el electrodo (6) de compuerta por Ti/Al, se forman los electrodos (4, 5) de fuente y drenaje por películas delgadas de metal de Au/Ge/Ni/Au, se forma la capa (25) aislante protectora por nitruro de silicio y se forma la capa (26) de metal base por Ti/Pt/Au.
9. El dispositivo de potencia PHEMT de cualquier reivindicación anterior, en el que la capa (20) de contacto ligeramente dopada tiene una concentración de dopado de aproximadamente 3.1017 cm-3, y la capa (21) de contacto altamente dopada tiene una concentración de dopado de aproximadamente 3.51018 cm-3.
10. El dispositivo de potencia PHEMT de una cualquiera de las reivindicaciones anteriores, en el que se forman las capas (13, 17) de suministro de electrones primera y segunda para tener concentraciones de dopado para tener un nivel de dopado en la capa (15) de tránsito de electrones aproximadamente que varía de 1.71012 a 2.71012 cm-2.
11. El dispositivo de potencia PHEMT de cualquier reivindicación anterior, en el que se forma la primera capa (13) de suministro de electrones para tener un nivel de dopado de aproximadamente 11012 cm-2, y se forma la segunda capa (17) de suministro de electrones para tener un nivel de dopado de aproximadamente 51012 cm-2.
12. El dispositivo de potencia PHEMT de una cualquiera de las reivindicaciones anteriores, en el que la capa (15) de tránsito de electrones contiene indio que varía aproximadamente del 15 % al 20 % en relación molar, la capa (18) Schottky contiene aluminio que varía aproximadamente del 22 % al 24 % en relación molar, y se forman para tener una concentración de dopado que varía aproximadamente de 1.01017 a 3.0-1017 cm-3.
13. El dispositivo de potencia PHEMT de cualquier reivindicación anterior, en el que la primera capa (12, 13) de suministro de electrones incluye:
una capa (12) de banda prohibida ancha sin dopar formada sobre la capa (11) de superrejilla; y
una capa (13) de silicona dopada formada sobre la capa (12) de banda prohibida ancha sin dopar.
14. El dispositivo de potencia PHEMT de la reivindicación 13, en el que la capa (12) de banda prohibida ancha sin dopar está formada por AlGaAs y contiene aluminio que varía aproximadamente del 22 % al 24 % en relación molar.
15. Un proceso para fabricar un dispositivo (1; 1'; 1") de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y banda Ka que comprende:
proporcionar un sustrato (2) semiaislante;
formar un sustrato (3) epitaxial sobre el sustrato (2) semiaislante, en el que formar un sustrato (3) epitaxial comprende apilar secuencialmente una capa (10) de amortiguador, una capa (11) de superrejilla, una primera capa (12, 13) de suministro de electrones, una primera capa (14) espaciadora, una capa (15) de tránsito de electrones, una segunda capa (16) espaciadora, una segunda capa (17) de suministro de electrones, una capa (18) Schottky, y una capa (19) de contacto sobre el sustrato (2) semiaislante; en el que la primera capa (12, 13) de suministro de electrones tiene una concentración de dopado más baja que la segunda capa (17) de suministro de electrones;
formar electrodos (4, 5) de fuente y drenaje sobre, y en contacto óhmico con la capa (19) de contacto; y formar un electrodo (6) de compuerta sobre la capa (18) Schottky para extenderse por la capa (19) de contacto; en el que formar una capa (19) de contacto comprende:
formar una capa (20) de contacto ligeramente dopada sobre la capa (18) Schottky;
formar una capa (21) de contacto altamente dopada sobre la capa (20) de contacto ligeramente dopada y que tenga una concentración de dopado mayor que la capa (20) de contacto ligeramente dopada;
en el que el proceso de fabricación comprende, además:
formar un rebaje (23) amplio para penetrar en la capa (21) de contacto altamente dopada para exponer una superficie de la capa (20) de contacto ligeramente dopada; y
formar un rebaje (24) estrecho en el rebaje (23) amplio para penetrar la capa (20) de contacto ligeramente dopada para exponer una superficie de la capa (18) Schottky;
en el que el electrodo (6) de compuerta se forma en el rebaje (24) estrecho y en contacto Schottky con la capa (18) Schottky para extenderse desde la superficie expuesta de la capa (18) Schottky a través de las capas (20, 21) de contacto ligeramente y altamente dopadas; y
los electrodos (4, 5) de fuente y drenaje se forman sobre, y en contacto óhmico con la capa (21) de contacto altamente dopada fuera del rebaje (23) amplio, de modo que el rebaje (23) amplio se dispone entre los electrodos (4, 5) de fuente y drenaje.
16. El proceso de la reivindicación 15, en el que los electrodos (4, 5) de fuente y drenaje se forman antes de los rebajes (20, 21) anchos y estrechos.
17. El proceso de la reivindicación 15 o 16, en el que la formación de electrodos (4, 5) de fuente y drenaje incluye: formar películas delgadas de metal respectivas sobre la capa (21) de contacto altamente dopada; y
recocer térmicamente de manera rápida las películas delgadas de metal depositadas.
18. El proceso de cualquier reivindicación 15 a 17 anterior, que incluye, además:
formar una capa (25) aislante protectora sobre una superficie de la capa (21) de contacto altamente dopada expuesta por los electrodos (4, 5, 6) de fuente, drenaje y compuerta.
19. El proceso de cualquier reivindicación 15 a 18 anterior, que incluye, además:
formar una capa (26) de metal base sobre los electrodos (4, 5) de fuente y drenaje; y
formar una capa (27) de Au sobre la capa (26) de metal base.
20. El proceso de cualquier reivindicación 15 a 19 anterior, que incluye, además:
formar y metalizar un orificio (28) de paso que se extienda desde el sustrato (2) semiaislante hasta el electrodo (4) de fuente para la interconexión de la almohadilla de fuente y la provisión del disipador de calor.
21. El proceso de la reivindicación 20, en el que la formación de un orificio (28) de paso incluye:
grabar al revés del sustrato (2) semiaislante y del sustrato (3) epitaxial.
22. El proceso de la reivindicación 20 o 21, que incluye, además:
adelgazar el sustrato (2) semiaislante antes de la formación del orificio (28) de paso.
23. El proceso de una cualquiera de las reivindicaciones 15 a 22 anteriores, en el que el electrodo (6) de compuerta tiene generalmente forma de T.
24. El proceso de la reivindicación 23, en el que el electrodo (6) de compuerta en forma de T incluye una porción (6a) estrecha formada de titanio en el rebaje (24) estrecho, y una porción (6b) ancha formada de aluminio fuera del rebaje. (24) estrecho;
y en el que la formación del electrodo (6) de compuerta en forma de T incluye:
evaporar el titanio y el aluminio sobre una superficie expuesta de la capa (18) Schottky; y
grabar en seco el titanio en un plasma de flúor/oxígeno.
25. El proceso de la reivindicación 18, que incluye, además:
formar una placa (29) de campo sobre la capa (25) aislante protectora, conectada eléctricamente al electrodo (6) de compuerta y extendiéndose hacia el electrodo (5) de drenaje sin superponer ni la capa (21) de contacto altamente dopada ni el electrodo (5) de drenaje.
26. El proceso de la reivindicación 25, en el que formar una placa de campo incluye:
formar una extensión (6c) de compuerta sustancialmente coplanar con la capa (21) de contacto de GaAs altamente dopada, superponiendo verticalmente parte de la capa (20) de contacto de GaAs ligeramente dopada, y terminando a una distancia de la capa (21) de contacto altamente dopada.
27. El proceso de la reivindicación 15, 18 y 19, en el que el sustrato (2) es un sustrato semiaislante formado por GaAs, la capa (10) de amortiguador está formada por GaAs, la capa (11) de superrejilla está formada de AlGaAs/GaAs, las capas (13, 17) de suministro de electrones primera y segunda están formadas por silicio dopado, la capa (15) de tránsito de electrones está formada por InGaAs; la capa (18) Schottky está formada por AlGaAs, las capas (21,22) de contacto levemente y altamente dopadas están formadas por GaAs, el electrodo (6) de compuerta está formado por Ti/Al, los electrodos (4, 5) de fuente y drenaje están formados por películas delgadas de metal de Au/Ge/Ni/Au, la capa (25) aislante protectora está formada por nitruro de silicio y la capa (26) de base metálica está formada por Ti/Pt/Au.
28. El proceso de una cualquiera de las reivindicaciones 15 a 27 anteriores, en el que la capa (20) de contacto ligeramente dopada tiene una concentración de dopado de aproximadamente 31017 cm-3, y la capa (21) de contacto altamente dopada tiene una concentración de dopado de aproximadamente 3.51018 cm-3.
29. El proceso de una cualquiera de las reivindicaciones 15 a 28 anteriores, en el que las capas (13, 17) de suministro de electrones primera y segunda están formadas para tener concentraciones de dopado para tener un nivel de dopado en la capa (15) de tránsito de electrones aproximadamente que varia de 1.71012 a 2.71012 cm-2.
30. El proceso de una cualquiera de las reivindicaciones 15 a 29 anteriores, en el que se forma la primera capa (13) de suministro de electrones para que tenga un nivel de dopado de aproximadamente 11012 cm-2, y se forma la segunda capa (17) de suministro de electrones para tener un nivel de dopado de aproximadamente 51012 cm-2.
31. El proceso de una cualquiera de las reivindicaciones anteriores 15 a 30, en el que la capa (15) de tránsito de electrones contiene indio que varía aproximadamente del 15% al 20% en relación molar, la capa (18) Schottky contiene aluminio que varía aproximadamente del 22% al 24% en relación molar, y se forma para tener una concentración de dopado que varía aproximadamente del 1.01017 al 3.01017 cm-3.
32. El proceso de una reivindicación 15 a 31 anterior, en el que la primera capa (12, 13) de suministro de electrones incluye:
una capa (12) de banda prohibida ancha sin dopar formada sobre la capa (11) de superrejilla; y
una capa (13) de silicona dopada formada sobre la capa (12) de banda prohibida ancha sin dopar.
33. El proceso de la reivindicación 32, en el que la capa (12) de banda prohibida ancha sin dopar está formada por AlGaAs y contiene aluminio que varía aproximadamente del 22 % al 24 % en relación molar.
ES06821723T 2006-10-04 2006-10-04 Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo Active ES2837454T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2006/000705 WO2008041249A1 (en) 2006-10-04 2006-10-04 Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same

Publications (1)

Publication Number Publication Date
ES2837454T3 true ES2837454T3 (es) 2021-06-30

Family

ID=38043017

Family Applications (1)

Application Number Title Priority Date Filing Date
ES06821723T Active ES2837454T3 (es) 2006-10-04 2006-10-04 Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo

Country Status (9)

Country Link
US (1) US8120066B2 (es)
EP (1) EP2080228B1 (es)
JP (1) JP2010506397A (es)
CN (1) CN101636843B (es)
ES (1) ES2837454T3 (es)
PL (1) PL2080228T3 (es)
PT (1) PT2080228T (es)
TW (1) TWI433317B (es)
WO (1) WO2008041249A1 (es)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8860120B2 (en) * 2010-09-22 2014-10-14 Nxp, B.V. Field modulating plate and circuit
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9401692B2 (en) 2012-10-29 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having collar structure
US9490418B2 (en) 2011-03-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US9490771B2 (en) 2012-10-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and frame
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
CN102280476B (zh) * 2011-08-08 2012-12-19 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法
CN102299170B (zh) * 2011-08-08 2013-07-24 中国电子科技集团公司第五十五研究所 一种砷化镓赝配高电子迁移率晶体管外延材料
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US9958416B2 (en) 2011-11-23 2018-05-01 The General Hospital Corporation Analyte detection using magnetic hall effect
CN103187249B (zh) * 2011-12-30 2016-05-25 中国科学院物理研究所 一种半导体纳米材料器件的制作方法
US9385684B2 (en) 2012-10-23 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having guard ring
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
CN103123933A (zh) * 2012-12-25 2013-05-29 中国电子科技集团公司第五十五研究所 砷化镓赝配高电子迁移率晶体管
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9041061B2 (en) * 2013-07-25 2015-05-26 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
CN103943677B (zh) * 2014-04-16 2016-08-17 中国科学院半导体研究所 一种芯片尺寸级氮化镓基晶体管及其制备方法
US10686063B2 (en) * 2017-04-14 2020-06-16 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same
CN106960874A (zh) * 2017-04-29 2017-07-18 复旦大学 一种提高AlGaN/GaN高电子迁移率场效应器件击穿电压的方法
CN109103243A (zh) * 2018-07-24 2018-12-28 厦门市三安集成电路有限公司 一种高值电阻的phemt器件
TWI734257B (zh) * 2018-11-16 2021-07-21 美商安托梅拉公司 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法
US11081485B2 (en) * 2019-10-23 2021-08-03 Win Semiconductors Corp. Monolithic integrated circuit device having gate-sinking pHEMTs
JP7456449B2 (ja) * 2019-11-29 2024-03-27 日本電信電話株式会社 電界効果型トランジスタの製造方法
US20230113379A1 (en) * 2020-03-18 2023-04-13 Nippon Telegraph And Telephone Corporation Voltage Current Conversion Device
JPWO2021186652A1 (es) * 2020-03-18 2021-09-23
JPWO2021186651A1 (es) * 2020-03-18 2021-09-23
CN113363254B (zh) * 2021-06-02 2024-06-18 厦门市三安集成电路有限公司 一种半导体器件及其制备方法
CN113363255B (zh) * 2021-06-02 2024-02-27 厦门市三安集成电路有限公司 一种半导体器件及其制备方法
US11876128B2 (en) * 2021-09-13 2024-01-16 Walter Tony WOHLMUTH Field effect transistor
CN114373804A (zh) * 2021-12-14 2022-04-19 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置
WO2023191776A1 (en) * 2022-03-30 2023-10-05 Monde Wireless Inc. N-polar iii-nitride device structures with a p-type layer
CN116960150A (zh) * 2022-04-19 2023-10-27 联华电子股份有限公司 高电子迁移率晶体管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491441A (ja) * 1990-08-02 1992-03-24 Nikko Kyodo Co Ltd 電界効果トランジスタの製造方法
US5140386A (en) 1991-05-09 1992-08-18 Raytheon Company High electron mobility transistor
JPH05152347A (ja) * 1991-11-28 1993-06-18 Sanyo Electric Co Ltd 化合物半導体装置
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JPH1056168A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
US5811844A (en) * 1997-07-03 1998-09-22 Lucent Technologies Inc. Low noise, high power pseudomorphic HEMT
JP3534624B2 (ja) 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
AU4847799A (en) 1998-07-31 2000-02-21 Raytheon Company High electron mobility transistor
US6307221B1 (en) * 1998-11-18 2001-10-23 The Whitaker Corporation InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures
JP3353764B2 (ja) * 1999-11-12 2002-12-03 日本電気株式会社 半導体装置の製造方法
US6489639B1 (en) * 2000-05-24 2002-12-03 Raytheon Company High electron mobility transistor
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US6703638B2 (en) * 2001-05-21 2004-03-09 Tyco Electronics Corporation Enhancement and depletion-mode phemt device having two ingap etch-stop layers
KR100438895B1 (ko) * 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
JP2003206199A (ja) * 2002-01-16 2003-07-22 Nikko Materials Co Ltd 化合物半導体結晶
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
AU2003278828A1 (en) 2002-09-13 2004-04-30 Arizona Board Of Regents Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of sicain
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
KR20070046141A (ko) * 2004-08-31 2007-05-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 층 구조에서 다중-스테이지 리세스와 다중-리세스된게이트를 구비한 전계 효과 트랜지스터를 생산하기 위한방법
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Also Published As

Publication number Publication date
PT2080228T (pt) 2020-12-23
TWI433317B (zh) 2014-04-01
US20100102358A1 (en) 2010-04-29
PL2080228T3 (pl) 2021-04-19
CN101636843A (zh) 2010-01-27
TW200834917A (en) 2008-08-16
EP2080228A1 (en) 2009-07-22
EP2080228B1 (en) 2020-12-02
WO2008041249A8 (en) 2008-08-14
JP2010506397A (ja) 2010-02-25
WO2008041249A1 (en) 2008-04-10
CN101636843B (zh) 2012-06-13
US8120066B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
ES2837454T3 (es) Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo
KR100726365B1 (ko) 실리콘 카바이드 금속 반도체 전계효과 트랜지스터 및 실리콘 카바이드 금속 반도체 전계효과 트랜지스터의 제조 방법
JP4335283B2 (ja) ソース領域下に埋込みｎ型およびｐ型領域を有するトランジスタ、およびその製造方法
US8304811B2 (en) HEMT device and a manufacturing of the HEMT device
US8344423B2 (en) Nitride semiconductor device and method for fabricating the same
JP5758796B2 (ja) ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP5595685B2 (ja) 半導体装置
CN104576742A (zh) Iii-n器件及其形成方法
KR101874468B1 (ko) 스케일링이 가능한 게이트 길이를 갖는 고전자이동도 트랜지스터의 제조 방법
JP2006222160A (ja) 電界効果トランジスタ及びその製造方法
JP2008235613A (ja) 半導体装置
WO2005122398A2 (en) Lateral drift vertical metal-insulator semiconductors
US20220376105A1 (en) Field effect transistor with selective channel layer doping
JP2009517883A (ja) 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法
US6548838B1 (en) Field-effect transistor, bipolar transistor, and methods of fabricating the same
US6452221B1 (en) Enhancement mode device
US6455361B1 (en) Semiconductor device and manufacturing method of the same
US7208777B1 (en) Field-effect semiconductor device
US11894454B2 (en) Silicon carbide field-effect transistors
Perozek et al. Vertical GaN Fin Transistors for Power and RF Applications
KR20130053952A (ko) 반도체 장치 및 그 제조 방법