JP5200372B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5200372B2
JP5200372B2 JP2006331076A JP2006331076A JP5200372B2 JP 5200372 B2 JP5200372 B2 JP 5200372B2 JP 2006331076 A JP2006331076 A JP 2006331076A JP 2006331076 A JP2006331076 A JP 2006331076A JP 5200372 B2 JP5200372 B2 JP 5200372B2
Authority
JP
Japan
Prior art keywords
layer
electron
high concentration
region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006331076A
Other languages
English (en)
Other versions
JP2008147311A (ja
Inventor
友義 三島
徹 中村
政孝 佐藤
一貴 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006331076A priority Critical patent/JP5200372B2/ja
Priority to US11/902,964 priority patent/US7786509B2/en
Publication of JP2008147311A publication Critical patent/JP2008147311A/ja
Application granted granted Critical
Publication of JP5200372B2 publication Critical patent/JP5200372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化物系化合物半導体内に形成された電界効果トランジスタに係り、特に、ソースおよびドレイン寄生抵抗値が著しく低く、ドレイン飽和電流が非常に高く、かつ相互コンダクタンスを非常に高く設計できる電界効果トランジスタおよびその製造方法に関するものである。
GaN、AlGaN、GaInNなどのワイドバンドギャップ窒化物系化合物半導体は、高耐圧・高出力のHEMTを含む電界効果トランジスタの材料として注目を集めている。
半導体装置には通常オーム性電極と非オーム性電極がある。
一般にワイドバンドギャップ系半導体結晶を用いて電界効果トランジスタを形成、例えばサファイア基板上に電子走行層としてのアンドープGaN層、電子供給層としての高抵抗またはn型AlGaNを形成し、この電子供給層上にソース電極、ドレイン電極を形成すると、これらオーム性電極の直列抵抗が高くなり、性能が劣化する。
従来、電子装置形成用エピタキシャル結晶成長法等を用いて、Si等のイオン注入により高濃度領域を形成し、その高濃度領域上に電極を形成してオーム性電極の直列抵抗を減少させたリセス型電界効果トランジスタが提案されている(特許文献1)。
特開平10−223653号公報
しかしながら、リセス型電界効果トランジスタには、非オーム性電極も設けることが必須で、その電極を形成すべき領域を確保するには、当該高濃度領域はエッチングなどの技術を用いて除去しなければならなかった。その結果、製造工程の難しさに加え形成された電界効果トランジスタの表面凹凸が大きくなり、電極配線等に著しく不利であった。
本発明の目的は、ワイドバンドギャップ系半導体結晶内に形成する電界効果トランジスタに用いられるオーム性電極の直列抵抗を著しく減少させ、性能を向上できる電界効果トランジスタおよびその製造方法を提供することにある。
上記目的を達成するために請求項1の発明は、基板上に窒化物半導体からなる電子走行層と電子供給層が順次形成され、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成した電界効果トランジスタにおいて、ソース電極およびドレイン電極直下の深さ方向に、電子供給層と電子走行層間の2次元電子ガスの層を挟むように2重の不純物の高濃度領域が形成され、それぞれの高濃度領域は、ゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成されており、かつソース電極とゲート電極の間およびドレイン電極とゲート電極の間の半導体層の表面が平坦であり、前記2次元電子ガスの層の不純物濃度は、前記2重の不純物の高濃度領域のどちらよりも低いことを特徴とする電界効果トランジスタである。
請求項2の発明は、前記2重の不純物の高濃度領域は、第1の高濃度領域と第2の高濃度領域とからなり、電子供給層内に形成される前記第1の高濃度領域のキャリア濃度が1×1018〜1020cm-3 、電子走行層内に形成される前記第2の高濃度領域のキャリア濃度1×1018 〜1019cm-3 で、かつ前記第1の高濃度領域のキャリア濃度が前記第2の高濃度領域のキャリア濃度より高くなるように形成されている請求項1記載の電界効果トランジスタである。
請求項3の発明は、基板上に窒化物半導体からなる電子走行層と電子供給層を順次形成し、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成する電界効果トランジスタの製造方法において、ソース電極およびドレイン電極直下の電子供給層と電子走行層に2段階で不純物を注入して、その深さ方向に、電子供給層と電子走行層間の2次元電子ガスの層を挟むように2重の不純物の高濃度領域を形成し、それぞれの高濃度領域がゲート電極直下の電子供層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成したと共に、前記2次元電子ガスの層の不純物濃度は、前記2重の不純物の高濃度領域のどちらよりも低くなるように形成したことを特徴とする電界効果トランジスタの製造方法である。
請求項4の発明は、前記2重の不純物の高濃度領域は、第1の高濃度領域と第2の高濃度領域とからなり、電子供給層内に形成される前記第1の高濃度領域のキャリア濃度が1×1018〜1020cm-3 、電子走行層内に形成される前記第2の高濃度領域のキャリア濃度1×1018〜1019cm-3 で、かつ前記第1の高濃度領域のキャリア濃度が前記第2の高濃度領域のキャリア濃度より高くなるように注入不純物イオンの加速エネルギとドーズ量が調整される請求項3記載の電界効果トランジスタの製造方法である。
本発明によれば、オーム性電極であるソース電極、ドレイン電極下の電子供給層と電子走行層に、第1及び第2の高濃度領域を形成することにより、直列抵抗の著しく小さな電極が形成できる。イオン注入を用いた製造方法を活用すれば表面の凹凸の少ない電界効果トランジスタが製造可能となる。
以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。
本発明は、電界効果トランジスタに用いられるオーム性電極を形成するにあたり、電極下のみに選択的に高濃度層を形成することによって達成される。
以下にこれを詳しく説明する。
図1に示すようにMOCVD法で、サファイヤ(Al23)や炭化珪素(SiC)基板1上に電子走行層としてのアンドープGaN層2を形成し、その上部に高抵抗またはn型AlGaN層3を形成するとその界面に2次元電子ガスの層9が形成される。
この2次元電子ガスの層9を応用して、電界効果トランジスタが形成できる。
AlGaN層3は高抵抗のため、表面に堆積したオーム性電極(ドレイン電極)6との抵抗は大きい。
しかし、高抵抗またはn型AlGaN層3に第1の高濃度領域7をイオン注入法で形成すると高濃度領域7と電極6との接触になるため接触抵抗は著しく小さくなる。
また、第2の高濃度領域8をAlGaN/GaN界面より深く形成すると、アンドープGaN層2内に選択的に高濃度領域8が形成できるので、シート抵抗の減少が可能となる。そのため、矢印で示したようにAlGaN/GaN界面の2次元電子ガスの層9に沿って流れる電子は、矢印のように高濃度領域8,7のみを通過し、オーム性電極6の抵抗は減少する。
図2はオーム性電極の直下の深さ方向の不純物濃度分布を示したもので、高抵抗またはn型AlGaN層に、キャリア濃度のピーク値が1×1018〜1020cm-3の第1の高濃度領域7が形成され、2次元電子ガスの層9を介してキャリア濃度のピーク値が1×1018〜1019cm-3の第2の高濃度領域8が形成される。
このように本発明は、オーム性電極となるソース電極5(またはドレイン電極6)の直下の電子供給層としての高抵抗またはn型AlGaN層3と電子走行層としてのアンドープGaN層2内に、Si等の不純物の高濃度領域7,8を形成し、そのn型AlGaN層3にゲート電極4(図3)を形成することで、これら電極4,5,6が同一平面上に形成でき、従来のリセス型電界効果トランジスタのような表面に凹凸がなくなり、電極配線が容易となり、しかも高性能の電界効果トランジスタとすることができる。
次に、図3により、本発明のより具体的な実施の形態を説明する。
周知のMOCVD法によりサファイア基板または半絶縁性SiC基板1上にアンドープGaN(厚さ2000nm)2と高抵抗またはSiドープn形AlGaN(厚さ30nm)3を順に成長したウェハを用意する。
原料ガスには一般に用いられるトリメチルガリウム、トリメチルアルミニウム、アンモニア、ジシランを使用した。成長時の温度と圧力はそれぞれ1100℃と常圧である。このウェハの電気伝導度を計測したところ約500オームのシート抵抗値が得られた。
さらに、ソース電極5およびドレイン電極6を形成する箇所に加速エネルギー80keV、ドーズ量1E15cm-2でシリコンイオンを注入し、さらに加速エネルギー30keV、ドーズ量1E15cm-2でシリコンイオンを注入して2段階でイオン注入を行った。その後、このウェハを窒素雰囲気中で1200℃で3分間加熱した。
次にこのウェハ上にNiAuゲート電極4とTiAlソース電極5およびTiAlドレイン電極6を形成した。
このようにして製作した電界効果トランジスタと従来のリセス型電界効果トランジスタの性能を比較すると、ターンオン抵抗が4分の1に、また、飽和ドレイン電流が4倍、相互コンダクタンスは2倍、遮断周波数は4倍に向上した。その原因は、オーム性電極であるソース電極及びドレイン電極の直列抵抗が10分の1に減少したためであった。
以上、本実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、第1および第2の高濃度領域7,8はそれらが重なっていてもよくまた離れていても同様の効果が得られる。
本発明の一実施の形態を示す概略図である。 本発明において、低抵抗オーム性電極を実現する深さ方向の不純物濃度分布を示す図である。 本発明の一実施の形態を示す電界効果トランジスタの構造図である。
符号の説明
1 サファイアまはた半絶縁性SiC基板
2 アンドープGaN層(電子走行層)
3 高抵抗またはn形AlGaN層(電子供給層)
4 ゲート電極
5 ソース電極
6 ドレイン電極
7 第1の高濃度領域
8 第2の高濃度領域
9 2次元電子ガスの層

Claims (4)

  1. 基板上に窒化物半導体からなる電子走行層と電子供給層が順次形成され、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成した電界効果トランジスタにおいて、
    ソース電極およびドレイン電極直下の深さ方向に、電子供給層と電子走行層の間の2次元電子ガスの層を挟むように2重の不純物の高濃度領域が形成され、
    それぞれの高濃度領域は、ゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成されており、かつソース電極とゲート電極の間およびドレイン電極とゲート電極の間の半導体層の表面が平坦であり、
    前記2次元電子ガスの層の不純物濃度は、前記2重の不純物の高濃度領域のどちらよりも低いことを特徴とする電界効果トランジスタ。
  2. 前記2重の不純物の高濃度領域は、第1の高濃度領域と第2の高濃度領域とからなり、
    電子供給層内に形成される前記第1の高濃度領域のキャリア濃度が1×1018〜1020cm-3、電子走行層内に形成される前記第2の高濃度領域のキャリア濃度1×1018〜1019cm-3で、かつ前記第1の高濃度領域のキャリア濃度が前記第2の高濃度領域のキャリア濃度より高くなるように形成されている請求項1記載の電界効果トランジスタ。
  3. 基板上に窒化物半導体からなる電子走行層と電子供給層を順次形成し、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成する電界効果トランジスタの製造方法において、
    ソース電極およびドレイン電極直下の電子供給層と電子走行層に2段階で不純物を注入して、その深さ方向に、電子供給層と電子走行層間の2次元電子ガスの層を挟むように2重の不純物の高濃度領域を形成し、それぞれの高濃度領域がゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成したと共に、
    前記2次元電子ガスの層の不純物濃度は、前記2重の不純物の高濃度領域のどちらよりも低くなるように形成したことを特徴とする電界効果トランジスタの製造方法。
  4. 前記2重の不純物の高濃度領域は、第1の高濃度領域と第2の高濃度領域とからなり、
    電子供給層内に形成される前記第1の高濃度領域のキャリア濃度が1×1018〜1020cm-3、電子走行層内に形成される前記第2の高濃度領域のキャリア濃度1×1018〜1019cm-3で、かつ前記第1の高濃度領域のキャリア濃度が前記第2の高濃度領域のキャリア濃度より高くなるように注入不純物イオンの加速エネルギとドーズ量が調整される請求項3記載の電界効果トランジスタの製造方法。
JP2006331076A 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法 Expired - Fee Related JP5200372B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006331076A JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法
US11/902,964 US7786509B2 (en) 2006-12-07 2007-09-26 Field-effect transistor and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331076A JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008147311A JP2008147311A (ja) 2008-06-26
JP5200372B2 true JP5200372B2 (ja) 2013-06-05

Family

ID=39607178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331076A Expired - Fee Related JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法

Country Status (2)

Country Link
US (1) US7786509B2 (ja)
JP (1) JP5200372B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US8159004B2 (en) * 2008-08-26 2012-04-17 Sanken Electric Co., Ltd. Compound semiconductor device having dopant concentration gradient
US8674409B2 (en) * 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
JP5568891B2 (ja) * 2009-06-03 2014-08-13 日本電気株式会社 ヘテロ接合電界効果トランジスタ、その製造方法
JP5587564B2 (ja) * 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2010151855A2 (en) * 2009-06-26 2010-12-29 Cornell University Iii-v semiconductor structures including aluminum-silicon nitride passivation
KR101779497B1 (ko) 2010-08-26 2017-09-18 엘지이노텍 주식회사 나노입자가 도핑된 열전소자를 포함하는 열전모듈 및 그 제조 방법
US10134727B2 (en) * 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP6623691B2 (ja) 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691249B2 (ja) * 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形misfet及びその製造方法
JP3767759B2 (ja) 1997-02-07 2006-04-19 株式会社村田製作所 電界効果型半導体素子
JP3733420B2 (ja) * 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2005116858A (ja) * 2003-10-09 2005-04-28 Furukawa Electric Co Ltd:The 半導体電子デバイス及び半導体電子デバイスの製造方法
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same

Also Published As

Publication number Publication date
US20090001423A1 (en) 2009-01-01
JP2008147311A (ja) 2008-06-26
US7786509B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
JP5200372B2 (ja) 電界効果トランジスタおよびその製造方法
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
US7821035B2 (en) ED inverter circuit and integrate circuit element including the same
US8716756B2 (en) Semiconductor device
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8330187B2 (en) GaN-based field effect transistor
JP2004327892A (ja) 化合物半導体fet
JP2008235613A (ja) 半導体装置
JP3951743B2 (ja) 半導体装置およびその製造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP5509544B2 (ja) 半導体装置及びその製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2011129607A (ja) GaN系MOS型電界効果トランジスタ
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP2007250727A (ja) 電界効果トランジスタ
JP2006059956A (ja) 半導体装置の製造方法
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
KR101200274B1 (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees