JPH1098008A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1098008A JPH1098008A JP27165296A JP27165296A JPH1098008A JP H1098008 A JPH1098008 A JP H1098008A JP 27165296 A JP27165296 A JP 27165296A JP 27165296 A JP27165296 A JP 27165296A JP H1098008 A JPH1098008 A JP H1098008A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- groove
- impurity diffusion
- diffusion layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】微細化されてもコンタクト抵抗が低く、不純物
拡散層と半導体基板との間の電流リークも少ない半導体
装置及びその製造方法を提供する。 【解決手段】Ｓｉ基板１１に達するコンタクト孔２３を
形成した後、コンタクト孔２３を介して不純物拡散層２
４を形成し、不純物拡散層２４の濃度が最も高い深さに
まで達する溝２５を形成する。このため、コンタクト孔
２３に臨むＳｉ基板１１の露出面積が広くなるとともに
不純物拡散層２４の濃度が溝２５の底面で最も高くて、
コンタクト抵抗が低い。しかも、溝２５の深さは１０〜
２０ｎｍと浅いので、溝２５を形成する際にＳｉ基板１
１に与える損傷も少ない。
拡散層と半導体基板との間の電流リークも少ない半導体
装置及びその製造方法を提供する。 【解決手段】Ｓｉ基板１１に達するコンタクト孔２３を
形成した後、コンタクト孔２３を介して不純物拡散層２
４を形成し、不純物拡散層２４の濃度が最も高い深さに
まで達する溝２５を形成する。このため、コンタクト孔
２３に臨むＳｉ基板１１の露出面積が広くなるとともに
不純物拡散層２４の濃度が溝２５の底面で最も高くて、
コンタクト抵抗が低い。しかも、溝２５の深さは１０〜
２０ｎｍと浅いので、溝２５を形成する際にＳｉ基板１
１に与える損傷も少ない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板に達す
るコンタクト孔を半導体基板上の絶縁膜に有する半導体
装置及びその製造方法に関するものである。
るコンタクト孔を半導体基板上の絶縁膜に有する半導体
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】コンタクト孔を介して配線を半導体基板
に接続させる場合は、配線と半導体基板との接触面積つ
まりコンタクト孔の底面積を大きくすれば、配線と半導
体基板とのコンタクト抵抗が低くなり、動作が高速で且
つ消費電力が少ない半導体装置を得ることができる。し
かし、半導体装置の微細化に伴ってコンタクト孔も微細
化されているので、コンタクト孔の底面積も縮小されて
コンタクト抵抗が高くなってきている。
に接続させる場合は、配線と半導体基板との接触面積つ
まりコンタクト孔の底面積を大きくすれば、配線と半導
体基板とのコンタクト抵抗が低くなり、動作が高速で且
つ消費電力が少ない半導体装置を得ることができる。し
かし、半導体装置の微細化に伴ってコンタクト孔も微細
化されているので、コンタクト孔の底面積も縮小されて
コンタクト抵抗が高くなってきている。
【０００３】そこで、半導体基板上の絶縁膜にコンタク
ト孔を形成した後、引き続き、深さが１００〜５００ｎ
ｍ程度の溝を半導体基板に形成し、コンタクト孔に臨む
半導体基板の露出面積を広くすることによって、コンタ
クト孔が微細化されても配線と半導体基板との接触面積
の減少を防止する構成が提案されている（例えば、特開
平２−１０７７１号公報）。
ト孔を形成した後、引き続き、深さが１００〜５００ｎ
ｍ程度の溝を半導体基板に形成し、コンタクト孔に臨む
半導体基板の露出面積を広くすることによって、コンタ
クト孔が微細化されても配線と半導体基板との接触面積
の減少を防止する構成が提案されている（例えば、特開
平２−１０７７１号公報）。
【０００４】
【発明が解決しようとする課題】ところで、コンタクト
抵抗は一般に次の式で与えられる。 ρC ∝ｅｘｐ〔｛２（εS ｍ* ）1/2 φB ｝／（ｈＮD 1/2 ）〕 … ρC ：コンタクト抵抗率 ＮD ：半導体基板の表面における不純物濃度 φB ：ショットキーバリアの高さ 式から明らかな様に、半導体基板の表面における不純
物濃度が高ければコンタクト抵抗が低い。
抵抗は一般に次の式で与えられる。 ρC ∝ｅｘｐ〔｛２（εS ｍ* ）1/2 φB ｝／（ｈＮD 1/2 ）〕 … ρC ：コンタクト抵抗率 ＮD ：半導体基板の表面における不純物濃度 φB ：ショットキーバリアの高さ 式から明らかな様に、半導体基板の表面における不純
物濃度が高ければコンタクト抵抗が低い。
【０００５】しかし、上述の構成のように１００〜５０
０ｎｍ程度もの深い溝を半導体基板に形成すると、一般
に、不純物拡散層の濃度が最も高い部分よりも溝の底面
の方が深くなる。このため、溝を形成することによっ
て、コンタクト孔に臨む半導体基板の露出面積を広くし
ても、コンタクト抵抗を必ずしも十分には低くすること
ができなくて、動作が高速で且つ消費電力が少ない半導
体装置を提供することが困難であった。
０ｎｍ程度もの深い溝を半導体基板に形成すると、一般
に、不純物拡散層の濃度が最も高い部分よりも溝の底面
の方が深くなる。このため、溝を形成することによっ
て、コンタクト孔に臨む半導体基板の露出面積を広くし
ても、コンタクト抵抗を必ずしも十分には低くすること
ができなくて、動作が高速で且つ消費電力が少ない半導
体装置を提供することが困難であった。
【０００６】しかも、上述の構成のように１００〜５０
０ｎｍ程度もの深い溝を半導体基板に形成すると、この
溝を形成する際に半導体基板に与える損傷が大きくて、
不純物拡散層と半導体基板との間の電流リークを増大さ
せてしまう。このため、上述の構成では、特性の優れた
半導体装置を提供することも困難であった。
０ｎｍ程度もの深い溝を半導体基板に形成すると、この
溝を形成する際に半導体基板に与える損傷が大きくて、
不純物拡散層と半導体基板との間の電流リークを増大さ
せてしまう。このため、上述の構成では、特性の優れた
半導体装置を提供することも困難であった。
【０００７】そこで、本発明の目的は、微細化されても
コンタクト抵抗が低いために動作が高速で且つ消費電力
が少なく、不純物拡散層と半導体基板との間の電流リー
クが少ないために特性も優れた半導体装置及びその製造
方法を提供することである。
コンタクト抵抗が低いために動作が高速で且つ消費電力
が少なく、不純物拡散層と半導体基板との間の電流リー
クが少ないために特性も優れた半導体装置及びその製造
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板に達するコンタクト孔を前記
半導体基板上の絶縁膜に形成する工程と、前記コンタク
ト孔を介して前記半導体基板に不純物を導入する工程
と、前記不純物を活性化させるための熱処理を行う工程
と、前記コンタクト孔に連通し且つ前記不純物が最も高
い濃度を有している深さにまで達する溝を前記半導体基
板に形成する工程とを具備している。
の製造方法は、半導体基板に達するコンタクト孔を前記
半導体基板上の絶縁膜に形成する工程と、前記コンタク
ト孔を介して前記半導体基板に不純物を導入する工程
と、前記不純物を活性化させるための熱処理を行う工程
と、前記コンタクト孔に連通し且つ前記不純物が最も高
い濃度を有している深さにまで達する溝を前記半導体基
板に形成する工程とを具備している。
【０００９】本発明の一態様では、前記深さが１０〜２
０ｎｍである。
０ｎｍである。
【００１０】本発明の一態様では、前記熱処理の温度が
８５０〜９５０℃である。
８５０〜９５０℃である。
【００１１】本発明の一態様では、前記溝の形成を前記
熱処理の後に行う。
熱処理の後に行う。
【００１２】本発明の一態様では、前記熱処理を前記溝
の形成の後に行う。
の形成の後に行う。
【００１３】本発明による半導体装置は、半導体基板に
達するコンタクト孔が前記半導体基板上の絶縁膜に設け
られており、前記コンタクト孔に連通した溝が前記半導
体基板に設けられており、前記溝の底面における濃度が
最も高い不純物拡散層が前記半導体基板に設けられてい
る。
達するコンタクト孔が前記半導体基板上の絶縁膜に設け
られており、前記コンタクト孔に連通した溝が前記半導
体基板に設けられており、前記溝の底面における濃度が
最も高い不純物拡散層が前記半導体基板に設けられてい
る。
【００１４】本発明の一態様では、前記溝の深さが１０
〜２０ｎｍである。
〜２０ｎｍである。
【００１５】
【作用】本発明による半導体装置及びその製造方法で
は、コンタクト孔に連通する溝を半導体基板に設けて、
コンタクト孔に臨む半導体基板の露出面積を広くすると
ともにコンタクト孔に臨む不純物拡散層の濃度を溝の底
面において最も高くしているので、微細化されてもコン
タクト抵抗を低くすることができる。
は、コンタクト孔に連通する溝を半導体基板に設けて、
コンタクト孔に臨む半導体基板の露出面積を広くすると
ともにコンタクト孔に臨む不純物拡散層の濃度を溝の底
面において最も高くしているので、微細化されてもコン
タクト抵抗を低くすることができる。
【００１６】また、溝の深さを１０〜２０ｎｍと浅くす
れば、この溝を形成する際に半導体基板に与える損傷が
少ないので、不純物拡散層と半導体基板との間の電流リ
ークを少なくすることができる。
れば、この溝を形成する際に半導体基板に与える損傷が
少ないので、不純物拡散層と半導体基板との間の電流リ
ークを少なくすることができる。
【００１７】また、不純物拡散層を形成する不純物を活
性化させるための熱処理を行った後に、溝を形成すれ
ば、不純物拡散層の濃度プロファイルを安定させること
ができて、不純物拡散層の濃度の最も高い位置が底面に
なる溝を安定的に形成することができる。
性化させるための熱処理を行った後に、溝を形成すれ
ば、不純物拡散層の濃度プロファイルを安定させること
ができて、不純物拡散層の濃度の最も高い位置が底面に
なる溝を安定的に形成することができる。
【００１８】また、溝を形成した後に、不純物拡散層を
形成する不純物を活性化させるための熱処理を行えば、
溝を形成する際に半導体基板に与えた損傷を熱処理で回
復させることができるので、不純物拡散層と半導体基板
との間の電流リークを更に少なくすることができる。
形成する不純物を活性化させるための熱処理を行えば、
溝を形成する際に半導体基板に与えた損傷を熱処理で回
復させることができるので、不純物拡散層と半導体基板
との間の電流リークを更に少なくすることができる。
【００１９】
【発明の実施の形態】以下、ｎチャネルＭＯＳトランジ
スタ及びその製造方法に本発明を適用した実施形態につ
き図１〜図３を参照しながら説明する。
スタ及びその製造方法に本発明を適用した実施形態につ
き図１〜図３を参照しながら説明する。
【００２０】まず、本発明の第１の実施の形態を説明す
るが、図２（ａ）に示すように、半導体Ｓｉ基板１１の
表面にＬＯＣＯＳ法でＳｉＯ2 膜１２を選択的に形成し
て、素子分離領域を区画する。
るが、図２（ａ）に示すように、半導体Ｓｉ基板１１の
表面にＬＯＣＯＳ法でＳｉＯ2 膜１２を選択的に形成し
て、素子分離領域を区画する。
【００２１】その後、ＳｉＯ2 膜１２をマスクにして１
５ｋｅＶ程度の加速エネルギー及び２×１０12／ｃｍ2
程度のドーズ量でホウ素（Ｂ）をイオン注入して、トラ
ンジスタの閾値電圧を制御するための不純物拡散層１３
をＳｉ基板１１の素子活性領域に形成する。そして、ド
ライ雰囲気中における８００℃程度の温度の熱酸化で、
膜厚が１３ｎｍ程度のＳｉＯ2 膜１４をゲート酸化膜と
して素子活性領域の表面に形成する。
５ｋｅＶ程度の加速エネルギー及び２×１０12／ｃｍ2
程度のドーズ量でホウ素（Ｂ）をイオン注入して、トラ
ンジスタの閾値電圧を制御するための不純物拡散層１３
をＳｉ基板１１の素子活性領域に形成する。そして、ド
ライ雰囲気中における８００℃程度の温度の熱酸化で、
膜厚が１３ｎｍ程度のＳｉＯ2 膜１４をゲート酸化膜と
して素子活性領域の表面に形成する。
【００２２】次に、図２（ｂ）に示すように、膜厚が３
００ｎｍ程度の多結晶Ｓｉ膜１５をＣＶＤ法で堆積さ
せ、ゲート電極のパターンのレジスト（図示せず）を多
結晶Ｓｉ膜１５上に形成する。そして、ＣＨ2 Ｆ2 とＣ
ｌ2 とを１：２．５程度の流量比及び１０ｍTorr程度の
ガス圧力で供給し、高周波電極に３０Ｗ程度の電力を供
給して、レジストをマスクにして多結晶Ｓｉ膜１５をエ
ッチングする。
００ｎｍ程度の多結晶Ｓｉ膜１５をＣＶＤ法で堆積さ
せ、ゲート電極のパターンのレジスト（図示せず）を多
結晶Ｓｉ膜１５上に形成する。そして、ＣＨ2 Ｆ2 とＣ
ｌ2 とを１：２．５程度の流量比及び１０ｍTorr程度の
ガス圧力で供給し、高周波電極に３０Ｗ程度の電力を供
給して、レジストをマスクにして多結晶Ｓｉ膜１５をエ
ッチングする。
【００２３】その後、ＳｉＯ2 膜１２及び多結晶Ｓｉ膜
１５をマスクにして１５ｋｅＶ程度の加速エネルギー及
び２×１０12／ｃｍ2 程度のドーズ量でリン（Ｐ）をイ
オン注入して、ＬＤＤ構造用の低濃度の不純物拡散層１
６をＳｉ基板１１の素子活性領域に形成する。
１５をマスクにして１５ｋｅＶ程度の加速エネルギー及
び２×１０12／ｃｍ2 程度のドーズ量でリン（Ｐ）をイ
オン注入して、ＬＤＤ構造用の低濃度の不純物拡散層１
６をＳｉ基板１１の素子活性領域に形成する。
【００２４】そして、ＳｉＯ2 膜１７をＣＶＤ法で堆積
させ、ＣＨＦ3 とＣＦ4 とＡｒとを１：２：４０程度の
流量比及び１．６Torr程度のガス圧力で供給し、高周波
電極に３００Ｗ程度の電力を供給して、ＳｉＯ2 膜１７
の全面を異方性エッチングすることによって、このＳｉ
Ｏ2 膜１７からなる側壁を多結晶Ｓｉ膜１５の側面に形
成する。
させ、ＣＨＦ3 とＣＦ4 とＡｒとを１：２：４０程度の
流量比及び１．６Torr程度のガス圧力で供給し、高周波
電極に３００Ｗ程度の電力を供給して、ＳｉＯ2 膜１７
の全面を異方性エッチングすることによって、このＳｉ
Ｏ2 膜１７からなる側壁を多結晶Ｓｉ膜１５の側面に形
成する。
【００２５】次に、図２（ｃ）に示すように、膜厚が２
０ｎｍ程度のＳｉＯ2 膜１８をＣＶＤ法で堆積させ、Ｓ
ｉＯ2 膜１２、１７及び多結晶Ｓｉ膜１５をマスクにし
て５０ｋｅＶ程度の加速エネルギー及び５×１０15／ｃ
ｍ2 程度のドーズ量でヒ素（Ａｓ）をイオン注入して、
ソース／ドレインとしての不純物拡散層２１をＳｉ基板
１１の素子活性領域に形成する。そして、膜厚が６００
ｎｍ程度で且つ６．２重量％ずつのホウ素（Ｂ）及びリ
ン（Ｐ）を含有したＢＰＳＧ膜２２をＣＶＤ法で堆積さ
せる。
０ｎｍ程度のＳｉＯ2 膜１８をＣＶＤ法で堆積させ、Ｓ
ｉＯ2 膜１２、１７及び多結晶Ｓｉ膜１５をマスクにし
て５０ｋｅＶ程度の加速エネルギー及び５×１０15／ｃ
ｍ2 程度のドーズ量でヒ素（Ａｓ）をイオン注入して、
ソース／ドレインとしての不純物拡散層２１をＳｉ基板
１１の素子活性領域に形成する。そして、膜厚が６００
ｎｍ程度で且つ６．２重量％ずつのホウ素（Ｂ）及びリ
ン（Ｐ）を含有したＢＰＳＧ膜２２をＣＶＤ法で堆積さ
せる。
【００２６】その後、ＣＨＦ3 とＣＦ4 とＡｒとを１：
１：１３程度の流量比及び０．５Torr程度のガス圧力で
供給して、不純物拡散層２１に達するコンタクト孔２３
をＢＰＳＧ膜２２及びＳｉＯ2 膜１８に形成する。そし
て、ＢＰＳＧ膜２２をマスクにして３０ｋｅＶ程度の加
速エネルギー及び４×１０15／ｃｍ2 程度のドーズ量で
リン（Ｐ）をイオン注入して、不純物拡散層２４を不純
物拡散層２１中に形成する。
１：１３程度の流量比及び０．５Torr程度のガス圧力で
供給して、不純物拡散層２１に達するコンタクト孔２３
をＢＰＳＧ膜２２及びＳｉＯ2 膜１８に形成する。そし
て、ＢＰＳＧ膜２２をマスクにして３０ｋｅＶ程度の加
速エネルギー及び４×１０15／ｃｍ2 程度のドーズ量で
リン（Ｐ）をイオン注入して、不純物拡散層２４を不純
物拡散層２１中に形成する。
【００２７】その後、８５０〜９５０℃程度のアニール
を行って、不純物拡散層２４中のリン（Ｐ）を活性化さ
せる。このアニール後には、不純物拡散層２４の濃度プ
ロファイルは図３に示すようになっており、不純物拡散
層２４が最も高い濃度を有している位置はＳｉ基板１１
の表面から１０〜２０ｎｍ程度の深さである。
を行って、不純物拡散層２４中のリン（Ｐ）を活性化さ
せる。このアニール後には、不純物拡散層２４の濃度プ
ロファイルは図３に示すようになっており、不純物拡散
層２４が最も高い濃度を有している位置はＳｉ基板１１
の表面から１０〜２０ｎｍ程度の深さである。
【００２８】次に、図１に示すように、ＣＨ2 Ｆ2 とＣ
ｌ2 とを１：２．５程度の流量比及び１０ｍTorr程度の
ガス圧力で供給し、高周波電極に３０Ｗ態度の電力を供
給して、ＢＰＳＧ膜２２をマスクにしてＳｉ基板１１を
１０〜２０ｎｍ程度だけエッチングする。この結果、コ
ンタクト孔２３に連通した溝２５がＳｉ基板１１に形成
される。
ｌ2 とを１：２．５程度の流量比及び１０ｍTorr程度の
ガス圧力で供給し、高周波電極に３０Ｗ態度の電力を供
給して、ＢＰＳＧ膜２２をマスクにしてＳｉ基板１１を
１０〜２０ｎｍ程度だけエッチングする。この結果、コ
ンタクト孔２３に連通した溝２５がＳｉ基板１１に形成
される。
【００２９】なお、図３に示したように、不純物拡散層
２４が最も高い濃度を有している位置はＳｉ基板１１の
表面から１０〜２０ｎｍ程度の深さであり、また、溝２
５の深さが１０〜２０ｎｍ程度であるので、不純物拡散
層２４の濃度は溝２５の底部で最も高い。その後、コン
タクト孔２３及び溝２５を介して不純物拡散層２４に接
続するＡｌ系合金の金属配線２６を形成し、更に、不図
示の保護膜等を形成して、ｎチャネルＭＯＳトランジス
タ２７を完成させる。
２４が最も高い濃度を有している位置はＳｉ基板１１の
表面から１０〜２０ｎｍ程度の深さであり、また、溝２
５の深さが１０〜２０ｎｍ程度であるので、不純物拡散
層２４の濃度は溝２５の底部で最も高い。その後、コン
タクト孔２３及び溝２５を介して不純物拡散層２４に接
続するＡｌ系合金の金属配線２６を形成し、更に、不図
示の保護膜等を形成して、ｎチャネルＭＯＳトランジス
タ２７を完成させる。
【００３０】次に、本発明の第２の実施の形態を説明す
る。
る。
【００３１】上述の第１の実施の形態では、不純物拡散
層２４中のリン（Ｐ）を活性化させるアニールを行った
後に溝２５を形成したが、この第２の実施の形態では、
溝２５を形成した後に不純物拡散層２４中のリン（Ｐ）
を活性化させるアニールを行う。それ以外の構成は、上
述の第１の実施の形態と実質的に同じである。この第２
の実施の形態では、溝２５を形成した際にＳｉ基板１１
に生じた損傷をもアニールで同時に回復させることがで
きる。
層２４中のリン（Ｐ）を活性化させるアニールを行った
後に溝２５を形成したが、この第２の実施の形態では、
溝２５を形成した後に不純物拡散層２４中のリン（Ｐ）
を活性化させるアニールを行う。それ以外の構成は、上
述の第１の実施の形態と実質的に同じである。この第２
の実施の形態では、溝２５を形成した際にＳｉ基板１１
に生じた損傷をもアニールで同時に回復させることがで
きる。
【００３２】なお、以上に説明した実施の形態では、溝
２５の深さを１０〜２０ｎｍ程度にしたが、溝２５の深
さは不純物拡散層２４の濃度プロファイルに伴って変更
することができる、また、上述の実施の形態は、ｎチャ
ネルＭＯＳトランジスタ及びその製造方法に本発明を適
用したものであるが、ｐチャネルＭＯＳトランジスタ及
びその製造方法やＭＯＳトランジスタ以外の半導体装置
及びその製造方法にも本発明を適用することができる。
２５の深さを１０〜２０ｎｍ程度にしたが、溝２５の深
さは不純物拡散層２４の濃度プロファイルに伴って変更
することができる、また、上述の実施の形態は、ｎチャ
ネルＭＯＳトランジスタ及びその製造方法に本発明を適
用したものであるが、ｐチャネルＭＯＳトランジスタ及
びその製造方法やＭＯＳトランジスタ以外の半導体装置
及びその製造方法にも本発明を適用することができる。
【００３３】
【発明の効果】本発明による半導体装置及びその製造方
法では、微細化されてもコンタクト抵抗を低くすること
ができるので、動作が高速で且つ消費電力が少ない半導
体装置を提供することができる。
法では、微細化されてもコンタクト抵抗を低くすること
ができるので、動作が高速で且つ消費電力が少ない半導
体装置を提供することができる。
【００３４】また、溝の深さを１０〜２０ｎｍと浅くす
れば、不純物拡散層と半導体基板との間の電流リークを
少なくすることができるので、特性の優れた半導体装置
を提供することができる。
れば、不純物拡散層と半導体基板との間の電流リークを
少なくすることができるので、特性の優れた半導体装置
を提供することができる。
【００３５】また、不純物拡散層を形成する不純物を活
性化させるための熱処理を行った後に、溝を形成すれ
ば、不純物拡散層の濃度の最も高い位置が底面になる溝
を安定的に形成することができるので、動作が高速で且
つ消費電力が少ない半導体装置を高い歩留りで製造する
ことができる。
性化させるための熱処理を行った後に、溝を形成すれ
ば、不純物拡散層の濃度の最も高い位置が底面になる溝
を安定的に形成することができるので、動作が高速で且
つ消費電力が少ない半導体装置を高い歩留りで製造する
ことができる。
【００３６】また、溝を形成した後に、不純物拡散層を
形成する不純物を活性化させるための熱処理を行えば、
不純物拡散層と半導体基板との間の電流リークを更に少
なくすることができるので、特性の優れた半導体装置を
製造することができる。
形成する不純物を活性化させるための熱処理を行えば、
不純物拡散層と半導体基板との間の電流リークを更に少
なくすることができるので、特性の優れた半導体装置を
製造することができる。
【図１】本発明の一実施の形態によるｎチャネルＭＯＳ
トランジスタを示す側断面図である。
トランジスタを示す側断面図である。
【図２】本発明の一実施の形態によるｎチャネルＭＯＳ
トランジスタ製造方法を工程順に示す側断面図である。
トランジスタ製造方法を工程順に示す側断面図である。
【図３】コンタクト孔からのイオン注入で形成した不純
物拡散層の濃度プロファイルを示すグラフである。
物拡散層の濃度プロファイルを示すグラフである。
１１ Ｓｉ基板（半導体基板） １８ ＳｉＯ2 膜（絶縁膜） ２２ ＢＰＳＧ膜（絶縁膜） ２３ コンタクト孔 ２４ 不純物拡散層 ２５ 溝
Claims (7)
- 【請求項１】 半導体基板に達するコンタクト孔を前記
半導体基板上の絶縁膜に形成する工程と、 前記コンタクト孔を介して前記半導体基板に不純物を導
入する工程と、 前記不純物を活性化させるための熱処理を行う工程と、 前記コンタクト孔に連通し且つ前記不純物が最も高い濃
度を有している深さにまで達する溝を前記半導体基板に
形成する工程とを具備することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記深さが１０〜２０ｎｍであることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記熱処理の温度が８５０〜９５０℃で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項４】 前記溝の形成を前記熱処理の後に行うこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記熱処理を前記溝の形成の後に行うこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 半導体基板に達するコンタクト孔が前記
半導体基板上の絶縁膜に設けられており、 前記コンタクト孔に連通した溝が前記半導体基板に設け
られており、 前記溝の底面における濃度が最も高い不純物拡散層が前
記半導体基板に設けられていることを特徴とする半導体
装置。 - 【請求項７】 前記溝の深さが１０〜２０ｎｍであるこ
とを特徴とする請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27165296A JPH1098008A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27165296A JPH1098008A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098008A true JPH1098008A (ja) | 1998-04-14 |
Family
ID=17503031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27165296A Withdrawn JPH1098008A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098008A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007088432A (ja) * | 2005-08-23 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | トランジスタ、並びにそれを用いた表示装置、電子機器、及び半導体装置 |
| JP2011023735A (ja) * | 2010-09-08 | 2011-02-03 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8435892B2 (en) | 2005-08-23 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device comprising the step of doping semiconductor film through contact hole |
-
1996
- 1996-09-20 JP JP27165296A patent/JPH1098008A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007088432A (ja) * | 2005-08-23 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | トランジスタ、並びにそれを用いた表示装置、電子機器、及び半導体装置 |
| US8435892B2 (en) | 2005-08-23 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device comprising the step of doping semiconductor film through contact hole |
| JP2011023735A (ja) * | 2010-09-08 | 2011-02-03 | Panasonic Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100443475B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7535067B2 (en) | Transistor in semiconductor devices and method of fabricating the same | |
| US7384834B2 (en) | Semiconductor device and a method of manufacturing the same | |
| KR100862816B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US5972761A (en) | Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| US6200846B1 (en) | Semiconductor device with capacitor formed on substrate and its manufacture method | |
| JPH1098008A (ja) | 半導体装置及びその製造方法 | |
| EP0104079B1 (en) | Integrated circuit contact structure | |
| JPH06216151A (ja) | 半導体装置及びその製造方法 | |
| KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JPH05291573A (ja) | 半導体装置およびその製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JPH03155641A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100459930B1 (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100447991B1 (ko) | 반도체소자의제조방법 | |
| JP3127078B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2001168208A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0629472A (ja) | 半導体装置およびその製造方法 | |
| JP2000294773A (ja) | 半導体装置及びその製造方法 | |
| KR20050053249A (ko) | 반도체 장치의 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |