JP2020126920A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2020126920A
JP2020126920A JP2019018150A JP2019018150A JP2020126920A JP 2020126920 A JP2020126920 A JP 2020126920A JP 2019018150 A JP2019018150 A JP 2019018150A JP 2019018150 A JP2019018150 A JP 2019018150A JP 2020126920 A JP2020126920 A JP 2020126920A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
electrode
partial region
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019018150A
Other languages
English (en)
Other versions
JP6967024B2 (ja
JP2020126920A5 (ja
Inventor
重哉 木村
Shigeya Kimura
重哉 木村
学史 吉田
Hisashi Yoshida
学史 吉田
清水　達雄
Tatsuo Shimizu
達雄 清水
良介 飯島
Ryosuke Iijima
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019018150A priority Critical patent/JP6967024B2/ja
Priority to US16/566,997 priority patent/US10861944B2/en
Publication of JP2020126920A publication Critical patent/JP2020126920A/ja
Publication of JP2020126920A5 publication Critical patent/JP2020126920A5/ja
Application granted granted Critical
Publication of JP6967024B2 publication Critical patent/JP6967024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性の向上が可能な半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第１層、第１電極及び第１窒化物領域を含む。前記第１層は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む第１材料を含む。前記第１層は、第１部分領域を含む。前記第１部分領域は、ｎ形及びｐ形の一方の第１導電形である。前記第１部分領域から前記第１電極への方向は第１方向に沿う。前記第１窒化物領域は、前記第１部分領域と前記第１電極との間に設けられ、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１窒化物領域は、前記第１方向に突出した第１凸状部を含み、前記第１導電形である。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば、ＧａＮ層及びＡｌＧａＮ層を含むトランジスタまたはダイオードなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２００８−７１８３２号公報
本発明の実施形態は、特性の向上が可能な半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１層、第１電極及び第１窒化物領域を含む。前記第１層は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む第１材料を含む。前記第１層は、第１部分領域を含む。前記第１部分領域は、ｎ形及びｐ形の一方の第１導電形である。前記第１部分領域から前記第１電極への方向は第１方向に沿う。前記第１窒化物領域は、前記第１部分領域と前記第１電極との間に設けられ、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１窒化物領域は、前記第１方向に突出した第１凸状部を含み、前記第１導電形である。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５は、半導体装置の特性を例示するグラフ図である。 図６（ａ）〜図６（ｅ）は、半導体装置における表面のＡＦＭ像である。 図７は、半導体装置における表面のＳＥＭ像である。 図８（ａ）〜図８（ｅ）は、半導体装置における表面の凹凸を例示する模式図である。 図９（ａ）及び図９（ｂ）は、半導体装置の特性のシミュレーション結果を例示する模式図である。 図１０（ａ）及び図１０（ｂ）は、半導体装置の特性のシミュレーション結果を例示する模式図である。 図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１層１０、第１電極５１及び第１窒化物領域２１を含む。
第１層１０は、第１材料を含む。第１材料は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。第１層１０は、第１部分領域１１を含む。後述するように、第１層１０は、他の部分領域をさらに含んでも良い。第１部分領域１１は、第１導電形である。第１導電形は、ｎ形及びｐ形の一方である。第１層１０の他の部分も、第１導電形でも良い。
１つの例において、炭化シリコン（ＳｉＣ）を含む。このＳｉＣは、例えば、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、及び、６Ｈ−ＳｉＣよりなる群から選択された少なくとも１つを含む。例えば、第１層１０（第１材料）は、結晶を含む。第１層１０（第１材料）は、例えばダイヤモンドを含んでも良い。以下では、第１材料がＳｉＣを含む場合について説明する。
第１部分領域１１から第１電極５１への方向は、第１方向に沿う。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
例えば、第１層１０は、Ｘ−Ｙ平面に対して実質的に平行に広がる。第１層１０の第１部分領域１１は、第１層１０のうちの、第１電極５１に対向する部分に対応する。
第１窒化物領域２１は、第１部分領域１１と第１電極５１との間に設けられる。第１窒化物領域２１は、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１窒化物領域２１は、例えば、ＡｌＧａＮまたはＧａＮである。第１窒化物領域２１におけるＡｌの組成比ｘ１は、例えば、０．４以下である。後述するように、組成比ｘ１は、０．３以下でも良い。
第１窒化物領域２１は、第１凸状部２１ｐを含む。第１凸状部２１ｐは、第１方向(Ｚ軸方向）に突出する。第１凸状部２１ｐは、例えば、第１部分領域１１から第１電極５１の向きに突出する。
この例では、第１窒化物領域２１は、連続膜状である。例えば、第１窒化物領域２１は、第１凹部２１ｄをさらに含む。
第１凸状部２１ｐの幅は、第１方向に対して垂直な方向沿う第１凸状部２１ｐの長さｗ１に対応する。１つの例において、長さｗ１は、０．１μ以上１０μｍ以下である。長さｗ１は、例えば、０．２μｍ以上５μｍ以下でも良い。長さｗ１は、例えば、０．２μｍ以上４μｍ以下でも良い。
第１凸状部２１ｐの高さは、第１方向に沿う第１凸状部２１ｐの高さｈ１に対応する。１つの例において、高さｈ１は、１０ｎｍ以上２０００ｎｍ以下である、高さｈ１は、２０ｎｍ以上１０００ｎｍ以下でも良い。高さｈ１は、２０ｎｍ以上１０００ｎｍ以下でも良い。
例えば、第１凸状部２１ｐは、第１電極５１と接する。第１窒化物領域２１は、第１電極５１と接する。
例えば、第１凸状部２１ｐは、第１部分領域１１と接する。第１凹部２１ｄは、第１部分領域１１と接する。例えば、第１窒化物領域２１は、第１部分領域１１と接する。
第１窒化物領域２１の厚さ（第１方向に沿う長さ）は、例えば、１０ｎｍ以上２０００ｎｍ以下である。第１凹部２１ｄが設けられている場合、第１窒化物領域２１の厚さは、第１凸状部２１ｐの高さｈ１と、第１凹部２１ｄにおける厚さ（第１方向に沿う長さ）と、の和に対応する。第１凹部２１ｄが設けられていない場合、第１窒化物領域２１の厚さは、第１凸状部２１ｐの高さｈ１に対応する。第１窒化物領域２１の厚さは、１０ｎｍ以上５００ｎｍ以下でも良い。
第１窒化物領域２１は、上記の第１導電形である。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示す半導体装置１１０ａにおいて、第１導電形はｎ形である。この場合、第１部分領域１１は、ｎ＋−ＳｉＣである。第１部分領域１１を除く、第１層１０の他の部分は、例えばｎ−−ＳｉＣである。例えば、第１層１０は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。
この場合、第１窒化物領域２１は、ｎ形のＡｌＧａＮ、または、ｎ形のＧａＮである。例えば、第１層１０は、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎよりなる群から選択された少なくとも１つを含む。
図２に示すように、第１窒化物領域２１において、自発分極またはピエゾ分極が生じる。分極により、第１窒化物領域２１の第１電極５１と対向する部分に負の電荷が生じる。一方、第１窒化物領域２１の第１部分領域１１と対向する部分に正の電荷が生じる。これにより、第１部分領域１１において、高濃度の第１導電形（ｎ＋領域、負の電荷）が誘起される。
図２に示すように、電流線６１は、第１電極５１、第１凸状部２１ｐの側面、及び、第１窒化物領域２１を介して、第１部分領域１１に入る。低い抵抗で、第１電極５１と第１部分領域１１とが、電気的に接続される。
この場合、例えば、第１窒化物領域２１の＋ｃ軸方向は、第１層１０から第１電極５１への向きの成分を含む。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示す半導体装置１１０ｂにおいて、第１導電形はｐ形である。この場合、第１部分領域１１は、ｐ＋−ＳｉＣである。第１部分領域１１を除く、第１層１０の他の部分は、例えばｐ−−ＳｉＣである。例えば、第１層１０は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
この場合、第１窒化物領域２１は、ｐ形のＡｌＧａＮ、または、ｐ形のＧａＮである。例えば、第１層１０は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む。
図３に示すように、第１窒化物領域２１において、自発分極またはピエゾ分極が生じる。分極により、第１窒化物領域２１の第１電極５１と対向する部分に正の電荷が生じる。一方、第１窒化物領域２１の第１部分領域１１と対向する部分に負の電荷が生じる。これにより、第１部分領域１１において、高濃度の第１導電形（ｐ＋領域、正の電荷）が誘起される。
図３に示すように、電流線６１は、第１電極５１、第１凸状部２１ｐの側面、及び、第１窒化物領域２１を介して、第１部分領域１１に入る。低い抵抗で、第１電極５１と第１部分領域１１とが、電気的に接続される。
この場合、例えば、第１窒化物領域２１の−ｃ軸方向は、第１層１０から第１電極５１への向きの成分を含む。
実施形態によれば、低いコンタクト抵抗が得られる。特性の向上が可能な半導体装置を提供できる。
以下、実験結果の例について説明する。
実験においては、第１層１０は、ｎ形のＳｉＣである。第１層１０の上に、第１窒化物領域２１として、ｎ形のＡｌｘ１Ｇａ１−ｘ１Ｎが気相成長される。実験においては、Ａｌ組成比は、変更される。Ａｌｘ１Ｇａ１−ｘ１Ｎの積層成長において、Ａｌ組成比ｘ１が０．２５〜１の場合、Ｖ/III比は、１１００である。Ａｌ組成比ｘ１が０の場合、Ｖ/III比は、３８である。このようなＶ/III比は、一般的な条件のＶ/III比に比べて、低い。
Ａｌｘ１Ｇａ１−ｘ１Ｎの上に、第１電極５１が設けられる。第１電極５１は、Ａｕ／Ｎｉ／Ａｌ／Ｔｉの積層膜である。ＴｉがＡｌｘ１Ｇａ１−ｘ１Ｎと接する。第１層１０の下面にオーミック電極が設けられる。オーミック電極は、Ｗ／Ｔｉの積層膜である。Ｔｉが、第１層１０と接する。第１電極５１は、直径が１００μｍの略円形である。実験において、第１電極５１とオーミック電極との間に電圧が印加され、流れる電流が測定される。
図４は、半導体装置の特性を例示するグラフ図である。
図４の横軸は印加電圧Ｖａ（Ｖ）である。縦軸は、電流Ｉｃ（×１０−２Ａ）である。図４には、第１窒化物領域２１が設けられない半導体装置１１９の特性も例示されている。半導体装置１１９においては、ｎ形のＳｉＣは、第１電極５１と接する。
図４に示すように、Ａｌの組成比ｘ１により、電流Ｉｃが変化する。Ａｌの組成比ｘ１が低いと、大きい電流Ｉｃが得られる。図４の特性から、抵抗が算出できる。
図５は、半導体装置の特性を例示するグラフ図である。
図５の横軸は、Ａｌの組成比ｘ１である。縦軸は、抵抗Ｒ（Ω）である。抵抗Ｒは、図４の特性から算出される。図４に示すように、抵抗は、Ａｌの組成比ｘ１が低いと低くなる。
図６（ａ）〜図６（ｅ）は、半導体装置における表面のＡＦＭ像である。
図６（ａ）〜図６（ｅ）は、Ａｌの組成比ｘ１が、１、０．７５、０．５、０．２５及び０の試料に対応する。これらの図はｎ形のＡｌｘ１Ｇａ１−ｘ１Ｎの気相成長の後で、第１電極５１を形成する前の試料の表面のＡＦＭ像である。ＡＦＭ像において、横方向は、Ｘ軸方向における位置ｐｘ（μｍ）である。縦方向は、Ｙ軸方向における位置ｐｙ（μｍ）である。
図６（ａ）〜図６（ｃ）から分かるように、Ａｌの組成比ｘ１が、１、０．７５、及び、０．５の試料において、実質的に平坦であると考えられる。
これに対して、図６（ｄ）及び図６（ｅ）から分かるように、Ａｌの組成比ｘ１が０．２５及び０の試料においては、大きな凹凸が観察される。
図７は、半導体装置における表面のＳＥＭ像である。
図７は、Ａｌの組成比ｘ１が０の試料の表面のＳＥＭ像である。図７に示すように、表面（ＳｉＣの表面）に凸状部が観察される。
図８（ａ）〜図８（ｅ）は、半導体装置における表面の凹凸を例示する模式図である。 図８（ａ）〜図８（ｅ）は、Ａｌの組成比ｘ１が、１、０．７５、０．５、０．２５及び０の試料に対応する。これらの図はｎ形のＡｌｘ１Ｇａ１−ｘ１Ｎの気相成長の後で、第１電極５１を形成する前の試料の表面のＡＦＭ像から得られる。横軸は、Ｘ−Ｙ平面内の位置ｐｘ（μｍ）である。縦軸は、凹凸の高さＨ（ｎｍ）である。
図８（ａ）〜図８（ｃ）から分かるように、Ａｌの組成比ｘ１が、１、０．７５、及び、０．５の試料において、細かい凹凸が観察される。高さＨは、５ｎｍ程度である。この場合の表面は、実質的に平坦であると考えられる。
これに対して、図８（ｄ）及び図８（ｅ）から分かるように、Ａｌの組成比ｘ１が０．２５及び０の試料においては、大きな凹凸が観察される。高さＨは、１０ｎｍ以上である。この場合の表面は、大きな凸状部が存在すると考えられる。
このように、ｎ形のＳｉＣの表面にｎ形のＡｌｘ１Ｇａ１−ｘ１Ｎを気相成長させる場合、Ａｌの組成比ｘ１が低いと、凸状部が形成され易い。Ａｌの組成比ｘ１が低いとＡｌｘ１Ｇａ１−ｘ１Ｎが３次元成長し易いと考えられる。
図４及び図５に示したように、Ａｌ組成比ｘ１が０．２５の時に低い抵抗Ｒ（大きな電流Ｉｃ）が得られる。この現象は、Ａｌｘ１Ｇａ１−ｘ１Ｎの凹凸形状が関係していると考えられる。例えば、凹凸が大きくなると、第１電極５１とＡｌｘ１Ｇａ１−ｘ１Ｎとの間の接触面積が大きくなる。これにより、低い抵抗Ｒが得られると考えられる。
さらに、第１導電形のＡｌｘ１Ｇａ１−ｘ１Ｎにおいて、Ａｌの組成比ｘ１が０．４以下に低くなると、Ａｌｘ１Ｇａ１−ｘ１Ｎにおけるバンドギャップが適切な値になると考えられる。例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎにおけるバンドギャップが、第１導電形のＳｉＣにおけるバンドギャップと整合し易くなる。これにより、低い抵抗Ｒが得られると考えられる。
例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎの自発分極またはピエゾ分極により、第１部分領域１１と第１窒化物領域２１との間の界面の近傍に、高濃度キャリア領域（ｎ＋領域／ｐ＋領域）が形成される。これにより、低い抵抗Ｒが得られる。さらに、第１凸状部２１ｐの側面からのキャリアが注入され、さらに低い抵抗Ｒが得られる。適切なバンドギャップにより、さらに低い抵抗Ｒが得られる。
実施形態において、第１凸状部２１ｐは、適切な条件（例えばＶ/III比など）により、形成できる。これにより、工程数を低くすることができる。コンタクト抵抗を低くするために、局所的にドーパントを導入し（インプランテーション）、アニールする方法がある。この場合、工程が複雑になる。
実施形態においては、高い生産性で、低いコンタクト抵抗を得ることができる。実施形態においては、特性の向上が可能な半導体装置を高い生産性で得ることができる。
図９（ａ）及び図９（ｂ）は、半導体装置の特性のシミュレーション結果を例示する模式図である。
これらの図は、第１窒化物領域２１において、Ａｌ組成比ｘ１は、０である。この場合、第１窒化物領域２１は、ＧａＮである。この場合、図７に示すように、第１窒化物領域２１は、島状である。
図９（ａ）は、キャリア濃度分布を例示している。図９（ａ）において、画像の濃度が高い領域において、キャリア濃度が高い。図９（ａ）から分かるように、第１層１０のうちの、第１窒化物領域２１と対向する部分で、高いキャリア濃度が得られる。
図９（ｂ）は、電流分布を例示している。図９（ｂ）において、図中の線６２は、電流に対応する。線６２の密度が高い領域において、電流密度が高い。図９（ｂ）から分かるように、電流は、第１凸状部２１ｐの側面を介して、第１層１０に流れる。第１層１０のうちの、第１窒化物領域２１と対向する部分で、電流密度が高い。
図１０（ａ）及び図１０（ｂ）は、半導体装置の特性のシミュレーション結果を例示する模式図である。
これらの図は、第１窒化物領域２１において、Ａｌ組成比ｘ１は、０．２５である。この場合、第１窒化物領域２１は、Ａｌ０．２５Ｇａ０．７５Ｎである。この場合、第１窒化物領域２１は、連続膜である。第１窒化物領域２１は、第１凸状部２１ｐと第１凹部２１ｄを含む。
図１０（ａ）は、キャリア濃度分布を例示している。図１０（ａ）において、画像の濃度が高い領域において、キャリア濃度が高い。図１０（ａ）から分かるように、第１層１０のうちの第１窒化物領域２１の界面の近傍で、高いキャリア濃度が得られる。
図１０（ｂ）は、電流分布を例示している。図１０（ｂ）において、図中の線６２は、電流に対応する。線６２の密度が高い領域において、電流密度が高い。図１０（ｂ）から分かるように、電流は、第１凸状部２１ｐの側面を介して、第１層１０に流れる。第１層１０の全体に電流が流れる。
第１窒化物領域２１において、Ａｌ組成比ｘ１が、０から高くなると、島状の第１凸状部２１ｐが連続的になりやすくなる。例えば、第１窒化物領域２１は、網状の場合もある。第１窒化物領域２１は、網状、または、島状でも良い。さらに、第１窒化物領域２１は、連続膜でも良い。
実施形態に係る１つの例において、第１層１０の第１材料は、炭化シリコンを含む。この場合において、Ａｌ組成比ｘ１は、０．３以下である。適切な第１凸状部２１ｐが得やすい。Ａｌ組成比ｘ１は、０．２５以下でも良い。適切な第１凸状部２１ｐがさらに得やすい。さらに、バンドギャップが整合し易くなり、低いコンタクト抵抗がより得やすい。
第１層１０は、実質的に分極を有しない。一方、第１窒化物領域２１は分極を有する。これにより、第１層１０において、キャリア領域が分極により誘起される、キャリア領域が第１部分領域１１に誘起される。キャリア領域により低いコンタクト抵抗が得られる。
以下、実施形態に係る半導体装置のいくつかの例について説明する。
図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、実施形態に係る半導体装置１２０は、第１層１０、第１電極５１及び第１窒化物領域２１に加えて、第２層２０及び第２電極５２を含む。第２層２０は、上記の第１材料（例えばＳｉＣ）を含む。第２層２０は、第２導電形である。第２導電形は、ｎ形及びｐ形の他方である。
以下では、第１導電形がｐ形で、第２導電形がｎ形とする。この例では、第２層は、第１部分２０ａ及び第２部分２０ｂを含む。第２部分２０ｂと第１層１０との間に第１部分２０ａがある。第１部分２０ａは、例えば、ｎ−−ＳｉＣを含む。第２部分２０ｂは、例えば、ｎ＋−ＳｉＣを含む。この場合、第１層１０は、ｐ−−ＳｉＣを含む。第１部分領域１１は、ｐ＋−ＳｉＣを含む。
第２電極５２は、第２層２０と電気的に接続される。例えば、第２電極５２は、第２部分２０ｂと電気的に接続される。
半導体装置１２０は、例えば、ダイオードである。半導体装置１２０においても、低いコンタクト抵抗が得られる。特性の向上が可能な半導体装置が得られる。
半導体装置１２０において、第２層２０の少なくとも一部は、第２電極５２と第１電極５１との間にある。第１部分領域１１の少なくとの一部は、第２層２０と第１電極５１との間にある。
図１２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、実施形態に係る半導体装置１３０は、第１層１０、第１電極５１及び第１窒化物領域２１に加えて、第２電極５２、第３電極５３及び第２窒化物領域２２をさらに含む。第２窒化物領域２２は、Ａｌｘ２Ｇ１−ｘ２Ｎ（０≦ｘ２＜１）を含む。第２窒化物領域２２の材料（及び構成）は、第１窒化物領域２１と実質的に同じでも良い。
第１層１０は、第１部分領域１１に加えて、第２部分領域１２及び第３部分領域１３をさらに含む。第１部分領域１１から第２部分領域１２への第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第３部分領域１３は、第１部分領域１１と第２部分領域１２との間にある。
第２部分領域１２から第２電極５２への方向は、第１方向（Ｚ軸方向）に沿う。第３部分領域１３から第３電極５３への方向は、第１方向（Ｚ軸方向）に沿う。
第２窒化物領域２２は、第２部分領域１２と第２電極５２との間に設けられる。第２窒化物領域２２は、第２凸状部２２ｐを含む。第２凸状部２２ｐは、第１方向（Ｚ軸方向）に突出する。例えば、第２凸状部２２ｐは、第２部分領域１２から第２電極５２への向きに突出する。
この例では、第２窒化物領域２２は、第２凹部２２ｄをさらに含む。第２窒化物領域２２は、連続膜でも良い。第２窒化物領域２２は、網状、または、島状でも良い。
半導体装置１３０においても、第２部分領域１２と第２電極５２との間において、低いコンタクト抵抗が得られる。特性の向上が可能な半導体装置が提供される。
図１２に示すように、１つの例において、半導体装置１３０は、第３窒化物領域２３を含む。第３窒化物領域２３は、第１部分２３ａ及び第２部分２３ｂを含む。第３窒化物領域２３は、ＡｌｚＧａ１−ｚＮ（０＜ｚ≦１）を含む。第３窒化物領域２３は、例えば、ＡｌＮである。第３窒化物領域２３は、例えば、ＡｌＧａＮでも良い。
例えば、第１層１０は、第４部分領域１４及び第５部分領域１５をさらに含む。第４部分領域１４は、第２方向（例えばＸ軸方向）において、第１部分領域１１と第３部分領域１３との間にある。第５部分領域１５は、第２方向（例えばＸ軸方向）において、第３部分領域１３と第２部分領域１２との間にある。第４部分領域１４から第１部分２３ａへの方向は、第１方向（Ｚ軸方向）に沿う。第５部分領域１５から第２部分２３ｂへの方向は、第１方向（Ｚ軸方向）に沿う。
この例では、第３窒化物領域２３は、第３部分２３ｃをさらに含む。第３部分２３ｃは、第３部分領域１３と第３電極５３との間にある。
例えば、キャリア領域１０Ｅが、第４部分領域１４の第１部分２３ａと対向する部分、及び、第５部分領域１５の第２部分２３ｂと対向する部分に形成される。キャリア領域１０Ｅは、例えば、２次元電子ガスである。キャリア領域１０Ｅは、例えば、２次元ホールガスでも良い。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第３部分２３ｃは、例えば、ゲート絶縁膜として機能する。半導体装置１３０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
図１２に示すように、半導体装置１３０は、窒化物領域２５及び窒化物領域２６をさらに含んでも良い。窒化物領域２５と第４部分領域１４との間に第１部分２３ａがある。窒化物領域２６と第５部分領域１５との間に第２部分２３ｂがある。窒化物領域２５及び窒化物領域２６は、第１窒化物領域２１と実質的に同じ構成を有しても良い。
図１２に示すように、半導体装置１３０は、絶縁膜４１及び絶縁膜４２を含んでも良い。窒化物領域２５は、第１部分２３ａと絶縁膜４１との間にある。窒化物領域２６は、第２部分２３ｂと絶縁膜４２との間にある。
第３電極５３の一部は、第２方向（Ｘ軸方向）において、第３窒化物領域２３と対向する。第３電極５３は、例えば、トレンチ型のゲート電極である。
実施形態に係る半導体装置は、ＳｉＣに基づく種々の半導体装置を含んでも良い。実施形態に係る半導体装置は、例えば、ＳｉＣ−ＦＥＴ、ＳｉＣ−ＳＢＤ（ショットキーバリアダイオード）、ＳｉＣ−ＢＰＤ（バイポーラダイオード）、ＳｉＣ−ＰＮ（ｐｎダイオード、または、ｐｉｎダイオード）、及び、ＳｉＣ−ＨＥＭＴよりなる群から選択された少なくとも１つに適用されても良い。実施形態に係る半導体装置の構成は、例えば、ＳｉＣを含む素子の裏面電極の構成に適用されても良い。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図１３は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１３に示すように、第１層１０の上に、第１窒化物領域２１を形成する（ステップＳ１１０）。第１層１０は、第１材料を含む。第１材料は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。第１層１０は、第１導電形である。第１導電形は、ｎ形及びｐ形の一方である。第１窒化物領域２１は、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１窒化物領域２１は、第１凸状部２１ｐを含む。第１窒化物領域２１は、上記の第１導電形である。
図１３に示すように、第１窒化物領域２１の上に第１電極５１を形成する（ステップＳ１２０）。
このような半導体装置の製造方法によれば、低いコンタクト抵抗が得られる。特性の向上が可能な半導体装置の製造方法が提供できる。
第１窒化物領域２１の形成（ステップＳ１１０）は、Ｖ族元素を含む第１原料ガスと、III属元素を含む第２原料ガスと、を第１層１０に向けて供給することを含む。第１原料ガスは、例えば、アンモニアである。第２原料ガスは、例えば、ＴＭＧ及びＴＭＡを含む。
例えば、第１原料ガス及び第２原料ガスを含む原料ガスにおいて、Ｖ/III比が定義される。Ｖ/III比は、単位時間当たりに供給されるＶ族元素の原子の数の、単位時間当たりに供給されるIII族元素の原子の数に対する比である。
実施形態において、Ｖ/III比は、低いことが好ましい。Ｖ/III比は、例えば、５０００以下である。これにより、例えば、第１窒化物領域２１の生成において、３次元成長が優勢になる。これにより、例えば、第１凸状部２１ｐが得やすくなる。Ｖ/III比は、例えば、３０００以下でも良い。Ｖ/III比は、例えば、１０以上でも良い。
V/III比が高い場合において、原料元素の半導体表面でのマイグレーションの不足によって、表面が荒れることにより凹凸が発生する。この場合は、図８（ｄ）及び図８（ｅ）に例示したような、１０ｎｍ以上の高さの凹凸ではなく、５ｎｍ程度の高さの微細でランダムな表面形状となる。
実施形態において、窒化物領域（第１窒化物領域２１など）は、例えば、ＭＯＣＶＤ(有機金属気相)法、分子線エピタキシ(ＭＢＥ)法、ハライド気相成長(ＨＶＰＥ)法、スパッタ法、及び、パルスレーザー堆積法よりなる群から選択された少なくとも１つにより形成される。
第２実施形態に係る半導体装置の製造方法において、第１実施形態に関して説明した構成が適用されても良い。
実施形態によれば、特性の向上が可能な半導体装置及びその製造方法を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、第１層、第２層、窒化物領域、電極、及び、絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１層、 １０Ｅ…キャリア領域、 １１〜１５…第１〜第５部分領域、 ２０…第２層、 ２０ａ、２０ｂ…第１、第２部分、 ２１〜２３…第１〜第３窒化物領域、 ２１ｄ…第１凹部、 ２１ｐ…第１凸状部、 ２２ｄ…第２凹部、 ２２ｐ…第２凸状部、 ２３ａ〜２３ｃ…第１〜第３部分、 ２５、２６…窒化物領域、 ４１、４２…絶縁膜、 ５１〜５３…第１〜第３電極、 ６１…電流線、 ６２…線、 １１０、１１０ａ、１１０ｂ、１１９、１２０、１３０…半導体装置、 Ｈ…高さ、 Ｉｃ…電流、 Ｒ…抵抗、 ｈ１…高さ、 ｐｘ、ｐｙ…位置、 ｗ１…長さ

Claims (20)

  1. 炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む第１材料を含み、第１部分領域を含み、前記第１部分領域は、ｎ形及びｐ形の一方の第１導電形の第１層と、
    第１電極であって、前記第１部分領域から前記第１電極への方向は第１方向に沿う、前記第１電極と、
    前記第１部分領域と前記第１電極との間に設けられ、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１方向に突出した第１凸状部を含み、前記第１導電形の第１窒化物領域と、
    を備えた、半導体装置。
  2. 前記第１方向に対して垂直な方向沿う前記第１凸状部の長さは、０．２μｍ以上５μｍ以下である、請求項１記載の半導体装置。
  3. 前記第１方向に沿う前記第１凸状部の高さは、１０ｎｍ以上１０００ｎｍ以下である、請求項１記載の半導体装置。
  4. 前記第１窒化物領域は、第１凹部をさらに含む、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１窒化物領域は、網状、または、島状である、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１窒化物領域は、連続膜状である、請求項１〜４のいずれか１つに記載の半導体装置。
  7. 前記第１凸状部は、前記第１電極と接する、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１窒化物領域は、前記第１電極と接する、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１窒化物領域は、前記第１部分領域と接する、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第１窒化物領域の厚さは、１０ｎｍ以上２０００ｎｍ以下である、請求項１〜９のいずれか１つの記載の半導体装置。
  11. 前記第１材料は、前記炭化シリコンを含み、
    前記ｘ１は、０．３以下である、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第１導電形はｎ形であり、
    前記第１窒化物領域の＋ｃ軸方向は、前記第１層から前記第１電極への向きの成分を含む、請求項１１記載の半導体装置。
  13. 前記第１導電形はｐ形であり、
    前記第１窒化物領域の−ｃ軸方向は、前記第１層から前記第１電極への向きの成分を含む、請求項１１記載の半導体装置。
  14. 前記第１材料を含み前記ｎ形及び前記ｐ形の他方の第２導電形の第２層と、
    前記第２層と電気的に接続された第２電極と、
    をさらに備えた、請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 前記第２層の少なくとも一部は、前記第２電極と前記第１電極との間にあり、
    前記第１部分領域の少なくとの一部は、前記第２層と前記第１電極との間にある、請求項１４記載の半導体装置。
  16. 第２電極と、
    第３電極と、
    Ａｌｘ２Ｇ１−ｘ２Ｎ（０≦ｘ２＜１）を含む第２窒化物領域と、
    をさらに備え、
    前記第１層は、第２部分領域及び第３部分領域をさらに含み、
    前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、
    前記第３部分領域は、前記第１部分領域と前記第２部分領域との間にあり、
    前記第２部分領域から前記第２電極への方向は、前記第１方向に沿い、
    前記第３部分領域から前記第３電極への方向は、前記第１方向に沿い、
    前記第２窒化物領域は、前記第２部分領域と前記第２電極との間に設けられ、
    前記第２窒化物領域は、前記第１方向に突出した第２凸状部を含む、請求項１〜１３のいずれか１つに記載の半導体装置。
  17. 第１部分及び第２部分を含み、ＡｌｚＧａ１−ｚＮ（０＜ｚ≦１）を含む第３窒化物領域をさらに備え、
    前記第１層は、第４部分領域及び第５部分領域をさらに含み、
    前記第４部分領域は、前記第２方向において、前記第１部分領域と前記第３部分領域との間にあり、
    前記第５部分領域は、前記第２方向において、前記第３部分領域と前記第２部分領域との間にあり、
    前記第４部分領域から前記第１部分への方向は、前記第１方向に沿い、
    前記第５部分領域から前記第２部分への方向は、前記第１方向に沿う、請求項１６記載の半導体装置。
  18. 前記第３窒化物領域は、第３部分をさらに含み、
    前記第３部分は、前記第３部分領域と前記第３電極との間にある、請求項１７記載の半導体装置。
  19. 炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む第１材料を含みｎ形及びｐ形の一方の第１導電形の第１層の上に、Ａｌｘ１Ｇ１−ｘ１Ｎ（０≦ｘ１＜１）を含み第１凸状部を含み前記第１導電形の第１窒化物領域を形成し、
    前記第１窒化物領域の上に第１電極を形成する、半導体装置の製造方法。
  20. 前記第１窒化物領域の形成は、Ｖ族元素を含む第１原料ガスと、III属元素を含む第２原料ガスと、を前記第１層に向けて供給することを含み、
    単位時間当たりに供給されるＶ族元素の原子の数の前記単位時間当たりに供給されるIII族元素の原子の数に対する比は、５０００以下である請求項１９記載の半導体装置の製造方法。
JP2019018150A 2019-02-04 2019-02-04 半導体装置及びその製造方法 Active JP6967024B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019018150A JP6967024B2 (ja) 2019-02-04 2019-02-04 半導体装置及びその製造方法
US16/566,997 US10861944B2 (en) 2019-02-04 2019-09-11 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019018150A JP6967024B2 (ja) 2019-02-04 2019-02-04 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020126920A true JP2020126920A (ja) 2020-08-20
JP2020126920A5 JP2020126920A5 (ja) 2021-02-18
JP6967024B2 JP6967024B2 (ja) 2021-11-17

Family

ID=71837850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019018150A Active JP6967024B2 (ja) 2019-02-04 2019-02-04 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10861944B2 (ja)
JP (1) JP6967024B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008227014A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2012064663A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物半導体装置およびその製造方法
WO2012090252A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
WO2013054431A1 (ja) * 2011-10-14 2013-04-18 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2014038919A (ja) * 2012-08-14 2014-02-27 Univ Of Tokushima ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
JP2014103307A (ja) * 2012-11-21 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
WO2005124950A1 (ja) * 2004-06-18 2005-12-29 Nec Corporation Iii族窒化物半導体光素子およびその製造方法
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP2008071832A (ja) 2006-09-12 2008-03-27 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ族窒化物半導体素子およびその作製方法
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
US9064845B2 (en) * 2007-06-25 2015-06-23 Sensor Electronic Technology, Inc. Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact
TW200903838A (en) * 2007-07-06 2009-01-16 Huga Optotech Inc Optoelectronic device and the forming method thereof
JP5399021B2 (ja) 2008-08-28 2014-01-29 日本碍子株式会社 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
US9647076B2 (en) * 2011-11-21 2017-05-09 Sensor Electronic Technology, Inc. Circuit including semiconductor device with multiple individually biased space-charge control electrodes
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
WO2013161138A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
JP5616420B2 (ja) 2012-12-10 2014-10-29 日本碍子株式会社 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
JP6258148B2 (ja) * 2014-08-05 2018-01-10 株式会社東芝 半導体装置
WO2016074642A1 (en) * 2014-11-14 2016-05-19 The Hong Kong University Of Science And Technology Transistors having on-chip integrared photon source or photonic-ohmic drain to faciliate de-trapping electrons trapped in deep traps of transistors
US10141438B2 (en) * 2016-03-07 2018-11-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10600900B2 (en) * 2017-10-16 2020-03-24 Kabushiki Kaisha Toshiba Semiconductor device and electric apparatus
TWI693642B (zh) * 2017-12-22 2020-05-11 美商雷森公司 用於控制具有將由設置在半導體上的結構所吸收的預定波長之輻射量的方法
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008227014A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2012064663A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物半導体装置およびその製造方法
WO2012090252A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
WO2013054431A1 (ja) * 2011-10-14 2013-04-18 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2014038919A (ja) * 2012-08-14 2014-02-27 Univ Of Tokushima ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
JP2014103307A (ja) * 2012-11-21 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法

Also Published As

Publication number Publication date
JP6967024B2 (ja) 2021-11-17
US20200251562A1 (en) 2020-08-06
US10861944B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
JP6857786B2 (ja) ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP6473017B2 (ja) 化合物半導体基板
JP5529420B2 (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP4730422B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
KR102167864B1 (ko) 광전자 디바이스 및 이를 제조하는 방법
US9806223B2 (en) Optoelectronic semiconductor chip and method for the production thereof
JP7016311B2 (ja) 半導体装置
JP5460751B2 (ja) 半導体装置
JP2006303439A (ja) Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JP6967024B2 (ja) 半導体装置及びその製造方法
US20190181329A1 (en) Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP2011222765A (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP7462544B2 (ja) 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法
JP7441794B2 (ja) 核生成層の堆積方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
US20220283199A1 (en) Nitride semiconductor, wafer, semiconductor device, and method for manufacturing the nitride semiconductor
JP5956616B2 (ja) 窒化物半導体ショットキダイオード
US20050042864A1 (en) Ohmic contact structure and method for the production of the same
CN114730739A (zh) 半导体结构及其制作方法
JP2007234907A (ja) 接合ダイオード、および接合ダイオードを作製する方法
JP2007324327A (ja) ショットキバリアダイオードおよびエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211022

R151 Written notification of patent or utility model registration

Ref document number: 6967024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151