WO2012090252A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2012090252A1
WO2012090252A1 PCT/JP2010/007611 JP2010007611W WO2012090252A1 WO 2012090252 A1 WO2012090252 A1 WO 2012090252A1 JP 2010007611 W JP2010007611 W JP 2010007611W WO 2012090252 A1 WO2012090252 A1 WO 2012090252A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
group iii
semiconductor device
iii nitride
layer
Prior art date
Application number
PCT/JP2010/007611
Other languages
English (en)
French (fr)
Inventor
鳥羽隆一
門脇嘉孝
▲チョ▼明煥
李錫雨
張弼國
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
ウェーブスクエア，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社, ウェーブスクエア，インコーポレイテッド filed Critical Ｄｏｗａエレクトロニクス株式会社
Priority to EP10861317.5A priority Critical patent/EP2660855A4/en
Priority to JP2012550586A priority patent/JP5847732B2/ja
Priority to KR1020137016757A priority patent/KR20140007348A/ko
Priority to CN201080071007.2A priority patent/CN103283003B/zh
Priority to PCT/JP2010/007611 priority patent/WO2012090252A1/ja
Priority to US13/990,971 priority patent/US8963290B2/en
Publication of WO2012090252A1 publication Critical patent/WO2012090252A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a structure of a semiconductor device using a group III nitride semiconductor formed by epitaxial growth and a manufacturing method thereof.
  • Group III nitride semiconductors typified by GaN are widely used as materials for light-emitting elements and power elements such as blue and green LEDs (light-emitting diodes) and LDs (laser diodes) because of their wide band gaps.
  • silicon which is a representative semiconductor material
  • a large-diameter wafer obtained by cutting out a large-diameter bulk crystal is generally used.
  • a bulk crystal having a large diameter for example, 4 inches diameter or more.
  • a wafer obtained by heteroepitaxially growing the compound semiconductor on a substrate made of a different material is generally used.
  • a pn junction and a heterojunction constituting the LED and LD can be obtained by further epitaxial growth thereon.
  • sapphire is known as a material for an epitaxial growth substrate on which a GaN single crystal can be grown.
  • sapphire it is relatively easy to obtain a large-diameter bulk single crystal, and GaN can be heteroepitaxially grown on a substrate made of the single crystal by appropriately selecting the plane orientation. Thereby, a wafer on which a large-diameter GaN single crystal is formed can be obtained.
  • a pn junction is formed by forming a p-type GaN layer and an n-type GaN layer on a sapphire substrate.
  • obtaining a good p-type GaN layer means obtaining an n-type GaN layer.
  • a thick n-type GaN layer is formed on a sapphire substrate, and a thin p-type GaN layer is sequentially formed on the n-type GaN layer by epitaxial growth.
  • the sapphire serving as the substrate is insulative, electrical contact to the p-type GaN layer and the n-type GaN layer is often taken from the upper side (the side opposite to the substrate). Since sapphire is transparent, light emission can be extracted from the lower side in the light emitting element (flip chip structure).
  • FIG. 9 shows a simplified manufacturing process of the light emitting device having this configuration.
  • this manufacturing method first, as shown in FIG. 9A, an n-type GaN layer 92 and a p-type GaN layer 93 are sequentially formed on a sapphire substrate 91.
  • a buffer layer is often formed between the n-type GaN layer 92 and the sapphire substrate 91 in order to improve the crystallinity of the n-type GaN layer 92, but the description thereof is omitted here.
  • FIG. 9A shows a simplified manufacturing process of the light emitting device having this configuration.
  • the surface is partially etched to form a region where the n-type GaN layer 92 is exposed, and an n-side electrode 94 is formed in this portion, and the p-type is formed.
  • a p-side electrode 95 is formed on the surface of the GaN layer 93.
  • Patent Document 1 The material configuration of the electrode in such a configuration is described in Patent Document 1, for example.
  • a structure in which Cr or a Cr alloy is formed by sputtering as a layer in contact with the n-type GaN layer 92 in the n-side electrode 94 and an Au layer is formed thereon via Ti is formed on the n-type GaN layer 92.
  • Patent Document 2 describes that an alloy of Ti and Al has good ohmic contact characteristics with respect to the n-type GaN layer 92. That is, by connecting the electrodes having these configurations to the n-type GaN layer 92, the electrode resistance can be lowered, and a light emitting element having good light emission characteristics can be obtained.
  • FIG. 10 shows a simplified manufacturing method of the light emitting element having this configuration.
  • an n-type GaN layer 92 and a p-type GaN layer 93 are sequentially formed on a sapphire substrate 91 via a lift-off layer 96.
  • the lift-off layer 96 is removed by chemical treatment (chemical lift-off) or laser light irradiation (laser lift-off).
  • the sapphire substrate 91 and the n-type GaN layer 92 are separated, and the lower surface of the n-type GaN layer 92 is exposed.
  • FIG. 10A an n-type GaN layer 92 and a p-type GaN layer 93 are sequentially formed on a sapphire substrate 91 via a lift-off layer 96.
  • the lift-off layer 96 is removed by chemical treatment (chemical lift-off) or laser light irradiation (laser lift-off).
  • the sapphire substrate 91 and the n-type GaN layer 92 are separated, and the lower surface of the n-type GaN layer 92 is exposed.
  • the n-side electrode 94 can be formed on a part of the lower surface of the n-type GaN layer 92, and the p-side electrode 95 can be formed on the upper surface of the p-type GaN layer 93. .
  • the p-side electrode 95 can be formed on the upper surface of the p-type GaN layer 93. .
  • the area of the p-side electrode 95 that is not transparent to the light is increased, and the p-side electrode is formed over a wide range of the surface of the p-type GaN layer 93. 95 can also be formed.
  • the resistivity of the p-type GaN layer 93 is generally higher than that of the n-type GaN layer 92, widening the area of the p-side electrode 95 is effective in reducing the resistance of the electrode portion.
  • a material having a high reflectance with respect to the emission wavelength is used as the p-type ohmic electrode in contact with the p-type GaN layer, light from the light-emitting layer is reflected to the opposing surface side, and higher luminous efficiency can be obtained.
  • GaN which is a compound semiconductor
  • group IV semiconductors such as silicon.
  • the ⁇ 0001 ⁇ plane of GaN having a wurtzite structure is a so-called polar plane, and is composed of a (0001) Ga polar plane composed only of Ga atoms and an N (nitrogen) atom (000-1).
  • N (nitrogen) polar faces are formed in different orientations.
  • the upper surface is this (0001) Ga polar surface (hereinafter also referred to as Ga polar surface or Ga-Polar)
  • the lower surface parallel to the upper surface Is necessarily a (000-1) N polar face (hereinafter also referred to as a nitrogen polar face or N-Polar). Since the constituent elements of the two types of surfaces are completely different, their properties are also greatly different. Therefore, for example, in the configurations shown in FIGS. 9 and 10, when the upper surface of the n-type GaN layer 92 is a Ga polar surface, the lower surface is a nitrogen polar surface. In this case, when the n-type electrode is formed on the upper surface of the n-type GaN layer and when it is formed on the lower surface, the chemical reactivity, electrical characteristics, and the like are different.
  • n-type GaN layer when an n-type GaN layer is heteroepitaxially grown on a sapphire substrate, a sapphire substrate having a (0001) plane orientation in the c-axis direction is often used.
  • the crystal structure of sapphire is rhombohedral, it is generally expressed in a hexagonal system.
  • the upper surface of the n-type GaN layer 92 in FIGS. 9 and 10 is a (0001) Ga polar plane, and the lower surface is a (000-1) N polar plane.
  • the present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
  • the semiconductor device of the present invention is a semiconductor device comprising an n-type group III nitride semiconductor layer and an electrode that is in ohmic contact with the surface of the n-type group III nitride semiconductor layer, wherein the surface is a semipolar surface. It is characterized by being.
  • the semipolar plane is composed of ⁇ 10-1-1 ⁇ plane groups.
  • the surface is formed by anisotropic chemical etching a (000-1) N polar face of an n-type group III nitride semiconductor, and the surface of the n-type group III nitride semiconductor device is It has the unevenness
  • the n-type group III nitride semiconductor layer is a single crystal formed on a sapphire substrate by epitaxial growth
  • the (000-1) N polar surface is a surface on the sapphire substrate side obtained by separating the n-type group III nitride semiconductor layer and the sapphire substrate after epitaxial growth.
  • the electrode has a configuration in which titanium (Ti), nickel (Ni), and gold (Au) are sequentially stacked on the semipolar surface of the n-type group III nitride semiconductor layer.
  • the semiconductor device according to the present invention is characterized in that it operates when a current flows from the electrode in a direction perpendicular to the main surface of the surface.
  • the electrode is formed on a surface composed of a semipolar surface on one main surface side in the n-type group III nitride semiconductor layer, and the other electrode connected to the electrode is The n-type group III nitride semiconductor layer is formed on the other main surface (0001) group III polar surface side.
  • the other electrode is formed on a bottom surface of a recess structure formed on the other main surface side of the group III nitride semiconductor.
  • the other electrode has a structure in which chromium (Cr), nickel (Ni), and gold (Au) are sequentially stacked on a (0001) group III polar surface.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which an n-type group III nitride semiconductor layer is used, and a growth step of epitaxially growing the n-type group III nitride semiconductor layer on a growth substrate; A lift-off process for separating the n-type group III nitride semiconductor layer and the growth substrate and exposing a surface of the n-type group III nitride semiconductor layer on the growth substrate side; and the n-type group III nitride By performing anisotropic chemical etching on the surface on the growth substrate side in the semiconductor semiconductor layer, a surface with a semipolar surface exposed on the surface on the sapphire substrate side in the n-type group III nitride semiconductor layer is formed.
  • a surface etching step, and an electrode forming step of forming an electrode on the surface are separated.
  • the anisotropic etching in the surface etching step is wet etching using an alkaline solution.
  • the n-type nitride semiconductor layer is formed on the growth substrate via a lift-off layer, and the lift-off layer is selectively etched in the lift-off step. By doing so, the n-type group III nitride semiconductor layer and the growth substrate are separated.
  • a good ohmic junction can be formed with respect to the n-type group III nitride semiconductor also on the surface on the growth substrate side.
  • an electrode is formed on at least a semipolar plane of the n-type group III nitride semiconductor.
  • a polar (Polar) surface, a non-polar (None-polar) surface, and a semi-polar (Semi-polar) surface will be briefly described.
  • the nitride semiconductor single crystal has a wurtzite hexagonal structure, and a group III element surface and a nitrogen element surface are alternately stacked in the c-axis direction. Since the bond has some ionicity, spontaneous polarization occurs, and when strain is applied, piezo polarization is also added. Therefore, the polarization state is different between the (0001) group III plane and the (000-1) N (nitrogen) plane.
  • the elements exposed on the surface are in a ratio of 1: 1 for both the group III element and the nitrogen element, so that the polarization is canceled out and the so-called nonpolar plane has no apparent polarity.
  • the m-plane ⁇ 10-10 ⁇ and the a-plane ⁇ 11-20 ⁇ correspond to it.
  • a plane that forms an angle with respect to the c-axis (c-plane) is a semipolar plane, such as ⁇ 11-22 ⁇ plane, ⁇ 20-21 ⁇ plane, ⁇ 0-1-3 ⁇ plane, ⁇ 10-1
  • the -1 ⁇ plane corresponds to that.
  • the (0001) group III polar surface is expressed as a Ga polar surface for convenience, and even when expressed as a Ga polar surface, the surface is not limited to Ga, and may be a surface containing Al, In, or the like.
  • the ohmic characteristics can be improved as confirmed in the examples described later.
  • the reason is considered as follows.
  • Contact resistance is related to bending of the semiconductor band structure at the interface between the electrode and the semiconductor layer. It is clear that the curvature of the band structure is largely related to the polarity of the semiconductor surface. For this reason, when one kind of electrode material is selected, the ohmic characteristics can be obtained only on one of the polar faces, or the ohmic characteristics cannot be obtained on either polar face.
  • the semipolar plane has a different selectivity with respect to the electrode material than the polar plane, and in some cases, good ohmic characteristics can be obtained in a metal configuration different from other polar planes.
  • a group III nitride semiconductor is generally formed by heteroepitaxial growth on a substrate, and the growth surface cannot be freely selected from the viewpoint of obtaining good characteristics.
  • the growth surface itself is a polar surface so that good characteristics can be obtained in the growing group III nitride semiconductor, but the semipolar surface is forcibly exposed. By doing so, the electrode and the semipolar surface are brought into direct contact.
  • FIG. 1 is a process cross-sectional view showing a method for manufacturing this semiconductor device.
  • the n-type GaN layer 11 is formed on the sapphire substrate (growth substrate) 20 by heteroepitaxial growth, and the n-type GaN layer on the side where the sapphire substrate 20 is removed.
  • 11 is forcibly made a semipolar surface by anisotropic etching, and an n-side electrode (electrode) 12 is formed in contact with the surface.
  • the surface on which the n-side electrode 12 is formed is a semipolar surface, but this does not mean that this surface itself is a flat surface and this flat surface is a semipolar surface. This means that this surface is not a flat surface but is composed of fine irregularities, and the micro surface constituting the irregularities is a semipolar surface.
  • a metal chromium (Cr) film having a thickness of, for example, about 20 nm is formed as a lift-off layer 21 by, for example, a sputtering method or a vacuum evaporation method.
  • a sputtering method for example, a sputtering method or a vacuum evaporation method.
  • a single crystal having a quasi-hexagonal c-plane as a main surface is particularly preferably used.
  • the growth substrate and the lift-off layer are not limited to the above.
  • a substrate such as an AlN template may be used as the growth substrate.
  • a nitriding treatment may be performed in this state, for example, at a high temperature of 1040 ° C. or higher in an ammonia atmosphere.
  • a nitriding treatment may be performed in this state, for example, at a high temperature of 1040 ° C. or higher in an ammonia atmosphere.
  • the vicinity of the surface of the lift-off layer 21 is nitrided to become a chromium nitride layer.
  • the thickness of the chromium nitride layer can be set by adjusting the film thickness of the Cr film, the processing time, the temperature, and the like.
  • an n-type GaN layer 11 and a p-type GaN layer 13 are sequentially formed on the lift-off layer 21 (growth step).
  • layers such as a single quantum well and a multiquantum well structure are located between the n-type layer and the p-type layer.
  • the n-type GaN layer 11 is doped with an impurity serving as a donor
  • the p-type GaN layer 13 is doped with an impurity serving as an acceptor.
  • the n-type GaN layer 11 and the p-type GaN layer 13 with few crystal defects can be grown on the chromium nitride layer.
  • the surface (upper surface) of the n-type GaN layer 11 or the surface (upper surface) of the p-type GaN layer 12 grown thereon is a (0001) Ga surface.
  • the side in contact with the growth substrate is a (000-1) N polar plane.
  • the p-side electrode 14 is formed on the surface (upper surface) of the p-type GaN layer 13.
  • Ag can be used as the p-side electrode 14.
  • the p-side electrode 14 is patterned by photolithography using an etching method or the like.
  • the p-side electrode may be patterned by a lift-off method.
  • Ag can form a good ohmic contact with p-type GaN (Ga polar plane), and has a high reflectance of 85% or more, particularly in the visible light region. Therefore, as shown in FIG. The light from the light emitting layer is reflected on the surface side, which contributes to high efficiency of the light emitting element.
  • a copper block 32 is connected to the entire upper surface via a cap metal 31 as a support structure after the next lift-off process.
  • a cap metal 31 for example, Ni / Au can be used.
  • the support structure may be formed by a dry plating method, a wet plating method, or a bonding method with a bonding material between the support metal and the cap metal. Further, the material of the support structure portion may be a metal, an alloy, or a conductive semiconductor.
  • the lift-off layer 21 is removed by chemical treatment (lift-off process).
  • lift-off process By selective wet etching, only the lift-off layer 21 is selectively removed as shown in FIG. 1E without affecting the n-type GaN layer 11, the p-type layer 13, the support structure, and the like. Can do.
  • This process is the same as the process known as chemical lift-off described in JP2009-54888A.
  • the lower surface of the n-type GaN layer 11 is exposed. This surface is a (000-1) N polar surface opposite to the upper surface of the n-type GaN layer 11.
  • anisotropic wet etching is performed on the laminated structure of the n-type GaN layer 11 and the p-type GaN layer 12 where this surface is exposed (surface etching step).
  • anisotropic wet etching is different from etching for the purpose of removing the lift-off layer and cleaning the surface, which etches the surface evenly.
  • etching so that a semipolar surface appears with respect to a polar surface is called anisotropic etching. That is, in the present invention, the semipolar plane is a plane whose surface can be formed by etching the polar plane, and is, for example, a ⁇ 10-1-1 ⁇ plane group.
  • an alkaline etching solution such as a potassium hydroxide (KOH) solution, a sodium hydroxide (NaOH) solution, or a mixed alkali solution of both may be used.
  • KOH potassium hydroxide
  • NaOH sodium hydroxide
  • etching occurs when OH ⁇ ions oxidize group III atoms (Ga, Al) of GaN or AlGaN.
  • GaN since three nitrogen atoms exist below the Ga atom on the Ga polar face side, the OH-ion cannot oxidize Ga.
  • FIG. 2 The electron microscope (SEM) photograph of the form after this etching is shown in FIG. 2 (a: Ga polar plane, b: Nitrogen polar plane).
  • the hexagonal pyramid shape has six ⁇ 10-1-1 ⁇ planes having a hexagonal bottom surface on the (000-1) plane and an angle of 62 ° with respect to the bottom surface. A group appears. Whether it is the (10-1-1) plane can be determined by determining the angle of the side surface with respect to the bottom surface from shape observation by SEM observation.
  • the interface between the n-type GaN layer 11 and the n-side electrode (electrode) 12 is a saw having an angle of about 62 ° to the n-type GaN layer 11 side. It has a blade shape. As shown in FIG. 1 (f) and FIG. 2 (b), after the above etching, the surface shape is composed of unevenness composed of six ⁇ 10-1-1 ⁇ plane groups.
  • the effective surface area is about twice as large regardless of the size of the unevenness because it is composed of a group of ⁇ 10-1-1 ⁇ planes which are semipolar planes compared to a flat nitrogen polar plane. Thereby, even if the electrode dimensions in the planar direction are the same, the effective contact area with the n-type electrode is increased, which is effective in reducing the contact resistance value. Since the size of the unevenness can be controlled by the concentration, temperature, and time conditions of the etching solution, it should be a size that is suitable not only for reducing the above contact resistance value but also for improving the light extraction efficiency using Snell's law. Is preferred. For example, the height of the hexagonal pyramid shape is unevenness of 0.3 to 4.5 ⁇ m.
  • an n-side electrode (electrode) 12 is formed on the lower surface (semipolar surface after anisotropic etching) of the n-type GaN layer 11 in this state, for example, Ti / Ni. / Au (structure in which Ti, Ni, and Au are laminated in this order) is formed (electrode formation step).
  • This formation is preferably performed by, for example, a sputtering method or a vacuum evaporation method.
  • the film forming method and patterning method are the same as those for the p-side electrode 14. Since the surface of the n-type GaN layer 11 is composed of the semipolar plane as described above, the ohmic property between the n-side electrode 12 and the n-type GaN layer 11 is good, and the contact resistance can be reduced. .
  • the resistivity of the p-type GaN layer 13 is higher than the resistivity of the n-type GaN layer 11.
  • the configuration in which the area of the p-side electrode 14 and the area of the n-side electrode 11 are reduced as shown in FIG. 1 reduces the influence of the electrode resistance. preferable.
  • light emission is not taken out from the p-side electrode 14 side (reflected by the p-side electrode), and light emission is taken out from the small-area n-side electrode 12 side.
  • It can be a diode (light emitting element).
  • the above configuration that can reduce the resistance on the n-side electrode 12 side having a small area is extremely effective.
  • a semiconductor layer composed of an n-type layer and a p-type layer is sequentially grown on a growth substrate, and then the growth substrate is removed.
  • the reason for performing these steps is to take out the p-side electrode and the n-side electrode from different sides of the semiconductor layer after the stacked structure of the p-type layer and the n-type layer is formed.
  • this semiconductor device is a light emitting diode or a laser diode using this pn junction, the electrode resistance is lowered by such a configuration, and theoretically, the forward resistance is low and high luminous efficiency can be obtained.
  • Such a configuration is not limited to a light-emitting diode or a laser diode, but is clearly effective for all semiconductor devices that operate with a current flowing in a direction perpendicular to the main surface of the semiconductor layer.
  • Non-Patent Document 1 Schnitzer et al., Appl. Phys. Lett. 63 (1993) 2174.30% external quantum efficiency from surface textured, thin-film light-emitting diodes.
  • the light extraction efficiency is higher when the light emitting surface is formed with unevenness.
  • the n-side electrode may be formed on a part of the uneven surface after forming the unevenness, the process is simple, and this effect can be obtained at the same time.
  • the group III element of the III nitride semiconductor forming the electrode preferably contains Ga, and more preferably contains 30% or more of Ga.
  • the surface on which the electrode is formed is uneven, and the micro surface forming the uneven surface is a semipolar surface.
  • the entire surface on which the electrode is formed is a semipolar surface. It is clear that the electrode having the above-described configuration is effective even when it is configured in a plane (for example, when a GaN crystal is physically cut along a semipolar plane).
  • the n-side electrode is divided into two parts, an n-side first electrode and an n-side second electrode, and the latter has the same configuration as described above.
  • the n-side second electrode (electrode) is formed on the surface composed of a semipolar plane on one main surface side of the n-type GaN layer, as described above.
  • the n-side first electrode (other electrode) is formed on the other main surface side of the n-type GaN layer.
  • the n-side first electrode is formed on the bottom surface of the recess structure formed on the other main surface side.
  • the n-side second electrode and the n-side first electrode With the n-side second electrode and the n-side first electrode, it is possible to establish ohmic connection to the n-type GaN layer from both main surface sides of the n-type GaN layer. As a result, the total contact area between the n-type layer and the n-side electrode is increased to further reduce the electrode resistance and increase the effective light emitting area.
  • 3 (a) to 3 (e), 4 (f) to (i), 5 (j) and 5 (k) are a plan view (upper side) and a cross-sectional view (lower side) showing the method of manufacturing the semiconductor device. It is.
  • a cross section is a cross section in the location in which the n side electrode was formed.
  • an n-type GaN layer 11 and a p-type GaN layer 13 are sequentially formed on a sapphire substrate 20 via a lift-off layer 21 (growth step). Thereafter, a mask is formed on the p-type GaN layer 13, the growth layer other than the element region is removed by dry etching, and isolation grooves capable of individually separating the elements are formed (separation groove forming step).
  • a filler is formed at the removed lift-off layer 21 (not shown).
  • This filler is made of a material that can be etched together with the lift-off layer 21 in a later lift-off process, and may be the same material as the lift-off layer 21. This is because the etching path of the lift-off layer 21 is ensured even after the insulating layer 43 is formed.
  • a groove 41 reaching the n-type GaN layer 11 from the surface of the p-type GaN layer 13 is formed.
  • the groove 41 has an annular shape (square annular shape) in plan view, and its depth extends through the p-type GaN layer 13 to the middle of the n-type GaN layer 11.
  • the groove 41 can be deformed into a comb shape, a well-shaped shape, a grid shape, a concentric shape, or the like in a plan view.
  • the n-side first electrode 42 is formed on the bottom surface of the groove 41. Since the surface on which the n-side first electrode 42 is directly formed is a growth surface of the n-type layer 11, it is generally a Ga polar surface.
  • the material of the n-side first electrode 42 capable of making ohmic contact for example, the same material as described in Patent Documents 1 and 2 may be used, but Cr / Ni / Au is used as will be described later. Is preferred.
  • the shape of the n-side first electrode 42 corresponds to the groove 41 and is a square ring whose width is narrower than that of the groove 41. With this configuration, the n-side first electrode 42 is formed on the bottom surface of the recess structure in the n-type GaN layer 11.
  • the insulating layer 43 is formed in a form that fills the groove 41 and covers the ends of the p-type GaN layer 13 and the n-type GaN layer 11. However, most of the surface of the p-type GaN layer 13 is exposed.
  • the insulating layer 43 it is possible to form a film in this form, and for example, SiO2 or the like can be used as a highly insulating material.
  • the patterning of the insulating layer 43 can be performed by using photolithography and etching.
  • Ti may be inserted on the Au as an adhesion metal.
  • the p-side electrode 44 is formed so as to cover the surface of the p-type GaN layer 13 and the insulating layer 43 on the groove 41.
  • the surface on which the p-side electrode 44 is formed is the same as in the case of FIG. 1C, and Ag or the like can also be used as the material. The same applies to the patterning and the like.
  • a copper block 46 is connected to the entire surface on the side where the p-side electrode 44 is formed via a cap metal 45.
  • the copper block 46 will be a support structure portion of the semiconductor layer thereafter.
  • the support structure portion may be formed by a dry plating method, a wet plating method, or a bonding method with a bonding material between the support metal and the cap metal. Further, the material of the support structure portion may be a metal, an alloy, or a conductive semiconductor.
  • the shape of the support structure is preferably the same as the shape described in International Application PCT / JP2009 / 069230.
  • the sapphire substrate 20 is separated by removing the lift-off layer 21 (lift-off process). Thereby, the lower surface of the n-type GaN layer 11 is exposed. As described above, this surface is a nitrogen polar surface. This state is shown upside down in FIG. 4 (h).
  • a surface etching step similar to that shown in FIG. 1F is performed (surface etching step).
  • the nitrogen polar face is etched, and hexagonal pyramid irregularities formed of six ⁇ 10-1-1 ⁇ face groups which are semipolar faces are formed on the surface of the n-type GaN layer 11.
  • contact holes 47 are formed in the n-type GaN layer 11 at locations corresponding to the two vertices of the square annular n-side first electrode 42.
  • the n-side first electrode 42 is exposed on the bottom surface of the contact hole 47.
  • the process of forming the contact hole 47 is based on dry etching, since the Cr / Ni / Au Ni used for the first electrode can serve as an etch stop layer, the etching stop reproducibility is excellent.
  • Conventionally used Cr or Cr alloy / Ti / Au and Ti / Al / Ti / Au have poor reproducibility of etch stop, and the latter has an oxide film formed when Al is exposed. A problem arises because the contact resistance with the electrode increases.
  • the contact hole 47 is buried and an n-side second electrode 48 is formed in a wider range (electrode formation step).
  • the n-side second electrode 48 the same material as that of the n-side electrode 12 in the case of FIG. 1 can be used. That is, Ti / Ni / Au can be used as a material suitable for the (10-1-1) plane which is a semipolar plane. Since Ni as an etch stop layer of the n-side first electrode 42 can maintain a clean surface, the n-side first electrode 42 and the n-side second electrode 48 can be easily joined, and the junction is highly resistant by oxidation. There will be no change.
  • the n-type GaN layer 11 can be contacted from the Ga polar face side by the n-side first electrode 42 and from the nitrogen polar face side by the n-side second electrode 48.
  • the n-side first electrode 42 using a material made of Cr / Ni / Au is used on the Ga polar face side.
  • the face directly contacting the n-side second electrode 48 is converted to a ⁇ 10-1-1 ⁇ face that is a semipolar face, and Ti / Ni / Au By adopting a layer structure, good ohmic contact can be obtained.
  • the n-side first electrode 42 and the n-side second electrode 48 are configured as shown in FIG. 5 (k), the area where this electrode blocks this light emission can be reduced, and high luminous efficiency can be obtained. It is possible. For this reason, it becomes a light emitting element of a favorable characteristic.
  • the layout and shape of the n-side first electrode 42 and the n-side second electrode 48 can be appropriately changed. The arrangement of the contact holes 47 and the like can be appropriately set according to this.
  • an n-side electrode is formed on the three types of Ga polar face, nitrogen polar face, and hexagonal pyramid-shaped semipolar face by vacuum vapor deposition (the degree of vacuum during vapor deposition is 8 ⁇ 10 ⁇ 4 Pa or less). The results of examining the characteristics will be described.
  • a sapphire substrate (C surface) was used as a growth substrate, Cr (thickness 20 nm) was formed on the sapphire substrate by sputtering, and nitriding was performed at 1080 ° C. in an ammonia atmosphere.
  • the nitriding treatment is performed in order to improve the crystallinity of the upper n-type GaN layer and facilitate lift-off.
  • n-type GaN Si-doped carrier concentration: about 5 ⁇ 10 18 cm ⁇ 3 , thickness 5 ⁇ m
  • the exposed surface after the lift-off process is a (000-1) N polar surface opposite to the above.
  • etching treatment at 60 ° C. for 30 minutes using a 6 mol / L KOH aqueous solution, a surface shape as shown in FIG. 7 was obtained.
  • the irregularities had a hexagonal pyramid shape, and the triangular surface of the hexagonal pyramid shape was at an angle of 62 ° with respect to the (000-1) bottom surface. -1-1 ⁇ face group was confirmed.
  • Electrodes made of various materials are formed on the three types of semipolar planes formed as described above, (0001) Ga plane and (000-1) N plane which are not subjected to an etching step, and TLM (Transmission Line) is formed.
  • the current-voltage characteristics at the contacts were examined by the Model method.
  • TLM method electrodes having a length of 400 ⁇ m and a width of 150 ⁇ m were formed at intervals of 20, 40, 80, and 160 ⁇ m.
  • the current-voltage characteristics were measured by contacting prober needles with these electrode patterns.
  • FIG. 8 shows the current-voltage characteristics when the electrode spacing is 80 ⁇ m.
  • FIGS. 8 (a) to 8 (c) show the case of Cr / Ni / Au, and no heat treatment after film formation (As Depo). .), Samples after heat treatment at 250 ° C. and 400 ° C.
  • the heat-resistant temperature of a silicone-based resin-encapsulated package with a high heat-resistant temperature is about 150 ° C., so it is rare that the device is used at 150 ° C. or higher, and there is no problem in practicality as an electrode. It is judged that there is. For example, as shown in FIG. 8D to FIG. 8F, there is rectification on the Ga polar face, and good ohmic characteristics cannot be obtained.
  • the resistance value is smaller on the N-polar surface than on the Ga-polar surface, the ohmic characteristics are inferior to that on the semipolar surface. Rather, since the formation of the n-side electrode is performed at the final stage after the lift-off, it is not necessarily necessary to apply heat to the element after forming the n-side electrode. Therefore, for example, it is practically preferable to obtain ohmic characteristics in the range from As Depo to 250 ° C.
  • the n-side electrode In a metal configuration in which ohmic characteristics cannot be obtained unless heat treatment is performed at a higher temperature, for example, 400 ° C., the n-side electrode
  • diffusion at a p-side electrode or a junction formed in advance or a problem such as peeling due to a difference in thermal expansion coefficient between Cu and the group III nitride semiconductor used for the support structure occurs. Not suitable.
  • the n-side first electrode 42 can be made of Cr / Ni / Au that can form a good ohmic contact with the Ga polar surface.
  • the contact resistance can be particularly reduced, so that the area of the n-side electrode can be reduced and the efficiency of the light emitting element can be increased.
  • a dispersive electrode in order to make the current density flowing in the element uniform, not only the bonding pad or bump part for connection to the outside of the element but also an auxiliary It is common to install a dispersive electrode.
  • the n-side first electrode 42 may be a main dispersion electrode
  • the n-side second electrode 48 may be an auxiliary dispersion electrode.
  • the electrode area on the element surface can be reduced, light shielding by the electrode is reduced, and the efficiency of the light emitting element can be increased.
  • the first electrode and the second electrode layout can be combined and modified as shown in FIG.
  • Ti / Al electrodes were formed on the Ga polar face, the nitrogen polar face and the semipolar face as ohmic electrodes of the n-type nitride semiconductor.
  • the film thicknesses of Ti and Al were 20 nm and 300 nm, respectively. Other than that was produced by the same method as in Example 1. As Depo. In the state, the current-voltage characteristics of the Ga polar plane, nitrogen polar plane and semipolar plane were all in a good linear relationship, and the ohmic characteristics were good.
  • the contact resistance value ⁇ c is 6 ⁇ 10 ⁇ 5 ⁇ ⁇ cm 2 for the Ga polar surface, 4 ⁇ 10 ⁇ 4 ⁇ ⁇ cm 2 for the nitrogen polar surface, and 6 ⁇ 10 ⁇ 4 ⁇ ⁇ cm 2 for the semipolar surface.
  • the nitrogen polar surface and the semipolar surface were about one digit larger than the Ga polar surface, and the semipolar surface had the highest resistance.
  • the contact resistance value is 1 ⁇ 10 ⁇ 3 ⁇ ⁇ cm 2 for the Ga polar surface sample, 6 ⁇ 10 ⁇ 3 ⁇ ⁇ cm 2 for the nitrogen polar surface, and 5 ⁇ 10 5 for the semipolar surface.
  • the contact resistance value increased, and the Ga polar face had ohmic properties, but the ones on the nitrogen polar face and the semipolar face lost their linearity and became ohmic. lost. From the above, it was reconfirmed that the Ti / Al electrode can be practically used as an ohmic electrode material with respect to the Ga polar face. However, when this electrode is used as the n-side first electrode 42 in the semiconductor device having the structure shown in FIG. 5K, Ti is more easily etched than Ni in dry etching when forming a through hole.
  • the reproducibility of the etch stop is poor, and the oxide film on the Al surface generated during the process in the atmosphere has an adverse effect on the contact resistance with the n-side second electrode 48 and is likely to increase the resistance.
  • the resistance value is inferior to that when Ti / Ni / Au is applied to a semipolar surface, and there is a problem of heat resistance. I understood.
  • the Ti / Al-based electrode conventionally used for the Ga polar face is not suitable for the Ga polar face side having a structure as shown in FIG.
  • the Ti / Ni / Au electrode in particular has a good ohmic contact when the n-side electrode is formed on the semipolar plane, and on the side where the growth substrate is removed using this electrode. It was shown that a semiconductor device having a good n-side electrode can be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　ｎ型ＩＩＩ族窒化物半導体に対して良好なオーミック接合をとる。　図１（ｂ）において、リフトオフ層２１上に、ｎ型ＧａＮ層１１、ｐ型ＧａＮ層１３を順次成膜する（成長工程）。図１（ｃ）に示されるように、ｐ型ＧａＮ層１３の表面（上面）にｐ側電極１４を形成する。図１（ｄ）に示されるように、キャップメタル３１を介して銅ブロック３２を上面全体に形成する。その後、化学的処理によってリフトオフ層２１を除去する（リフトオフ工程）。次に、この面が露出したｎ型ＧａＮ層１１とｐ型ＧａＮ層１２の積層構造に対して、異方性ウェットエッチングを行う（表面エッチング工程）。図１（ｆ）に示されるように、上記のエッチング後のＮ極性面は、その表面形状が｛１０－１－１｝面群で構成された凹凸からなる。次に、図１（ｇ）に示されるように、この状態のｎ型ＧａＮ層１１の下面に、ｎ側電極（電極）１２を形成する（電極形成工程）。

Description

半導体装置及びその製造方法
　本発明は、エピタキシャル成長によって形成されたＩＩＩ族窒化物半導体を用いた半導体装置の構造、及びその製造方法に関する。
　ＧａＮに代表されるＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子やパワー素子の材料として広く用いられている。半導体材料の代表であるシリコンにおいては、大口径のバルク結晶を切り出して得られた大口径のウェハが一般的に用いられている。これに対して、こうした化合物半導体においては、大口径（例えば４インチ径以上）のバルク結晶を得ることが極めて困難である。このため、こうした化合物半導体を用いた半導体装置を製造するに際しては、これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また、ＬＥＤやＬＤを構成するｐｎ接合やヘテロ接合も、更にこの上にエピタキシャル成長を行うことによって得られる。
　例えば、ＧａＮ単結晶を成長させることのできるエピタキシャル成長用基板の材料としては、サファイア等が知られている。サファイアは、大口径のバルク単結晶を得ることが比較的容易であり、かつその面方位を適宜選択することにより、その単結晶からなる基板上にＧａＮをヘテロエピタキシャル成長させることができる。これにより、大口径のＧａＮ単結晶が形成されたウェハを得ることができる。
　ここで、サファイア基板上にｐ型ＧａＮ層とｎ型ＧａＮ層が形成されることによってｐｎ接合が形成されるが、一般に、良質なｐ型ＧａＮ層を得ることは、ｎ型ＧａＮ層を得ることに比べて困難である。このため、通常この構成においては、サファイア基板上に厚いｎ型ＧａＮ層が形成され、ｎ型ＧａＮ層の上に薄いｐ型ＧａＮ層が順次エピタキシャル成長によって形成される。この構成においては、基板となるサファイアが絶縁性であるため、ｐ型ＧａＮ層、ｎ型ＧａＮ層への電気的接触は、共に上側（基板と反対側）から取り出される場合が多い。サファイアは透明であるために、発光素子においては、発光は下側から取り出すことができる（フリップチップ構造）。
　この構成の発光素子の製造工程を簡略化して示したのが図９である。この製造方法においては、まず、図９（ａ）に示されるように、サファイア基板９１上にｎ型ＧａＮ層９２、ｐ型ＧａＮ層９３が順次形成される。なお、実際にはｎ型ＧａＮ層９２とサファイア基板９１の間には、ｎ型ＧａＮ層９２の結晶性を向上させるために緩衝層が形成される場合が多いが、ここではその記載を省略している。その後、図９（ｂ）に示されるように、この表面が部分的にエッチングされることによってｎ型ＧａＮ層９２が露出した領域が形成され、この部分にｎ側電極９４が形成され、ｐ型ＧａＮ層９３の表面にｐ側電極９５が形成される。
　こうした構成における電極の材料構成については、例えば特許文献１に記載されている。ここでは、ｎ側電極９４において特にｎ型ＧａＮ層９２と接触する層としてＣｒ又はＣｒ合金をスパッタリングにより形成し、その上にＴｉを介してＡｕ層を形成した構造が、ｎ型ＧａＮ層９２に対して良好なオーミック接触特性をもつことが記載されている。また、特許文献２には、ＴｉとＡｌの合金が、ｎ型ＧａＮ層９２に対して良好なオーミック接触特性をもつことが記載されている。すなわち、これらの構成の電極をｎ型ＧａＮ層９２に接続させることにより、電極抵抗を低くすることができ、良好な発光特性をもつ発光素子を得ることができる。
　図９の構成においては、発光は下側から取り出されるが、図９（ｂ）中の右側において上側でｎ型ＧａＮ層９２が露出した領域は発光には全く寄与しない。このため、より高い発光効率をもつ形態として、成長用基板となったサファイア基板を除去し、ｎ型ＧａＮ層の裏側にｎ側電極を形成した構成も用いられている。この構成の発光素子の製造方法を簡略化して示したのが図１０である。
　この製造方法においては、まず、図１０（ａ）に示されるように、サファイア基板９１上に、リフトオフ層９６を介してｎ型ＧａＮ層９２、ｐ型ＧａＮ層９３が順次形成される。その後、図１０（ｂ）に示されるように、リフトオフ層９６は、化学的処理（ケミカルリフトオフ）やレーザー光の照射（レーザーリフトオフ）により、除去される。これによって、サファイア基板９１とｎ型ＧａＮ層９２は分離され、ｎ型ＧａＮ層９２の下面が露出する。これにより、図１０（ｃ）に示されるように、ｎ型ＧａＮ層９２の下面の一部にｎ側電極９４を、ｐ型ＧａＮ層９３の上面にｐ側電極９５をそれぞれ形成することができる。この構成においては、図９の構成よりも実質的な発光面積を大きくとることができるため、高い発光効率が得られる。また、ｐ型ＧａＮ層９３の上面側からは光を取り出す必要がないので、光に対して透明でないｐ側電極９５の面積を大きくし、ｐ型ＧａＮ層９３の表面の広い範囲にｐ側電極９５を形成することもできる。一般にｐ型ＧａＮ層９３の抵抗率はｎ型ＧａＮ層９２と比べて高いため、ｐ側電極９５の面積を広くすることは、電極部分の抵抗低減において有効である。また、ｐ型ＧａＮ層と接触するｐ型オーミック電極として、発光波長に対する反射率の高い材料を用いれば、発光層からの光を対抗面側に反射させ、更に高い発光効率が得られる。
特開２００５－１９７６７０号公報 特開平７－４５８６７号公報
　しかしながら、化合物半導体であるＧａＮは、シリコン等のＩＶ族半導体とは異なり、２種類の元素から構成されている。このため、その結晶構造においては方向性がある、あるいは極性をもつ結晶面が存在する。例えば、ウルツ鉱構造をもつＧａＮの｛０００１｝面は、いわゆる極性面であり、Ｇａ原子のみから構成される（０００１）Ｇａ極性面と、Ｎ（窒素）原子のみから構成される（０００－１）Ｎ（窒素）極性面の２種類が異なる向きで形成される。ＧａＮの単結晶においては、仮に上側の面がこの（０００１）Ｇａ極性面（以降、Ｇａ極性面もしくはＧａ－Ｐｏｌａｒとも表記する）であった場合には、上側の面と平行な下側の面は必ず（０００－１）Ｎ極性面（以降、窒素極性面もしくはＮ－Ｐｏｌａｒとも表記する）となる。この２種類の面の構成元素は全く異なるために、その性質も大きく異なる。従って、例えば図９や図１０に示された構成においては、ｎ型ＧａＮ層９２の上面がＧａ極性面である場合には、その下面は窒素極性面となる。この場合、ｎ型電極がｎ型ＧａＮ層の上面に形成された場合と、下面に形成された場合とでは、その化学反応性や電気的特性等は異なる。
　実際にサファイア基板上にｎ型ＧａＮ層をヘテロエピタキシャル成長させる場合、ｃ軸方向の（０００１）面方位のサファイア基板を用いることが多い。なお、サファイアの結晶構造は菱面体晶系であるが、通常六方晶系で近似的に表記される。この場合、一般的には、図９、１０におけるｎ型ＧａＮ層９２の上面は（０００１）Ｇａ極性面となり、下面が（０００－１）Ｎ極性面となる。
　これに対して、特許文献１、２に記載されたｎ側電極については、いずれも、図９に示されたような、サファイア基板９１上に形成されたｎ型ＧａＮ層９２の上面（サファイア基板９１と反対側の面：Ｇａ極性面）に対してのみ有効性が示されていた。この点について、発明者が検討を行ったところ、図１０に示されたようなｎ型ＧａＮ層９２の下面（窒素極性面）に対しては、本発明者らにより、特許文献１に記載されたｎ型層用の電極は、オーミック性がなく、特許文献２に記載されたｎ型層用の電極は、高抵抗で耐熱性が無いことが確認された。
　このため、エピタキシャル成長用基板上に形成されたｎ型ＩＩＩ族窒化物半導体層の、エピタキシャル成長用基板側の面において良好な特性をもつ電極を得ることは困難であった。すなわち、実際の半導体装置中においては、ｎ型ＩＩＩ族窒化物半導体に対して良好なオーミック接合をとることができない場合があった。
　本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
　本発明は、上記課題を解決すべく、以下に掲げる構成とした。
　本発明の半導体装置は、ｎ型ＩＩＩ族窒化物半導体層と、当該ｎ型ＩＩＩ族窒化物半導体層の表面にオーミック接触する電極とを具備する半導体装置であって、前記表面は半極性面であることを特徴とする。また、半極性面は{１０－１－１}面群で構成される。
　本発明の半導体装置において、前記表面はｎ型ＩＩＩ族窒化物半導体の（０００－１）Ｎ極性面を異方性化学エッチングすることによって形成され、前記ｎ型ＩＩＩ族窒化物半導体装置の表面は前記半極性面で構成された凹凸を具備することを特徴とする。
　本発明の半導体装置において、前記ｎ型ＩＩＩ族窒化物半導体層はエピタキシャル成長によってサファイア基板上に形成された単結晶であり、
　前記（０００－１）Ｎ極性面は、エピタキシャル成長後に前記ｎ型ＩＩＩ族窒化物半導体層と前記サファイア基板を分離することによって得られた前記サファイア基板側の面であることを特徴とする。
本発明の半導体装置は、前記電極は、前記ｎ型ＩＩＩ族窒化物半導体層の半極性面にチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）が順次積層された構成を具備することを特徴とする。
　本発明の半導体装置は、前記電極から前記表面における主面と垂直方向に電流が流されて動作することを特徴とする。
　本発明の半導体装置は、前記電極が前記ｎ型ＩＩＩ族窒化物半導体層における一方の主面側において半極性面で構成された表面上に形成され、かつ前記電極と連結された他の電極が前記ｎ型ＩＩＩ族窒化物半導体層における他方の主面（０００１）ＩＩＩ族極性面側に形成されたことを特徴とする。
　本発明の半導体装置において、前記他の電極は、前記ＩＩＩ族窒化物半導体における他方の主面側で形成されたリセス構造の底面に形成されたことを特徴とする。
　本発明の半導体装置において、前記他の電極は、（０００１）ＩＩＩ族極性面にクロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）が順次積層された構成を具備することを特徴とする。
　本発明の半導体装置の製造方法は、ｎ型ＩＩＩ族窒化物半導体層が用いられる半導体装置の製造方法であって、前記ｎ型ＩＩＩ族窒化物半導体層を成長用基板上にエピタキシャル成長させる成長工程と、前記ｎ型ＩＩＩ族窒化物半導体層と前記成長用基板とを分離し、前記ｎ型ＩＩＩ族窒化物半導体層における前記成長用基板側の面を露出させるリフトオフ工程と、前記ｎ型ＩＩＩ族窒化物半導体層における前記成長用基板側の面に対して異方性化学エッチングを施すことにより、前記ｎ型ＩＩＩ族窒化物半導体層における前記サファイア基板側の面において半極性面が露出した表面を形成する表面エッチング工程と、前記表面上に電極を形成する電極形成工程と、を具備することを特徴とする。
　本発明の半導体装置の製造方法において、前記表面エッチング工程における異方性エッチングは、アルカリ系溶液を用いたウェットエッチングであることを特徴とする。
　本発明の半導体装置の製造方法は、前記成長工程において、前記ｎ型窒化物半導体層はリフトオフ層を介して前記成長用基板上に形成され、前記リフトオフ工程において、前記リフトオフ層を選択的にエッチングすることにより、前記ｎ型ＩＩＩ族窒化物半導体層と前記成長用基板とを分離することを特徴とする。
　本発明は以上のように構成されているので、成長用基板側の面においてもｎ型ＩＩＩ族窒化物半導体に対して良好なオーミック接合をとることができる。
本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 極性面に対して異方性エッチング後のＧａＮ表面のＳＥＭ写真（ａ：Ｇａ極性面、ｂ：Ｎ極性面）である。 本発明の実施の形態に係る半導体装置の製造方法の変形例を示す工程毎（その１）の上面図（上側）、断面図（下側）である。 本発明の実施の形態に係る半導体装置の製造方法の変形例を示す工程毎（その２）の上面図（上側）、断面図（下側）である。 本発明の実施の形態に係る半導体装置の製造方法の変形例を示す工程毎（その３）の上面図（上側）、断面図（下側）である。 変形例におけるｎ側第１電極とｎ側第２電極の構成の例である。 実施例における表面の異方性エッチング後の形状のＳＥＭ写真である。 Ｇａ極性面、Ｎ極性面ならびに半極性面上に形成したＣｒ／Ｎｉ／Ａｕ電極の電流－電圧特性の熱処理温度依存性（（ａ）Ａｓ－ｄｅｐｏ．状態、（ｂ）２５０℃での熱処理後、（ｃ）４００℃での熱処理後）、並びに電極がＴｉ／Ｎｉ／Ａｕの場合の電流－電圧特性の熱処理温度依存性（（ｄ）Ａｓ－ｄｅｐｏ．状態、（ｅ）２５０℃での熱処理後、（ｆ）４００℃での熱処理後）である。 従来の発光素子の一例の製造方法を簡略化して示す図である。 従来の発光素子の他の一例の製造方法を簡略化して示す図である。
　以下、本発明の実施の形態に係る半導体装置について説明する。この半導体装置においては、ｎ型ＩＩＩ族窒化物半導体の少なくとも半極性面において電極が形成される。
ここで、極性（Ｐｏｌａｒ）面と無極性(Ｎｏｎｅ－ｐｏｌａｒ)面および半極性（Ｓｅｍｉ－ｐｏｌａｒ）面について簡単に説明する。窒化物半導体単結晶はウルツ型六方晶系の構造をとり、ｃ軸方向にはＩＩＩ族元素面と窒素元素面が交互に積層された形態となる。結合は若干のイオン性を持つため、自発分極が生じるとともに歪が加わるとピエゾ分極も加わる。そのため、（０００１）ＩＩＩ族面と（０００－１）Ｎ（窒素）面とでは分極の状態が異なることになる。一方、ｃ軸に平行な面では表面に露出する元素がＩＩＩ族元素、窒素元素ともに１：１の比率であるため分極が打ち消され見かけ上極性をもたない所謂無極性面となる。ｍ面｛１０－１０｝、ａ面｛１１－２０｝がそれに相当する。ｃ軸（ｃ面）に対して斜めに角度をなす面が半極性面であり、例えば｛１１－２２｝面、｛２０－２１｝面、｛０－１－３｝面、｛１０－１－１｝面などがそれに相当する。
なお、（０００１）ＩＩＩ族極性面を便宜的にＧａ極性面と表記しており、Ｇａ極性面と表記しても表面はＧａに限らず、Ａｌ、Ｉｎ等を含む面であって良い。
　電極を形成する面を半極性面とすることによって、後述する実施例で確認されるように、オーミック特性を改善することができる。この理由は、以下の通りと考えられる。コンタクト抵抗には、電極と半導体層との界面における半導体のバンド構造の曲がりが関連する。このバンド構造の曲がりには、半導体表面の極性が大きく関わることは明らかである。このため、ある１種類の電極材料を選択した場合においては、一方の極性面においてしかオーミック特性が得られない、あるいは、どちらの極性面に対してもオーミック特性が得られないという現象が生ずる。半極性面は、極性面に比べると電極材料に対する選択性は異なり、他の極性面とは異なる金属構成において良好なオーミック特性が得られる場合がある。
一方で、一般に基板上におけるヘテロエピタキシャル成長によってＩＩＩ族窒化物半導体は形成され、良好な特性を得るという観点においては、その成長面を自由に選択することはできない。現在、分極の影響を低減するために、無極性面である（１０－１０）面（ｍ面）や（２０－２１）半極性面上などでのエピタキシャル技術の開発も進んできているものの結晶性等で課題が有り、一般には（０００１）ｃ面が使用されている。そこで、本実施の形態においては、以下に説明するように、成長するＩＩＩ族窒化物半導体において良好な特性が得られるように成長面自体は極性面とするものの、強制的に半極性面を露出させることによって電極と半極性面とを直接接触させる。
　図１は、この半導体装置の製造方法を示す工程断面図である。この半導体装置１０においては、図１０の例と同様に、ヘテロエピタキシャル成長によってサファイア基板（成長用基板）２０上にｎ型ＧａＮ層１１が形成され、サファイア基板２０が除去された側のｎ型ＧａＮ層１１の表面を異方性エッチングにより強制的に半極性面にし、その表面に接してｎ側電極（電極）１２が形成される。ｎ側電極１２が形成される面は半極性面で構成されるが、これはこの面自身が平面でありこの平面が半極性面となっていることを意味するものではない。この面が平面ではなく細かな凹凸で構成され、この凹凸を構成するミクロな表面が半極性面となっていることを意味する。
　図１（ａ）において、成長用基板としたサファイア基板２０上に、リフトオフ層２１として、例えば２０ｎｍ程度の膜厚の金属クロム（Ｃｒ）を、例えばスパッタリング法や真空蒸着法等によって形成する。サファイア基板２０としては、この上に単結晶のＧａＮを得るためには、擬似六方晶構造のｃ面を主面とする単結晶が特に好ましく用いられる。なお、成長用基板やリフトオフ層は上記に限るものではない。成長用基板としては、例えば、ＡｌＮテンプレート等の基板を用いてもよい。
　この後、特開２００９－５４８８８号公報に記載されるように、この状態で窒化処理、例えばアンモニア雰囲気で１０４０℃以上の高温とする工程を行ってもよい。これにより、リフトオフ層２１表面付近は窒化され、窒化クロム層となる。この窒化クロム層の厚さは、Ｃｒの成膜膜厚、処理時間、温度等の調整によって設定することが可能である。
　その後、図１（ｂ）において、特開２００９－５４８８８号公報に記載されるように、リフトオフ層２１上に、ｎ型ＧａＮ層１１、ｐ型ＧａＮ層１３を順次成膜する（成長工程）。なおここでは発光層を省略しているが、単量子井戸、多量子井戸構造等の層がｎ型層、ｐ型層間に位置する。また、ｎ型、ｐ型層はＧａＮに限定されるのではなく、ＡｌｘＩｎｙＧａｚＮ（ｘ+ｙ+ｚ＝１）などであっても良い。この成膜は、例えばＭＯＣＶＤ法やＭＢＥ法で行われ、ｎ型ＧａＮ層１１にはドナーとなる不純物が、ｐ型ＧａＮ層１３にはアクセプタとなる不純物がそれぞれドーピングされる。特開２００９－５４８８８号公報等に記載されるように、窒化クロム層上においては、結晶欠陥の少ないｎ型ＧａＮ層１１及びｐ型ＧａＮ層１３を成長させることができる。ここで、一般的には、サファイア基板２０のｃ面上には、［０００１］Ｇａ方位で成長する。すなわち、ｎ型ＧａＮ層１１の表面（上面）、あるいはこの上に成長したｐ型ＧａＮ層１２の表面（上面）は、（０００１）Ｇａ面となる。また、成長用基板に接する側は（０００－１）Ｎ極性面となる。
次に、図１（ｃ）に示されるように、ｐ型ＧａＮ層１３の表面（上面）にｐ側電極１４を形成する。ｐ側電極１４としては、例えばＡｇを用いることができる。その後、フォトリソグラフィを用い、エッチング法等を用いてｐ側電極１４をパターニングする。なお、ｐ側電極のパターニングはリフトオフ法によってもよい。Ａｇはｐ型ＧａＮ（Ｇａ極性面）に対して良好なオーミックコンタクトを形成することができるとともに、特に可視光領域における反射率が８５％以上と高いので、図１１（ｇ）に示すように発光面側に発光層からの光を反射し発光素子の高効率化に寄与する。
　次に、図１（ｄ）に示されるように、次に行うリフトオフ工程以降における支持構造部として、キャップメタル３１を介して例えば銅ブロック３２を上面全体に接続する。キャップメタル３１としては、例えばＮｉ／Ａｕを使用することができる。支持構造部は乾式めっき、湿式めっき法や、キャップメタルとの間に接合材を介して接合法によって形成しても良い。
また、支持構造部の材質は金属、合金、導電性を有する半導体であってもよい。
　その後、化学的処理によってリフトオフ層２１を除去する（リフトオフ工程）。選択ウエットエッチング処理によって、ｎ型ＧａＮ層１１、ｐ型層１３、支持構造部等に影響を与えずに、図１（ｅ）に示されるように、リフトオフ層２１のみを選択的に除去することができる。この工程は、特開２００９－５４８８８号公報等に記載されたケミカルリフトオフとして知られる工程と同様である。この工程により、ｎ型ＧａＮ層１１の下面が露出する。この面は、ｎ型ＧａＮ層１１の上面とは逆の（０００－１）Ｎ極性面となる。
　次に、この面が露出したｎ型ＧａＮ層１１とｐ型ＧａＮ層１２の積層構造に対して、異方性ウェットエッチングを行う（表面エッチング工程）。ここで、異方性ウェットエッチングとは、表面を均等にエッチングするような、リフトオフ層の除去や表面清浄化を目的とするエッチングとは異なる。本発明では、極性面に対して半極性面が出るようにエッチングすることを異方性エッチングという。つまり、本発明において、半極性面とは極性面をエッチングすることにより表面を構成することが可能な面であり、例えば、｛１０－１―１｝面群である。
この異方性ウェットエッチングには、アルカリ性のエッチング液、例えば水酸化カリウム（ＫＯＨ）溶液や、水酸化ナトリウム（ＮａＯＨ）溶液、あるいは両者の混合アルカリ溶液用いてもよい。溶媒としては水（Ｈ２Ｏ）やグリコールを用いることができる。この際、ＯＨ－イオンがＧａＮやＡｌＧａＮのＩＩＩ族原子（Ｇａ、Ａｌ）を酸化することでエッチングが起こる。特にＧａＮの場合、Ｇａ極性面側ではＧａ原子の下に３つの窒素原子が存在するため、ＯＨ－イオンはＧａを酸化できない。一方、窒素極性面側ではＧａ原子の下には１つの窒素原子しか存在しないので、ＯＨ－はＧａ原子を酸化することができる。このような、強アルカリ性のエッチング液を用いて加温など適切な条件下で行う異方性ウェットエッチング処理により、選択的に下面（窒素極性面（（０００－１）Ｎ面））がエッチングされ、その表面には六方晶を反映した六角形の底面を有する六角錐状の凸部が多く形成される。なお、上記の理由から、このような異方性エッチングは窒素極性面に起こり、Ｇａ極性面はほとんどエッチングされない。このエッチングにおいては、Ｇａ極性面では、転位が存在する場合に六角錘状のピットとして観察される。
このエッチング後の形態の電子顕微鏡（ＳＥＭ）写真を図２（ａ：Ｇａ極性面、ｂ：窒素極性面）に示す。図２（ａ）に示されるように、六角錘形状は、（０００－１）面に六角形の底面を有し、底面に対し６２°の角度を有する六つの｛１０－１－１｝面群が現れる。（１０－１－１）面であるかどうかは、ＳＥＭ観察による形状観察から、底面に対する側面の角度を求めることで、判断することができる。例えば、［１０－１０］方向に素子断面を観察した場合には、ｎ型ＧａＮ層１１とｎ側電極（電極）１２の界面は、ｎ型ＧａＮ層１１側に約６２°の角度を有する鋸刃状となる。図１（ｆ）、図２（ｂ）に示されるように、上記のエッチング後は、その表面形状が六つの｛１０－１－１｝面群で構成された凹凸からなる。
　なお、実効表面積は平坦な窒素極性面に比べ、半極性面である｛１０－１－１｝面群で構成されるため、凹凸の大きさを問わず約二倍となる。それにより、平面方向の電極寸法が同じであっても、ｎ型電極との実効接触面積が増えるので、接触抵抗値の低減にも効果がある。凹凸の大きさは、エッチング液の濃度や温度、時間の条件によって制御できるため、上記の接触抵抗値の低減だけでなく、スネルの法則を用いた光取り出し効率の向上に適した大きさとすることが好ましい。例えば、六角錘形状の高さが０．３～４．５μｍの凹凸である。
　次に、図１（ｇ）に示されるように、この状態のｎ型ＧａＮ層１１の下面（異方性エッチング後の半極性面）に、ｎ側電極（電極）１２として、例えばＴｉ／Ｎｉ／Ａｕ（Ｔｉ、Ｎｉ、Ａｕの順で積層した構造）を形成する（電極形成工程）。この形成は、例えばスパッタリング法や真空蒸着法により行うことが好ましい。その成膜方法、パターニング方法は、ｐ側電極１４と同様である。ｎ型ＧａＮ層１１の表面は前記の通りの半極性面で構成されるため、ｎ側電極１２とｎ型ＧａＮ層１１との間のオーミック性は良好であり、コンタクト抵抗を低下させることができる。
一般に、ｐ型ＧａＮ層１３の抵抗率はｎ型ＧａＮ層１１の抵抗率よりも高い。このため、上記の半導体装置の動作において、図１に示されるような、ｐ側電極１４の面積を大きくし、ｎ側電極１１の面積を小さくした構成が、電極抵抗の影響を低下させる上では好ましい。この場合、ｐ側電極１４側からは発光を取り出さず（ｐ側電極で反射させ）、小面積のｎ側電極１２側から発光を取り出す構成とすることによって、電極抵抗が小さく発光効率の高い発光ダイオード（発光素子）とすることができる。こうした場合において、小面積のｎ側電極１２側において抵抗を小さくできる上記の構成は極めて有効である。
　図１に示す製造方法においては、ｎ型層とｐ型層からなる半導体層を成長用基板上に順次成長してから、この成長用基板を除去している。こうした工程を行う理由は、ｐ型層とｎ型層の積層構造が形成された後に、ｐ側電極とｎ側電極をそれぞれこの半導体層の異なる面側から取り出すためである。この半導体装置がこのｐｎ接合を利用した発光ダイオードあるいはレーザーダイオードである場合には、こうした構成により電極抵抗が低くなり、理論的には順方向抵抗が低く高い発光効率を得ることができる。こうした構成は、発光ダイオードやレーザーダイオードに限定されず、この半導体層の主面と垂直な方向に電流が流されて動作する半導体装置全般にとって有効であることは明らかである。また、ｎ型層とｐ型層との間に他の層が形成されている場合でも同様である。しかしながら、現実にはｎ型層の窒素極性の露出面では良好なオーミックコンタクトが形成できないという課題が生じたが、強制的に異方性エッチングにより露出面を半極性面に転化させることでオーミックコンタクトの問題が解決された。
　また、上記の製造方法によれば、ｎ側電極１２とｎ型ＧａＮ層１１が接触する面において多数の凹凸が形成されるため、実質的な接触面積が大きくなる。これによってコンタクト抵抗を低減することが可能であるとともに、所謂アンカー効果によって、凹凸によりこれらの間の密着性を高めることができることも明らかである。
　また、例えば非特許文献１；Ｉ．Ｓｃｈｎｉｔｚｅｒら、Ａｐｐｌ.Ｐｈｙｓ．Ｌｅｔｔ．６３（１９９３）２１７４．３０％　ｅｘｔｅｒｎａｌ　ｑｕａｎｔｕｍ　ｅｆｆｉｃｉｅｎｃｙ　ｆｒｏｍ　ｓｕｒｆａｃｅ　ｔｅｘｔｕｒｅｄ，ｔｈｉｎ－ｆｉｌｍ　ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅｓ．に示されているように、発光ダイオードにおいては、発光面に凹凸を形成する方が、光の取り出し効率が高くなる。上記の製造方法によれば、凹凸形成後に凹凸表面の一部にｎ側電極を形成すればよく、工程が簡単で、この効果も同時に得られる。
　また、上記のリフトオフ工程においては、ケミカルリフトオフを用いていたが、同様の構造を形成できる限りにおいて、他の方法を用いることもできる。例えば、ケミカルリフトオフの代わりにレーザーリフトオフを用いることも可能である。
　また、上記の例では、ＩＩＩ族窒化物半導体としてＧａＮを用いた場合について記載したが、極性に関わる結晶構造、特に（０００－１）Ｎ面の構成と半極性面の形成については、他のＩＩＩ窒化物半導体、例えばＡｌＧａＮ、ＡｌＩｎＧａＮ等についても同様である。従って、上記の構造や製造方法はこれらに対しても同様に有効であることは明らかである。なお、電極を形成するＩＩＩ窒化物半導体のＩＩＩ族元素はＧａを含むことが好ましく、Ｇａが３０％以上含まれていることがより好ましい。また、前記の例では、電極が構成される面に凹凸が形成され、この凹凸を構成するミクロな表面が半極性面であるとしたが、電極が構成される面全体が半極性面となる平面で構成された場合（ＧａＮ結晶を半極性面で物理的に切断した場合など）についても上記の構成の電極が有効であることは明らかである。
　次に、上記の半導体装置、あるいはその製造方法の変形例について説明する。この変形例においては、ｎ側電極をｎ側第１電極とｎ側第２電極の２つに分け、後者において上記と同様の構成としている。このｎ側第２電極（電極）は前記と同様に、ｎ型ＧａＮ層の一方の主面側において、半極性面で構成された表面上に形成される。一方、ｎ側第１電極（他の電極）は、ｎ型ＧａＮ層の他方の主面側に形成される。特に、ｎ側第１電極は、この他方の主面側に形成されたリセス構造の底面に形成される。このｎ側第２電極とｎ側第１電極により、ｎ型ＧａＮ層の両方の主面側からｎ型ＧａＮ層に対してオーミック接続をとることが可能である。これにより、ｎ型層とｎ側電極の総接触面積を大きくして電極抵抗をさらに低減し、かつ有効発光面積を大きくしている。
　図３（ａ）～（ｅ）、図４（ｆ）～（ｉ）、図５（ｊ）（ｋ）は、この半導体装置の製造方法を示す平面図（上側）、断面図（下側）である。ここで、断面は、ｎ側電極が形成された箇所における断面である。
　まず、図３（ａ）に示されるように、前記と同様に、サファイア基板２０上にリフトオフ層２１を介してｎ型ＧａＮ層１１、ｐ型ＧａＮ層１３を順次成膜する（成長工程）。その後、ｐ型ＧａＮ層１３上にマスクを形成し、ドライエッチングにより素子領域以外の成長層を除去し、素子を個々に分離可能な分離溝を形成する（分離溝形成工程）。
この分離溝形成工程においてリフトオフ層２１がドライエッチングにより除去されサファイア基板２０の一部が露出する場合は、除去されたリフトオフ層２１の箇所に充填材を形成する（図示せず）。この充填材は、後のリフトオフ工程でリフトオフ層２１と一緒にエッチング可能な材料からなり、リフトオフ層２１と同じ材料でも良い。絶縁層４３を形成後においても、リフトオフ層２１のエッチング経路を確保するためである。
次に、図３（ｂ）に示されるように、ｐ型ＧａＮ層１３の表面から、ｎ型ＧａＮ層１１に達する溝４１を形成する。溝４１は、平面視においては環状（四角環状）となっており、その深さは、ｐ型ＧａＮ層１３を貫通してｎ型ＧａＮ層１１の途中までとする。なお、電流密度分布の均一化のために溝４１の平面視においては櫛状、井げた状、碁盤目状、同心状等への変形が可能である。
次に、図３（ｃ）に示されるように、溝４１の底面にｎ側第１電極４２を形成する。ｎ側第１電極４２が直接形成される面は、ｎ型層１１の成長面となるため、一般にはＧａ極性面である。この場合には、オーミック接触がとれるｎ側第１電極４２の材料としては、例えば特許文献１、２に記載されたものと同様の材料でもよいが、後述するようにＣｒ／Ｎｉ／Ａｕを用いることが好適である。ｎ側第１電極４２の形状は溝４１に対応し、その幅が溝４１よりも狭い四角環状である。この構成により、ｎ側第１電極４２はｎ型ＧａＮ層１１中のリセス構造の底面に形成される。
次に、図３（ｄ）に示されるように、溝４１を埋め込み、かつｐ型ＧａＮ層１３とｎ型ＧａＮ層１１の端部を覆う形態で、絶縁層４３を形成する。ただし、ｐ型ＧａＮ層１３の表面の大半は露出した形態とする。絶縁層４３としては、この形態で成膜を行うことが可能であり、かつ高い絶縁性をもつ材料として、例えばＳｉＯ２等を用いることができる。絶縁層４３のパターニングは、フォトリソグラフィとエッチングを用いることにより行うことができる。なお、溝４１を埋め込む際にＳｉＯ２膜と電極４２間の密着性を向上させるために、Ａｕの上に密着メタルとしてＴｉを挿入してもよい。
次に、図３（ｅ）に示されるように、ｐ型ＧａＮ層１３の表面及び溝４１上の絶縁層４３を覆う形態でｐ側電極４４を形成する。ｐ側電極４４が形成される面は図１（ｃ）の場合と同様であり、その材料としても、同様にＡｇ等を用いることができる。そのパターニング等についても同様である。
次に、図４（ｆ）に示されるように、ｐ側電極４４が形成された側の面全体にキャップメタル４５を介して銅ブロック４６を接続する。この銅ブロック４６は、以降において半導体層の支持構造部となる。なお支持構造部は乾式めっき、湿式めっき法や、キャップメタルとの間に接合材を介して接合法によって形成しても良い。また、支持構造部の材質は金属、合金、導電性を有する半導体であってもよい。なお、支持構造部の形状は、国際出願PCT/JP2009/069230に記載の形状と同様とすることが好ましい。
次に、図４（ｇ）に示されるように、前記の場合と同様に、リフトオフ層２１を除去することにより、サファイア基板２０を分離する（リフトオフ工程）。これにより、ｎ型ＧａＮ層１１の下面が露出する。この面は、前記の通り、窒素極性面である。この状態を上下反転させて示したのが図４（ｈ）である。
次に、図４（ｉ）に示されるように、図１（ｆ）と同様の表面エッチング工程を行う（表面エッチング工程）。これにより、窒素極性面はエッチングされ、半極性面である六つの｛１０－１－１｝面群で構成される六角錐状の凹凸がｎ型ＧａＮ層１１の表面に形成される。
次に、図５（ｊ）に示されるように、四角環状のｎ側第１電極４２の２つの頂点に対応した箇所におけるｎ型ＧａＮ層１１においてコンタクト孔４７を形成する。このコンタクト孔４７の底面にはｎ側第１電極４２が露出する。コンタクト孔４７を形成する工程は、ドライエッチングによるが、第１電極で使用するＣｒ／Ｎｉ／ＡｕのＮｉがエッチストップ層の役目を果たす事ができるので、エッチング停止の再現性に優れる。従来使用されているＣｒもしくはＣｒ合金／Ｔｉ／ＡｕやＴｉ／Ａｌ／Ｔｉ／Ａｕでは、エッチストップの再現性に乏しく、かつ後者はＡｌが露出した際に酸化膜が形成されてしまい、第２電極との接触抵抗が大きくなってしまい問題が生じる。
次に、図５（ｋ）に示されるように、コンタクト孔４７を埋め込み、かつこれよりも広い範囲においてｎ側第２電極４８を形成する（電極形成工程）。ｎ側第２電極４８としては、図１の場合のｎ側電極１２と同様の材料を用いることができる。すなわち、半極性面である（１０－１－１）面に対して適合した材料としてＴｉ／Ｎｉ／Ａｕを用いることができる。ｎ側第１電極４２のエッチストップ層としてのＮｉが清浄な表面を維持できるので、ｎ側第１電極４２とｎ側第２電極４８との接合は容易であり、接合部が酸化により高抵抗化することも無い。
この構成においては、ｎ型ＧａＮ層１１に対して、ｎ側第１電極４２によってＧａ極性面側から、ｎ側第２電極４８によって窒素極性面側から、それぞれコンタクトをとることができる。この際、Ｇａ極性面側においては、Ｃｒ／Ｎｉ／Ａｕからなる材料を用いたｎ側第１電極４２が用いられる。一方、良好なオーミック接触が得られにくい窒素極性面側においては、ｎ側第２電極４８が直接接する面を半極性面である｛１０－１－１｝面に転化し、Ｔｉ／Ｎｉ／Ａｕ層構造とすることにより、良好なオーミック接触が得られる。このため、どちらの側においても良好なオーミック接触を得ることができるため、ｎ型ＧａＮ層１１に対して両方の面側から良好なオーミック接触を得ることができ、電極抵抗を低下させることが可能である。一方、充分に広い面積をもつｐ側電極４４、キャップメタル４５、銅ブロック４６を介して、ｐ型ＧａＮ層１３への電気的接続をとることができる。
この構成においては、図５（ｋ）における上側から発光が取り出される。この際、ｎ側第１電極４２とｎ側第２電極４８を図５（ｋ）に示される構成とすれば、この電極がこの発光を遮る面積を小さくすることができ、高い発光効率を得ることが可能である。このため、良好な特性の発光素子となる。また、図６（ａ）～（ｇ）に示すように、ｎ側第１電極４２およびｎ側第２電極４８のレイアウトおよび形状は適宜変更が可能である。コンタクト孔４７等の配置はこれに応じて適宜設定が可能である。
（実施例）
　以下では、Ｇａ極性面、窒素極性面、六角錘形状の半極性面の３種類に、真空蒸着法（蒸着時の真空度は８×１０－４Ｐａ以下）によりｎ側電極を形成し、その特性について調べた結果について説明する。
　成長用基板としてサファイア基板（Ｃ面）を用い、サファイア基板上にスパッタ法を用いてＣｒ（厚さ２０ｎｍ）を形成し、アンモニア雰囲気で１０８０℃により窒化処理を行った。ここで、窒化処理は、この上のｎ型ＧａＮ層の結晶性を向上させ、かつリフトオフを容易にするために行っている。その後、ＭＯＣＶＤ法により、ｎ型ＧａＮ（Ｓｉドープ　キャリア濃度：約５×１０１８　ｃｍ－３、厚さ５μｍ）を成長した。成長後のｎ型ＧａＮ層の表面に対して濃度６モル／ＬのＫＯＨ水溶液を用いた表面エッチング工程を行っても、その表面はほとんどエッチングされずに平坦性が維持され、この面が（０００１）Ｇａ面であることが確認された。
　その後、ｎ型ＧａＮ層上にＣｕ（厚さ１５０μｍ）を蒸着した後、ＣｒＮ層を選択エッチングして成長用基板とエピタキシャル成長層間を分離するリフトオフ工程を行った。リフトオフ工程後に露出した表面は、前記と逆の（０００－１）Ｎ極性面である。この面に対して濃度６モル／ＬのＫＯＨ水溶液を用いて、６０℃、３０分間のエッチング処理を行ったところ、図７に示されるような表面形状が得られた。この形態をＳＥＭ観察したところ、この凹凸は六角錘形状であり、その六角錘形状の三角形の面は、（０００－１）底面から６２°の角度であるため、これを構成する面が｛１０－１－１｝面群であることが確認された。
　上記のように形成された半極性面、エッチング工程を施さない（０００１）Ｇａ面、（０００－１）Ｎ面の３種類に対して、各種の材料からなる電極を形成し、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｏｄｅｌ）法によってコンタクトにおける電流－電圧特性を調べた。ＴＬＭ法においては、長さ４００μｍ、幅１５０μｍの電極を、間隔２０、４０、８０、１６０μｍで形成した。これらの電極パターンにプローバの針を当接することにより、電流－電圧特性を測定した。周知のように、ＴＬＭ法においては、この場合に得られた抵抗値と電極間隔の関係から、コンタクト抵抗等を算出することが可能である。なお、プローバの針と電極との接触抵抗による誤差を回避するため、４探針法を用いた。
　ここでは、電極材料として、Ｃｒ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕの二種類を用いた。ここで、前者においてはＣｒが、後者においてはＴｉが半導体層と直接接する側とされた積層構造である。各試料に対し、成膜後（Ａｓ　Ｄｅｐｏ．）、窒素雰囲気中２５０℃、４００℃で１０分間の熱処理を施してオーミック特性の熱安定性を評価した。図８は電極間隔が８０μｍの場合の電流－電圧特性を示すもので、図８（ａ）から図８（ｃ）はＣｒ／Ｎｉ／Ａｕの場合であり、それぞれ成膜後熱処理無し（Ａｓ　Ｄｅｐｏ．）、２５０℃、４００℃での熱処理後の試料である。この金属積層形態の場合、Ｇａ極性面に対してはＡｓ　Ｄｅｐｏ．状態から４００℃間において良好な直線性を示し、接触抵抗も十分小さいことが分かる。しかしながら、Ｎ極性面に対しては整流性を示しかつ４００℃までの熱処理ではオーミック特性が劣化している。半極性面上では、Ａｓ　Ｄｅｐｏ．状態では直線性を示すが接触抵抗はＧａ極性面に比べ大きいことが分かる。また２５０℃、４００℃での熱処理でオーミック特性が劣化することが分かる。なお、半極性面での電流－電圧特性は、Ｇａ極性面とＮ極性面の場合の間となっている。
　一方、Ｔｉ／Ｎｉ／Ａｕの場合、半極性面上では図８（ｄ）に示すようにＡｓＤｅｐｏ．状態で良好な直線性が得られており良好なオーミック特性を示す。２５０℃での熱処理後においても図８（ｅ）に示すようにある程度の直線性が得られている。一般に耐熱温度の高いシリコーン系の樹脂封止パッケージでの耐熱温度は１５０℃程度であるため、素子が１５０℃以上で使用されることは希であり、電極としての実用性には問題無いレベルであると判断される。例えば、図８（ｄ）から図８（ｆ）に示すように、Ｇａ極性面上では整流性があり良好なオーミック特性は得られない。またＮ極性面上の場合はＧａ極性面上の場合に比べると抵抗値は小さいものの、半極性面上のそれと比べるとオーミック特性は劣ることが分かる。むしろ、ｎ側電極の形成はリフトオフ後の最終段階で行うため、ｎ側電極形成後に素子に熱を加えなければならない必然性はない。そのため、例えばＡｓ　Ｄｅｐｏから２５０℃までの範囲でオーミック特性が得られることが実用上好ましく、より高温な例えば４００℃の熱処理をしないとオーミック特性が得られないような金属構成では、ｎ側電極より前に形成された例えばｐ側電極や接合部での拡散や、支持構造部に用いたＣｕとＩＩＩ族窒化物半導体との間の熱膨張係数差に起因する剥離などの問題などが発生するため、適さない。
　なお、ＴＬＭ法によってＡｓ　Ｄｅｐｏ．でのコンタクト抵抗ρｃを算出したところ、Ｃｒ／Ｎｉ／Ａｕを用いた場合（図８（ａ））は、Ｇａ面に対して良好なオーミック接触が得られ、コンタクト抵抗は４×１０－４Ω・ｃｍ２であった。一方、Ｔｉ／Ｎｉ／Ａｕ（図８（ｄ））を用いた場合には、半極性面に対してのみ良好なオーミック接触が得られ、コンタクト抵抗は２×１０－４Ω・ｃｍ２であり、コンタクト抵抗も低い値を示した。
　このように、Ｇａ極性面においては、一方の電極材料（Ｃｒ／Ｎｉ／Ａｕ）を用いた場合でのみ良好なオーミック特性（小さなコンタクト抵抗Ｒｃ）が得られ、Ｎ極性面においては、どちらの電極材料によって良好なオーミック特性を得ることができなかった。Ｎ極性面においては、Ａｓ　Ｄｅｐｏ．状態でＴｉ／Ｎｉ／Ａｕに直線性が得られるものの、抵抗値は半極性面上のものよりも大きく実用的ではない。これらに対して、半極性面においてＴｉ／Ｎｉ／Ａｕを用いた場合には、最も小さなコンタクト抵抗値が得られている。表１に、これら一連の試料についてのコンタクト抵抗ρｃを示す。なお、必ずしもすべての試料で直線性が得られたわけではないため電流値が２０ｍＡの場合の抵抗値から算出している。
Figure JPOXMLDOC01-appb-T000001
　この結果より、窒素極性面に対して異方性エッチングを施すことによって半極性面で構成される凹凸を形成し、この上に電極を構成することにより、オーミック接触をとることが容易となる。このため、例えば図１（ｇ）に示される構造の半導体装置において、電極１２をＴｉ／Ｎｉ／Ａｕを用いた場合には、コンタクト抵抗を小さくできるので、順方向駆動電圧Ｖｆを低減することができる。さらに、例えば図５（ｋ）に示される構造の半導体装置において、ｎ側第１電極４２をＧａ極性面に対して良好なオーミックコンタクトが形成できるＣｒ／Ｎｉ／Ａｕで構成することができる。ｎ側第２電極４８としてＴｉ／Ｎｉ／Ａｕを用いた場合には、特にコンタクト抵抗を小さくすることが可能であるため、ｎ側電極の面積を小さくて発光素子の高効率化が図れる。なお、素子面積が０．２５ｍｍ２以上の大型半導体装置においては、素子内に流れる電流密度を均一化させるために、素子外部との接続のためのボンディングパッド部或いはバンプ部だけでなく、補助的な分散電極を設置するのが一般的である。その場合、ｎ側第１電極４２を主幹の分散電極、ｎ側第２電極４８を補助的な分散電極とすることもできる。その場合も、素子表面の電極面積を小さくできるので、電極による光遮蔽が低減され、発光素子の高効率化が図れる。また、図１０に示すように第１電極と第２電極レイアウトの組み合わせや変形が可能である。
　また、上記の実施例ではＧａＮを用いたが、Ａｌ０．７Ｇａ０．３Ｎに対しても同様の結果が得られた。このように、ＩＩＩ族としてＡｌを始め、ＢやＩｎを含むものや、他のｎ型ドーパントを用いたとしても、同様の構成を用いることが可能である。
　ｎ型窒化物半導体のオーミック電極として、Ｔｉ／Ａｌ電極を、Ｇａ極性面、窒素極性面ならびに半極性面に形成した。ＴｉおよびＡｌの膜厚はそれぞれ２０ｎｍ、３００ｎｍとした。それ以外は、実施例１と同様の方法で作製した。Ａｓ　Ｄｅｐｏ．状態でＧａ極性面、窒素極性面ならびに半極性面のいづれも電流－電圧特性は良好な直線関係が得られ、オーミック特性は良好であった。ただし、コンタクト抵抗値ρｃはＧａ極性面で６×１０－５Ω・ｃｍ２、窒素極性面では４×１０－４Ω・ｃｍ２、半極性面では６×１０－４Ω・ｃｍ２、であり、窒素極性面と半極性面ではＧａ極性面よりも約１桁大きく、半極性面が最も抵抗が高かった。２５０℃の熱処理後の評価では、Ｇａ極性面の試料でコンタクト抵抗値が１×１０－３Ω・ｃｍ２、窒素極性面で６×１０－３Ω・ｃｍ２、半極性面では５×１０－３Ω・ｃｍ２であり、コンタクト抵抗の値が上昇するとともに、Ｇａ極性面はオーミック性を有していたが、窒素極性面と半極性面上のものは直線性が崩れてオーミック性を失った。以上より、Ｔｉ／Ａｌ電極は、Ｇａ極性面に対してオーミック電極材として実用に供することができることが再確認された。しかしながらこの電極を図５（ｋ）に示される構造の半導体装置において、ｎ側第１電極４２として用いた場合、貫通孔を形成する際のドライエッチングにおいて、ＴｉはＮｉに比べてエッチングされやすいため、エッチストップの再現性が乏しいとともに、大気中のプロセス中に生じたＡｌ表面の酸化膜がｎ側第２電極４８との接触抵抗に悪影響を与え、高抵抗化しやすいことが判明した。また、Ｔｉ／Ａｌ電極を窒素極性面や半極性面に適用した場合は、Ｔｉ／Ｎｉ／Ａｕを半極性面に適用した場合に比べて抵抗値で劣り、さらに耐熱性の問題があることが分かった。
　よって、従来Ｇａ極性面に用いられているＴｉ／Ａｌ系電極は、図５（ｋ）に示したような構造のＧａ極性面側には適さないことが分かった。そして、以上のように、特にＴｉ／Ｎｉ／Ａｕ電極は、半極性面上にｎ側電極を形成する場合において良好なオーミック接触を有し、この電極を用いて成長用基板を除去した側に良好なｎ側電極を有する半導体装置を作製できることが示された。
１１、９２　ｎ型ＧａＮ層（ｎ型ＩＩＩ族窒化物半導体層）
１２、９４　ｎ側電極（電極）
１３　ｐ型ＧａＮ層（ｐ型ＩＩＩ族窒化物半導体層）
１４、４４、９５　ｐ側電極
２０　サファイア基板（成長用基板）
２１、９６　リフトオフ層
３１、４５　キャップメタル
３２、４６　銅ブロック
４１　溝
４２　ｎ側第１電極（電極）
４３　絶縁層
４７　コンタクト孔
４８　ｎ側第２電極（電極）　

Claims (13)

  1. 　ｎ型ＩＩＩ族窒化物半導体層と、当該ｎ型ＩＩＩ族窒化物半導体層の表面にオーミック接触する電極とを具備する半導体装置であって、
    　前記表面は半極性面であることを特徴とする半導体装置。
  2. 前記半極性面は｛１０－１－１｝面群で構成されることを特徴とする請求項１に記載の半導体装置
  3. 　前記表面はｎ型ＩＩＩ族窒化物半導体の窒素極性面を異方性化学エッチングすることによって形成され、前記ｎ型ＩＩＩ族窒化物半導体装置の表面は前記半極性面で構成された凹凸を具備することを特徴とする請求項２に記載の半導体装置。
  4. 　前記ｎ型ＩＩＩ族窒化物半導体層はエピタキシャル成長によって成長用基板上に形成された単結晶であり、
    　前記窒素極性面は、エピタキシャル成長後に前記ｎ型ＩＩＩ族窒化物半導体層と前記成長用基板を分離することによって得られた前記成長用基板側の面であることを特徴とする請求項３に記載の半導体装置。
  5. 　前記電極は、前記ｎ型ＩＩＩ族窒化物半導体層の半極性面にチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）が順次積層された構成を具備することを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
  6. 　前記電極から前記表面における主面と垂直方向に電流が流されて動作することを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
  7. 　前記電極が前記ｎ型ＩＩＩ族窒化物半導体層における一方の主面側において半極性面で構成された表面上に形成され、かつ前記電極と連結された他の電極が前記ｎ型ＩＩＩ族窒化物半導体層における他方の主面側に形成されたことを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体装置。
  8. 　前記他の電極は、前記ＩＩＩ族窒化物半導体におけるＧａ極性面側で形成されたリセス構造の底面に形成されたことを特徴とする請求項７に記載の半導体装置。
  9. 　前記他の電極は、ニッケル（Ｎｉ）を含むことを特徴とする請求項７から請求項８までのいずれか１項に記載の半導体装置。
  10. 　前記他の電極は、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）が順次積層された構成を具備することを特徴とする請求項７から請求項８までのいずれか１項に記載の半導体装置。
  11. 　ｎ型ＩＩＩ族窒化物半導体層が用いられる半導体装置の製造方法であって、
    　前記ｎ型ＩＩＩ族窒化物半導体層を成長用基板上にエピタキシャル成長させる成長工程と、
    　前記ｎ型ＩＩＩ族窒化物半導体層と前記成長用基板とを分離し、前記ｎ型ＩＩＩ族窒化物半導体層における前記成長用基板側の面を露出させるリフトオフ工程と、
    　前記ｎ型ＩＩＩ族窒化物半導体層における前記成長用基板側の面に対して異方性化学エッチングを施すことにより、前記ｎ型ＩＩＩ族窒化物半導体層における前記成長用基板側の面において半極性面が露出した表面を形成する表面エッチング工程と、
    　前記表面上に電極を形成する電極形成工程と、
    　を具備することを特徴とする半導体装置の製造方法。
  12. 　前記表面エッチング工程における異方性エッチングは、アルカリ性溶液を用いたウェットエッチングであることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　前記成長工程において、前記ｎ型窒化物半導体層はリフトオフ層を介して前記成長用基板上に形成され、
    　前記リフトオフ工程において、前記リフトオフ層を選択的にエッチングすることにより、前記ｎ型ＩＩＩ族窒化物半導体層と前記成長用基板とを分離することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
PCT/JP2010/007611 2010-12-28 2010-12-28 半導体装置及びその製造方法 WO2012090252A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP10861317.5A EP2660855A4 (en) 2010-12-28 2010-12-28 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
JP2012550586A JP5847732B2 (ja) 2010-12-28 2010-12-28 半導体装置及びその製造方法
KR1020137016757A KR20140007348A (ko) 2010-12-28 2010-12-28 반도체 장치 및 그 제조 방법
CN201080071007.2A CN103283003B (zh) 2010-12-28 2010-12-28 半导体装置及其制造方法
PCT/JP2010/007611 WO2012090252A1 (ja) 2010-12-28 2010-12-28 半導体装置及びその製造方法
US13/990,971 US8963290B2 (en) 2010-12-28 2010-12-28 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/007611 WO2012090252A1 (ja) 2010-12-28 2010-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2012090252A1 true WO2012090252A1 (ja) 2012-07-05

Family

ID=46382405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/007611 WO2012090252A1 (ja) 2010-12-28 2010-12-28 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US8963290B2 (ja)
EP (1) EP2660855A4 (ja)
JP (1) JP5847732B2 (ja)
KR (1) KR20140007348A (ja)
CN (1) CN103283003B (ja)
WO (1) WO2012090252A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505117B1 (ko) 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체 적층체
JP2015177135A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体発光素子
WO2017150280A1 (ja) * 2016-03-01 2017-09-08 スタンレー電気株式会社 縦型紫外発光ダイオード
JP2019205970A (ja) * 2018-05-29 2019-12-05 日本電信電話株式会社 半導体光電極
JP2020126920A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022032A (ko) * 2011-05-25 2014-02-21 도와 일렉트로닉스 가부시키가이샤 발광소자 칩 및 그 제조 방법
JP2014120669A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
CN108305918B (zh) * 2017-01-12 2019-07-16 中国科学院苏州纳米技术与纳米仿生研究所 氮化物半导体发光器件及其制作方法
JP2018206986A (ja) * 2017-06-06 2018-12-27 ソニー株式会社 発光素子および表示装置
JP2019169680A (ja) * 2018-03-26 2019-10-03 豊田合成株式会社 発光素子およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745867A (ja) 1993-07-28 1995-02-14 Nichia Chem Ind Ltd ｎ型窒化ガリウム系化合物半導体層の電極
JP2001007394A (ja) * 1999-06-18 2001-01-12 Ricoh Co Ltd 半導体基板およびその作製方法および半導体発光素子
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2005197670A (ja) 2003-12-10 2005-07-21 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
WO2006123580A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2009054888A (ja) 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法
JP2009231523A (ja) * 2008-03-24 2009-10-08 Sony Corp 半導体発光素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304325B2 (en) * 2000-05-01 2007-12-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device
JP4183263B2 (ja) * 2006-08-10 2008-11-19 キヤノン株式会社 画像表示装置及びその制御方法
JP2008235792A (ja) 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745867A (ja) 1993-07-28 1995-02-14 Nichia Chem Ind Ltd ｎ型窒化ガリウム系化合物半導体層の電極
JP2001007394A (ja) * 1999-06-18 2001-01-12 Ricoh Co Ltd 半導体基板およびその作製方法および半導体発光素子
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2005197670A (ja) 2003-12-10 2005-07-21 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
WO2006123580A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2009054888A (ja) 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法
JP2009231523A (ja) * 2008-03-24 2009-10-08 Sony Corp 半導体発光素子及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER: "30% external quantum efficiency from surface textured, thin-film light-emitting diodes", APPL. PHYS. LETT., vol. 63, 1993, pages 2174
See also references of EP2660855A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505117B1 (ko) 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체 적층체
JP2015177135A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体発光素子
WO2017150280A1 (ja) * 2016-03-01 2017-09-08 スタンレー電気株式会社 縦型紫外発光ダイオード
JPWO2017150280A1 (ja) * 2016-03-01 2019-01-17 スタンレー電気株式会社 縦型紫外発光ダイオード
US10665753B2 (en) 2016-03-01 2020-05-26 Stanley Electric Co., Ltd. Vertical-type ultraviolet light-emitting diode
JP2019205970A (ja) * 2018-05-29 2019-12-05 日本電信電話株式会社 半導体光電極
JP2020126920A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2012090252A1 (ja) 2014-06-05
KR20140007348A (ko) 2014-01-17
JP5847732B2 (ja) 2016-01-27
US20140015105A1 (en) 2014-01-16
CN103283003B (zh) 2016-04-20
CN103283003A (zh) 2013-09-04
EP2660855A4 (en) 2014-07-02
US8963290B2 (en) 2015-02-24
EP2660855A1 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5847732B2 (ja) 半導体装置及びその製造方法
TWI487133B (zh) 經粗化之高折射率索引層／用在高光提取之發光二極體
JP4177097B2 (ja) Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
TWI415287B (zh) 發光裝置結構
Dadgar et al. Bright, Crack‐Free InGaN/GaN Light Emitters on Si (111)
US7846753B2 (en) Vertical light emitting diode and method of making a vertical light emitting diode
WO2017088546A1 (zh) 发光二极管及其制作方法
JP2007305999A (ja) 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
KR20080091826A (ko) 질화물 반도체 소자
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP2007036010A (ja) ショットキーバリアダイオード装置及びその製造方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
WO2012090254A1 (ja) ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法
JP2015005534A (ja) 縦型発光ダイオードおよび結晶成長方法
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
TWI786503B (zh) 發光元件及其製造方法
KR20130059026A (ko) 에피층을 성장 기판으로부터 분리하는 방법
KR101254520B1 (ko) 반도체 발광 소자
JP4954534B2 (ja) 窒化物半導体素子およびその製法
KR101072172B1 (ko) 발광소자 및 그 제조방법
JP5853779B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080071007.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10861317

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13990971

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2010861317

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010861317

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2012550586

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20137016757

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE