JPH10209428A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、コンタクト開口部の大きさ自体を
大きくすることなく、コンタクト抵抗を低減して、素子
の微細化を図りつつ素子特性を向上させることができる
半導体装置及びその製造方法を提供することを課題とす
る。 【解決手段】 拡散抵抗素子のり出し電極コンタクト部
において、抵抗層としてのｐ⁺ 型不純物拡散層１４と取
り出し電極１７との界面が凹凸形状をなしており、その
凹部がＶ字形状をなし、凸部が逆Ｖ字形状をなしてい
る。そしてｐ⁺ 型不純物拡散層１４表面の（１００）面
に対して、Ｖ字形状の凹部側面は（１１１）面をなし、
これら（１００）面と（１１１）面とのなす角度θ₁ は
約５５°となり、Ｖ字状溝の底部において交差する２つ
の（１１１）面のなす角度θ₂ は約７０゜となってい
る。従って、ｐ⁺ 型不純物拡散層１４と取り出し電極１
７との接触面積、即ち有効対向面積は、従来の平坦な界
面の場合に比べて約７４％増大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に半導体基板と導電体層とのコン
タクト部及びその形成方法に関するものである。

【０００２】

【従来の技術】一般に、半導体集積回路は、拡散抵抗素
子、ＭＩＳ（Metal Insulator Semiconductor ）容量素
子、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal Ox
ide Semiconductor Field Effect Transistor ）、ＪＦ
ＥＴ（Junction Field EffectTransistor）等を主要な
構成要素とする。例えば拡散抵抗素子においては、半導
体基板表面に抵抗層としての不純物拡散層が形成されて
おり、この不純物拡散層には取り出し電極が接続されて
いる。

【０００３】また、ＭＩＳ容量素子においては、半導体
基板表面に形成された下部電極としての不純物拡散層上
に、誘電層としての絶縁膜を介して上部電極としての金
属層が形成されており、不純物拡散層には取り出し電極
が接続されている。また、バイポーラトランジスタにお
いては、半導体基板表面にエミッタ、ベース、及びコレ
クタの各不純物拡散層が形成され、これらの不純物拡散
層上にはそれぞれエミッタ電極、ベース電極、及びコレ
クタ電極が接続されている。

【０００４】また、ＭＯＳＦＥＴにおいては、半導体基
板表面にソース及びドレインを構成する不純物拡散層が
形成され、これらの不純物拡散層上にはそれぞれソース
電極及びドレイン電極が接続されている。また、ＪＦＥ
Ｔにおいては、チャネルとなる半導体層の両端にはそれ
ぞれソース電極及びドレイン電極の各取り出し電極が接
続されている。

【０００５】このように、半導体集積回路の主要な構成
要素である抵抗素子、容量素子、トランジスタ等におい
ては、半導体基板表面の不純物拡散層と各種の電極とを
接続する電極コンタクト部を有している。

【０００６】

【発明が解決しようとする課題】上記の拡散抵抗素子に
おいては、その素子抵抗が、不純物拡散層の拡散抵抗と
取り出し電極コンタクト部のコンタクト抵抗とから構成
される。また、この取り出し電極コンタクト部のコンタ
クト抵抗は、通常、コンタクト開口部の大きさ、即ち不
純物拡散層と取り出し電極との接触面積によって決まっ
てくる。そして、このコンタクト抵抗の大きさは、不純
物拡散層の部分をスケーリングして縮小しても、それに
応じてスケーリングされるものではなく、そのために温
度特性も違ってくる。従って、拡散抵抗素子の微細化を
図る場合、コンタクト抵抗の存在は不具合を引き起こす
ものとなる。

【０００７】また、ＭＩＳ容量素子においては、取り出
し電極コンタクト部のコンタクト抵抗がＭＩＳ容量に直
列に入ってくることになる。そしてこのコンタクト抵抗
は動作特性上において寄生抵抗として機能するため、信
号の減衰や発振等の欠点を引き起こす原因となる。

【０００８】また、バイポーラトランジスタにおいて
は、エミッタ抵抗は主にエミッタ電極のコンタクト抵抗
によって決まってくる。そしてこのコンタクト抵抗は、
バイポーラトランジスタが回路中に使用される際に寄生
負帰還として機能するため、回路動作を悪化させる要因
となる。また、ＭＯＳＦＥＴやＪＦＥＴにおいても、バ
イポーラトランジスタの場合と同様のことがいえる。

【０００９】以上のことから、半導体集積回路の構成要
素として抵抗素子、容量素子、トランジスタ等を形成す
る場合、これらの素子の電極コンタクト部のコンタクト
抵抗をできるだけ小さくすることが重要となる。

【００１０】ところで、このような電極コンタクト部の
コンタクト抵抗は、通常、コンタクト部における単位面
積当たりの抵抗と接触面積との積により決定される。そ
してコンタクト部における半導体基板と電極との接触界
面は平坦面をなしているのが通例であるため、その接触
面積はコンタクト開口部の大きさ、即ちコンタクト部の
平面積となり、この平面積以上に増加させることができ
ない。従って、寄生抵抗の減少による高性能化等の素子
特性上の要請からコンタクト抵抗を低減しようとする
と、コンタクト開口部の大きさ自体を大きくしなければ
ならず、近年の素子の微細化という要請に反するという
問題点があった。

【００１１】そこで、本発明は、上記問題点を鑑みてな
されたものであり、コンタクト開口部の大きさ自体を大
きくすることなく、コンタクト抵抗を低減して、素子の
微細化を図りつつ素子特性を向上させることができる半
導体装置及びその製造方法を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項１に係る半導体装置は、半導体基板上
に導電体層が形成されている半導体装置であって、半導
体基板と導電体層との界面が凹凸形状をなしていること
を特徴とする。このように請求項１に係る半導体装置に
おいては、半導体基板と導電体層との界面が凹凸形状を
なしていることにより、半導体基板と導電体層との接触
面積、即ち有効対向面積を増大することができるため、
半導体基板と導電体層とのコンタクト部におけるコンタ
クト抵抗も低減することが可能になり、コンタクト寄生
抵抗の減少等による半導体装置の高性能化に寄与するこ
とができる。

【００１３】なお、上記請求項１記載の半導体装置にお
いて、半導体基板と導電体層との界面の凹凸形状の凹部
がＶ字形状又は逆台形形状をなしていることが好適であ
る。また、半導体基板と導電体層との界面の凹凸形状の
凸部が逆Ｖ字形状又は台形形状をなしていることが好適
である。また、上記請求項１記載の半導体装置におい
て、半導体基板が（１００）面を表面とするシリコン基
板（以下、「（１００）Ｓｉ基板」という）であり、半
導体基板と導電体層との界面の凹凸形状の凹部側面が
（１１１）面をなしていることが好適である。

【００１４】また、上記請求項１記載の半導体装置にお
いて、半導体基板の導電体層に接する領域に不純物領域
が形成されている構成をすることにより、この不純物領
域と導電体層との接触面積、即ち有効対向面積を増大す
ることができるため、不純物領域と導電体層とのコンタ
クト部におけるコンタクト抵抗も低減することが可能に
なり、コンタクト寄生抵抗の減少等による半導体装置の
高性能化に寄与することができる。

【００１５】更に、請求項６に係る半導体装置の製造方
法は、（１００）Ｓｉ基板上に絶縁膜を形成した後、絶
縁膜を所定の形状にパターニングする第１の工程と、絶
縁膜をマスクとしてＳｉ基板の結晶面異方性エッチング
を行い、側面が（１１１）面をなす凹形状の溝を形成す
る第２の工程と、絶縁膜を除去した後、凹形状の溝を有
するＳｉ基板上に、導電体層を形成する第３の工程とを
有し、Ｓｉ基板と導電体層との界面が凹凸形状をなすよ
うにすることを特徴とする。

【００１６】このように請求項６に係る半導体装置の製
造方法においては、（１００）Ｓｉ基板上に、側面が
（１１１）面をなす凹形状の溝を形成する際に、結晶面
方位の違いによってエッチング速度が違うエッチング速
度の異方性を利用する結晶面異方性エッチング法を用い
ていることにより、複数の凹形状の溝を安定かつ均一に
形成することができる。

【００１７】また、凹形状の溝を有するＳｉ基板上に導
電体層を形成して、Ｓｉ基板と導電体層との界面が凹凸
形状をなすようにすることにより、半導体基板と導電体
層との有効対向面積を増大することができるため、半導
体基板と導電体層とのコンタクト部におけるコンタクト
抵抗も低減することが可能になり、コンタクト寄生抵抗
の減少等による半導体装置の高性能化に寄与することが
できる。

【００１８】また、請求項７に係る半導体装置の製造方
法は、（１００）Ｓｉ基板上に第１の絶縁膜を形成した
後、この第１の絶縁膜を所定の形状にパターニングする
第１の工程と、第１の絶縁膜をマスクとしてＳｉ基板の
結晶面異方性エッチングを行い、側面が（１１１）面を
なす第１の凹形状の溝を形成する第２の工程と、第１の
凹形状の溝内のＳｉ基板上に第２の絶縁膜を形成した
後、第１の絶縁膜を除去してＳｉ基板表面の（１００）
面を露出させる第３の工程と、第２の絶縁膜をマスクと
して、Ｓｉ基板の結晶面異方性エッチングを行い、側面
が（１１１）面をなす第２の凹形状の溝を形成する第４
の工程と、絶第２の縁膜を除去した後、第１及び第２の
凹形状の溝を有するＳｉ基板上に導電体層を形成する第
５の工程とを有し、Ｓｉ基板と導電体層との界面が凹凸
形状をなすようにすることを特徴とする。

【００１９】このように請求項７に係る半導体装置の製
造方法においては、（１００）Ｓｉ基板上に凹形状の溝
を形成する工程を２回繰り返して、側面が（１１１）面
をなす第１及び第２の凹形状の溝を形成しているため、
上記請求項６に係る場合と同様の作用、効果を奏すると
共に、半導体基板と導電体層との有効対向面積を更に効
果的に増大することができるため、半導体基板と導電体
層とのコンタクト部におけるコンタクト抵抗の低減の程
度も大きくなり、コンタクト寄生抵抗の減少等による半
導体装置の高性能化に更に寄与することができる。

【００２０】また、上記請求項６に記載の半導体装置の
製造方法において、前記第２の工程により形成する凹形
状の溝がＶ字形状又は逆台形形状の溝であり、Ｓｉ基板
と導電体層との界面の凹凸形状の凹部がＶ字形状又は逆
台形形状をなし凸部が台形形状をなすようにすることが
好適である。また、上記請求項７記載の半導体装置の製
造方法において、前記第２の工程により形成する第１の
凹形状の溝がＶ字形状又は逆台形形状の溝であり、前記
第４の工程により形成する第２の凹形状の溝がＶ字形状
又は逆台形形状の溝であり、（１００）Ｓｉ基板と導電
体層との界面の凹凸形状の凹部がＶ字形状又は逆台形形
状をなし凸部がＶ字形状又は台形形状をなすようにする
ことが好適である。

【００２１】また、上記請求項６記載の半導体装置の製
造方法において、前記第１の工程の前に、又は前記第３
の工程の絶縁膜を除去した後であって導電体層を形成す
る前に、Ｓｉ基板表面に所定の不純物を選択的に添加し
て不純物領域を形成する工程を有し、Ｓｉ基板表面の不
純物領域と導電体層との界面が凹凸形状をなすようにす
る構成とすることにより、不純物領域と導電体層との接
触面積、即ち有効対向面積を増大することができるた
め、不純物領域と導電体層とのコンタクト部におけるコ
ンタクト抵抗も低減することが可能になり、コンタクト
寄生抵抗の減少等による半導体装置の高性能化に寄与す
ることができる。

【００２２】また、上記請求項７記載の半導体装置の製
造方法において、前記第１の工程の前に、又は前記第５
の工程の第２の絶縁膜を除去した後であって導電体層を
形成する前に、Ｓｉ基板表面に所定の不純物を選択的に
添加して不純物領域を形成する工程を有し、Ｓｉ基板表
面の不純物領域と導電体層との界面が凹凸形状をなすよ
うにする構成とすることにより、不純物領域と導電体層
との接触面積、即ち有効対向面積を増大することができ
るため、不純物領域と導電体層とのコンタクト部におけ
るコンタクト抵抗も低減することが可能になり、コンタ
クト寄生抵抗の減少等による半導体装置の高性能化に寄
与することができる。

【００２３】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 （第１の実施形態）図１（ａ）は本発明の第１の実施形
態に係る拡散抵抗素子を示す断面図、図１（ｂ）は図１
（ａ）の拡散抵抗素子の取り出し電極コンタクト部を示
す拡大断面図、図２〜図８はそれぞれ図１（ｂ）の取り
出し電極コンタクト部の形成方法を示す工程断面図であ
る。図１（ａ）に示すように、（１００）ｐ型Ｓｉ基板
１１上にｎ⁺ 型埋め込み層１２が形成され、これら（１
００）ｐ型Ｓｉ基板１１及びｎ⁺ 型埋め込み層１２上に
は、表面が（１００）面をなすｎ型エピタキシャル層
（以下、「（１００）ｎ型エピタキシャル層」という）
１３が形成されている。また、この（１００）ｎ型エピ
タキシャル層１３表面には、抵抗層としてのｐ⁺ 型不純
物拡散層１４及びアイソレーション用のｎ⁺ 型不純物拡
散層１５が形成されている。

【００２４】また、これら（１００）ｎ型エピタキシャ
ル層１３、ｐ⁺ 型不純物拡散層１４、及びｎ⁺ 型不純物
拡散層１５上には、例えば絶縁膜としてのＳｉＯ₂ 膜
（シリコン酸化膜）１６が形成されている。そして、こ
のＳｉＯ₂ 膜１６に開口したコンタクト孔を介して、ｐ
⁺ 型不純物拡散層１４に接続するＡｌからなる２つの取
り出し電極１７、１８及びｎ⁺ 型不純物拡散層１５に接
続するアイソレーション用の電極１９が形成されてい
る。

【００２５】このような拡散抵抗素子の構造は基本的に
従来の拡散抵抗素子の構造と同一であり、本実施形態の
特徴は、図１（ｂ）に示すように、抵抗層としてのｐ⁺
型不純物拡散層１４とその取り出し電極１７とが接触し
ている取り出し電極コンタクト部にある。なお、ｐ⁺ 型
不純物拡散層１４と他方の取り出し電極１８との取り出
し電極コンタクト部も全く同様であるため、以下の説明
はｐ⁺ 型不純物拡散層１４と取り出し電極１７との取り
出し電極コンタクト部に限定して行う。

【００２６】即ち、取り出し電極コンタクト部におい
て、ｐ⁺ 型不純物拡散層１４と取り出し電極１７との界
面が凹凸形状をなしており、この凹凸形状の凹部がＶ字
形状をなし、凸部が逆Ｖ字形状をなしている。そしてｐ
⁺ 型不純物拡散層１４の表面が（１００）面をなしてい
るのに対して、Ｖ字形状の凹部（以下、適宜「Ｖ字状
溝」という）側面は（１１１）面をなしている。このた
め、ｐ⁺ 型不純物拡散層１４表面の（１００）面とＶ字
状溝側面の（１１１）面とのなす角度θ₁ は約５５°と
なる。また、Ｖ字状溝の底部において交差する２つの
（１１１）面のなす角度θ₂ は約７０゜となっている。

【００２７】次に、図１（ｂ）に示す拡散抵抗素子の取
り出し電極コンタクト部の形成方法を、図２〜図８を用
いて説明する。なお、図１（ａ）に示す拡散抵抗素子全
体の製造方法は、取り出し電極コンタクト部を除けば従
来の場合と同様であるためその説明は省略し、ここでは
取り出し電極コンタクト部の形成方法に限定して説明す
る。

【００２８】図２に示すように、（１００）ｎ型エピタ
キシャル層１３表面にｐ型不純物イオンを選択的に注入
した後、活性化のためのアニール処理を行って、抵抗層
としてのｐ⁺ 型不純物拡散層１４を形成する。従って、
ｐ⁺ 型不純物拡散層１４の表面は（１００）面をなす。
続いて、このｐ⁺ 型不純物拡散層１４上にＳｉ₃ Ｎ₄膜
（シリコン窒化膜）２０を堆積した後、このＳｉ₃ Ｎ₄
膜２０をフォトリソグラフィ技術及びエッチング技術を
用いてライン／スペース状にパターニングする。このと
き、ライン状のＳｉ₃ Ｎ₄ 膜２０の幅とその間のスペー
スの幅とが等しくなるようにする。

【００２９】次いで、図３に示すように、等間隔のライ
ン／スペース状のＳｉ₃ Ｎ₄ 膜２０をマスクとして、例
えばＴＭＡＨ（Tetra Methyl Ammonium Hydroride ）や
アルカリ性エッチング液等を用いて、ｐ⁺ 型不純物拡散
層１４の結晶方位依存性の異方性エッチング（以下、
「結晶面異方性エッチング」という）を行う。この結晶
面異方性エッチングは、結晶面方位の違いによってエッ
チング速度が違うエッチング速度の異方性を利用したも
のであり、ｐ⁺ 型不純物拡散層１４表面の〈１００〉方
位に対して約５５°の角度θ₁ をなす〈１１１〉方位に
進行し、Ｓｉ₃ Ｎ₄ 膜２０間のスペースの幅によって決
まる所定の深さでほぼ自動的に停止する。こうして、ｐ
⁺ 型不純物拡散層１４上に、図面の奥行き方向に延びる
Ｖ字状溝２１をアレイ状に形成する。従って、Ｖ字状溝
２１内に露出されたｐ⁺ 型不純物拡散層１４の傾斜面
（以下、「Ｖ字状溝２１側面」という）はｐ⁺ 型不純物
拡散層１４表面の（１００）面に対して約５５°の角度
θ₁ をなす（１１１）面となる。そしてＶ字状溝２１底
部において交差する２つの（１１１）面のなす角度θ₂
は約７０゜となる。

【００３０】次いで、図４に示すように、Ｓｉ₃ Ｎ₄ 膜
２０をマスクとして、Ｖ字状溝２１内に露出しているｐ
⁺ 型不純物拡散層１４を選択的に熱酸化して、Ｖ字状溝
２１内のｐ⁺ 型不純物拡散層１４上に熱酸化膜２２を形
成する。次いで、図５に示すように、Ｓｉ₃ Ｎ₄ 膜２０
を除去して、ｐ⁺ 型不純物拡散層１４表面の（１００）
面を露出させる。

【００３１】次いで、図６に示すように、熱酸化膜２２
をマスクとし、図３に示す工程と同様にして、ＴＭＡＨ
やアルカリ性エッチング液等を用いてｐ⁺ 型不純物拡散
層１４の結晶面異方性エッチングを行い、Ｖ字状溝２１
と同様に側面が（１１１）面をなし、図面の奥行き方向
に延びるＶ字状溝２３をアレイ状に形成する。

【００３２】次いで、図７に示すように、熱酸化膜２２
を除去する。こうして、ｐ⁺ 型不純物拡散層１４上に側
面が（１１１）面をなすＶ字状溝２１、２３が交互にア
レイ状に形成され、ｐ⁺ 型不純物拡散層１４の表面形状
は、凹部がＶ字形状をなし凸部が逆Ｖ字形状をなす凹凸
形状となる。

【００３３】次いで、図８に示すように、基体全面にＡ
ｌ膜を形成した後、このＡｌ膜を電極形状にパターニン
グして、ｐ⁺ 型不純物拡散層１４に接続するＡｌからな
る取り出し電極１７を形成する。こうして、抵抗層とし
てのｐ⁺ 型不純物拡散層１４とその取り出し電極１７と
の界面が、Ｖ字形状の凹部と逆Ｖ字形状の凸部からなる
凹凸形状をなしている図１（ｂ）の取り出し電極コンタ
クト部を形成する。

【００３４】以上のように本実施形態によれば、ｐ⁺ 型
不純物拡散層１４上にＶ字状溝２１、２３を形成する際
に、例えばＴＭＡＨやアルカリ性エッチング液等による
結晶面異方性エッチング法を用いることにより、表面が
（１００）面をなすｐ⁺ 型不純物拡散層１４上に、側面
が（１１１）面をなすＶ字状溝２１、２３を形成してい
るため、これらのＶ字状溝２１、２３を安定かつ均一に
形成することができる。

【００３５】また、これらのＶ字状溝２１、２３をｐ⁺
型不純物拡散層１４上に形成して、ｐ⁺ 型不純物拡散層
１４とその上に形成した取り出し電極１７との界面が、
Ｖ字形状の凹部と逆Ｖ字形状の凸部からなる凹凸形状を
なすようにすることにより、ｐ⁺ 型不純物拡散層１４と
取り出し電極１７との接触面積、即ち有効対向面積を増
大することができる。

【００３６】具体的には、ｐ⁺ 型不純物拡散層１４表面
の（１００）面に対してＶ字状溝側面の（１１１）面の
なす角度θ₁ は約５５°となり、Ｖ字状溝の底部におい
て交差する２つの（１１１）面のなす角度θ₂ は約７０
゜となるため、従来のようにｐ⁺ 型不純物拡散層と取り
出し電極との界面が平坦な場合と比較すると、有効対向
面積は１／ｃｏｓ55゜＝１．７４３倍となり、約７４％
増大する。従って、取り出し電極コンタクト部における
コンタクト抵抗も約７４％低減され、半導体集積回路に
内蔵される拡散抵抗素子の取り出し電極のコンタクト寄
生抵抗を少なくすることが可能になるため、拡散抵抗素
子の高性能化に寄与することができる。

【００３７】次に、上記図２〜図８に示す拡散抵抗素子
の取り出し電極コンタクト部の形成方法の第１の変形例
を、図９〜図１１を用いて説明する。なお、拡散抵抗素
子の同一の構成要素には同一の符号を付して説明を省略
する。

【００３８】図９に示すように、上記図２に示す工程と
同様にして、（１００）ｎ型エピタキシャル層１３表面
に抵抗層としてのｐ⁺ 型不純物拡散層１４を形成した
後、このｐ⁺ 型不純物拡散層１４上に、ライン／スペー
ス状にパターニングしたＳｉ₃Ｎ₄ 膜２４を形成する。
このとき、Ｓｉ₃ Ｎ₄ 膜２４間のスペース幅は、上記図
２のＳｉ₃ Ｎ₄ 膜２０間のスペース幅と略同様である
が、Ｓｉ₃ Ｎ₄ 膜２４自体のライン幅は、上記図２のＳ
ｉ₃ Ｎ₄ 膜２０のライン幅よりも遥に狭いものである点
に特徴がある。

【００３９】次いで、図１０に示すように、上記図３に
示す工程と同様にして、ライン／スペース状のＳｉ₃ Ｎ
₄ 膜２４をマスクとし、例えばＴＭＡＨやアルカリ性エ
ッチング液等を用いて結晶面異方性エッチングを行い、
ｐ⁺ 型不純物拡散層１４の上に、側面が（１１１）面を
なすＶ字状溝２５を形成する。このとき、マスクとなる
Ｓｉ₃ Ｎ₄ 膜２４の幅が極めて狭いものであるため、こ
のＳｉ₃ Ｎ₄ 膜２４直下においてｐ⁺ 型不純物拡散層１
４の横方向のエッチングが進行し、Ｖ字状溝２５側面の
（１１１）面に挟まれた凸部の形状は略逆Ｖ字形状にな
る。

【００４０】次いで、図１１に示すように、Ｓｉ₃ Ｎ₄
膜２４を除去した後、上記図８に示す工程と同様にし
て、表面にＶ字状溝２５を設けたｐ⁺ 型不純物拡散層１
４上に取り出し用電極１７を形成する。こうして、抵抗
層としてのｐ⁺ 型不純物拡散層１４とその取り出し電極
１７との界面が、Ｖ字形状の凹部と逆Ｖ字形状の凸部か
らなる凹凸形状をなしている取り出し電極コンタクト部
を形成する。

【００４１】このように、第１の変形例においては、上
記図２〜図８に示す工程と比較して、より簡略な工程を
用い、ｐ⁺ 型不純物拡散層１４と取り出し電極１７との
界面がＶ字形状の凹部と逆Ｖ字形状の凸部からなる凹凸
形状をなす取り出し電極コンタクト部を形成することが
できる。

【００４２】次に、上記図２〜図８に示す拡散抵抗素子
の取り出し電極コンタクト部の形成方法の第２の変形例
を、図１２〜図１５を用いて説明する。なお、拡散抵抗
素子の同一の構成要素には同一の符号を付して説明を省
略する。

【００４３】図１２に示すように、（１００）ｎ型エピ
タキシャル層１３上にライン／スペース状にパターニン
グしたＳｉ₃ Ｎ₄ 膜２０を形成する。即ち、次の工程で
結晶面異方性エッチングのマスクとして使用するＳｉ₃
Ｎ₄ 膜２０を形成する点では上記図２の工程と同様であ
るが、上記図２の工程と異なり、この段階では（１０
０）ｎ型エピタキシャル層１３表面にｐ型不純物を添加
して抵抗層としてのｐ型不純物拡散層を形成しない点に
特徴がある。

【００４４】次いで、図１３に示すように、上記図３〜
図７に示す工程と同様にして、（１００）ｎ型エピタキ
シャル層１３上に、側面が（１１１）面をなすＶ字状溝
２１、２３を交互にアレイ状に形成し、（１００）ｎ型
エピタキシャル層１３の表面形状がＶ字形状の凹部と逆
Ｖ字形状の凸部からなる凹凸形状となるようにする。

【００４５】次いで、図１４に示すように、（１００）
ｎ型エピタキシャル層１３表面にｐ型不純物イオンを選
択的に注入した後、活性化のためのアニール処理を行っ
て、抵抗層としてのｐ⁺ 型不純物拡散層１４ａを形成す
る。

【００４６】次いで、図１５に示すように、上記図８に
示す工程と同様にして、ｐ⁺ 型不純物拡散層１４ａ上に
取り出し電極１７を形成する。こうして、抵抗層として
のｐ⁺ 型不純物拡散層１４ａとその取り出し電極１７と
の界面が凹凸形状をなしており、この凹凸形状の凹部が
Ｖ字形状をなし、凸部が逆Ｖ字形状をなしている取り出
し電極コンタクト部を形成する。

【００４７】このように、第２の変形例においては、上
記図２〜図８に示すように、（１００）ｎ型エピタキシ
ャル層１３表面にｐ⁺ 型不純物拡散層１４を形成した後
にｐ⁺ 型不純物拡散層１４上に凹凸形状を形成する工程
の代わりに、（１００）ｎ型エピタキシャル層１３上に
凹凸形状を形成した後に、（１００）ｎ型エピタキシャ
ル層１３表面にｐ⁺ 型不純物拡散層１４ａを形成するこ
とにより、図１（ｂ）に示すものとほぼ同じ構造の取り
出し電極コンタクト部を形成することができる。但し、
この第２の変形例の場合には、図１５から明らかなよう
に、イオン注入法を用いてｐ⁺ 型不純物拡散層１４ａを
形成するときは、ｐ⁺ 型不純物拡散層１４ａと（１０
０）ｎ型エピタキシャル層１３との界面も凹凸形状にな
るため、ｐ⁺ 型不純物拡散層１４ａの形状は図１（ｂ）
に示すｐ⁺ 型不純物拡散層１４とは異なるものとなる。

【００４８】（第２の実施形態）図１６（ａ）は本発明
の第２の実施形態に係るＭＩＳ容量素子を示す断面図、
図１６（ｂ）は図１６（ａ）のＭＩＳ容量素子の取り出
し電極コンタクト部を示す拡大断面図、図１７〜図１９
はそれぞれ図１６（ｂ）の取り出し電極コンタクト部の
形成方法を示す工程断面図である。

【００４９】図１６（ａ）に示すように、（１００）ｐ
型Ｓｉ基板１１上に（１００）ｎ型エピタキシャル層が
形成され、この（１００）ｎ型エピタキシャル層１３表
面には、キャパシタの下部電極としてのｐ⁺ 型不純物拡
散層２６が形成されている。また、このｐ⁺ 型不純物拡
散層２６上には、誘電膜としてのＳｉＯ₂ 膜２７を介し
て上部電極２８が形成されている。

【００５０】また、（１００）ｎ型エピタキシャル層１
３及びｐ⁺ 型不純物拡散層２６上に形成されたＳｉＯ₂
膜２９に開口したコンタクト孔を介して、ｐ⁺ 型不純物
拡散層２６に接続するＡｌからなる取り出し電極３０が
形成されている。

【００５１】このようなＭＩＳ容量素子の構造は基本的
に従来のＭＩＳ容量素子の構造と同一であり、本実施形
態の特徴は、図１６（ｂ）に示すように、キャパシタの
下部電極としてのｐ⁺ 型不純物拡散層２６とその取り出
し電極３０とが接触している取り出し電極コンタクト部
にある。即ち、取り出し電極コンタクト部において、ｐ
⁺ 型不純物拡散層２６と取り出し電極３０との界面が凹
凸形状をなしており、この凹凸形状の凹部がＶ字形状を
なし、凸部が台形形状をなしている。そしてｐ⁺ 型不純
物拡散層２６の表面が（１００）面をなしているのに対
して、Ｖ字状溝側面は（１１１）面をなしている。この
ため、ｐ⁺ 型不純物拡散層２６表面の（１００）面とＶ
字状溝側面の（１１１）面とのなす角度θ₁ は約５５°
となり、Ｖ字状溝の底部において交差する２つの（１１
１）面のなす角度θ₂ は約７０゜となっている。

【００５２】次に、図１６（ｂ）に示すＭＩＳ容量素子
の取り出し電極コンタクト部の形成方法を、図１７〜図
１９を用いて説明する。なお、図１６（ａ）に示すＭＩ
Ｓ容量素子全体の製造方法は、取り出し電極コンタクト
部を除けば従来の場合と同様であるためその説明は省略
し、ここでは取り出し電極コンタクト部の形成方法に限
定して説明する。

【００５３】図１７に示すように、上記第１の実施形態
の図２〜図３に示す工程と同様にして、（１００）ｎ型
エピタキシャル層１３表面に下部電極としてのｐ⁺ 型不
純物拡散層２６を形成した後、このｐ⁺ 型不純物拡散層
２６上にライン／スペース状にパターニングしたＳｉ₃
Ｎ₄ 膜３１を形成する。このとき、ライン状のＳｉ₃Ｎ
₄ 膜３１の幅とその間のスペースの幅とが等しくなるよ
うにする。

【００５４】続いて、等間隔のライン／スペース状のＳ
ｉ₃ Ｎ₄ 膜３１をマスクとして、例えばＴＭＡＨやアル
カリ性エッチング液等を用いて、ｐ⁺ 型不純物拡散層２
６の結晶面異方性エッチングを行い、ｐ⁺ 型不純物拡散
層２６上に、図面の奥行き方向に延びるＶ字状溝３２を
アレイ状に形成する。このとき、Ｖ字状溝３２内に露出
されたｐ⁺ 型不純物拡散層２６の傾斜面（以下、「Ｖ字
状溝３２側面」という）はｐ⁺ 型不純物拡散層２６表面
の（１００）面に対して約５５°の角度θ₁ をなす（１
１１）面となる。そしてＶ字状溝３２底部において交差
する２つの（１１１）面のなす角度θ₂ は約７０゜とな
る。

【００５５】次いで、図１８に示すように、Ｓｉ₃ Ｎ₄
膜３１を除去する。こうして、ｐ⁺型不純物拡散層２６
上に側面が（１１１）面をなすＶ字状溝３２がアレイ状
に形成され、ｐ⁺ 型不純物拡散層２６の表面形状は、凹
部がＶ字形状をなし凸部が台形形状をなす凹凸形状とな
る。

【００５６】次いで、図１９に示すように、基体全面に
形成したＡｌ膜を電極形状にパターニングして、ｐ⁺ 型
不純物拡散層２６に接続するＡｌからなる取り出し電極
３０を形成する。こうして、キャパシタの下部電極とし
てのｐ⁺ 型不純物拡散層２６とその取り出し電極３０と
の界面が、Ｖ字形状の凹部と逆Ｖ字形状の凸部からなる
凹凸形状をなしている図１６（ｂ）の取り出し電極コン
タクト部を形成する。

【００５７】以上のように本実施形態によれば、ｐ⁺ 型
不純物拡散層２６上にＶ字状溝３２を形成する際、上記
第１の実施形態の場合と同様に、結晶面異方性エッチン
グ法を用いることにより、表面が（１００）面をなすｐ
⁺ 型不純物拡散層２６上に、側面が（１１１）面をなす
Ｖ字状溝３２を安定かつ均一に形成することができる。

【００５８】また、これらのＶ字状溝２１、２３をｐ⁺
型不純物拡散層２６上に形成して、ｐ⁺ 型不純物拡散層
２６とその上に形成した取り出し電極３０との界面が、
Ｖ字形状の凹部と逆Ｖ字形状の凸部からなる凹凸形状を
なすようにすることにより、ｐ⁺ 型不純物拡散層２６と
取り出し電極３０との接触面積、即ち有効対向面積を増
大することができる。具体的には、従来のようにｐ型不
純物拡散層と取り出し電極との界面が平坦な場合と比較
すると、約３６％増大する。

【００５９】従って、ｐ⁺ 型不純物拡散層２６と取り出
し電極３０との取り出し電極コンタクト部におけるコン
タクト抵抗も約３６％低減され、半導体集積回路に内蔵
されるＭＩＳ容量素子の取り出し電極のコンタクト寄生
抵抗を少なくすることが可能になるため、ＭＩＳ容量素
子の高性能化に寄与することができる。

【００６０】なお、上記第１の実施形態の場合と比較す
ると、有効対向面積の増加率は約７４％から約３６％に
低下しているが、その代わりに取り出し電極コンタクト
部を形成する工程が短縮されているというメリットを有
する。

【００６１】また、上記第１の実施形態における第１の
変形例の場合と同様にして、上記図１７〜図１９に示す
取り出し電極コンタクト部の形成方法の代わりに、図２
０に示す変形例に係る取り出し電極コンタクト部の形成
方法を採用することも可能である。即ち、図２０に示す
ように、上記第１の実施形態における第２の変形例の場
合と同様にして、（１００）ｎ型エピタキシャル層１３
表面にｐ⁺ 型不純物拡散層２６を形成した後にｐ⁺ 型不
純物拡散層２６上に凹凸形状を形成する工程の代わり
に、（１００）ｎ型エピタキシャル層１３上に凹凸形状
を形成した後、（１００）ｎ型エピタキシャル層１３表
面にｐ⁺ 型不純物拡散層２６ａを形成する。

【００６２】但し、この変形例の場合には、図２０から
明らかなように、イオン注入法を用いてｐ⁺ 型不純物拡
散層２６ａを形成するときは、ｐ⁺ 型不純物拡散層２６
ａと（１００）ｎ型エピタキシャル層１３との界面も凹
凸形状になるため、ｐ⁺ 型不純物拡散層２６ａの形状は
図１６（ｂ）に示すｐ⁺ 型不純物拡散層２６とは異なる
ものとなる。

【００６３】（第３の実施形態）図２１（ａ）は本発明
の第３の実施形態に係るＭＯＳＦＥＴを示す断面図、図
２１（ｂ）は図２１（ａ）のＭＯＳＦＥＴのソース電極
コンタクト部を示す拡大断面図、図２２〜図２８はそれ
ぞれ図２１（ｂ）のソース電極コンタクト部の形成方法
を示す工程断面図である。

【００６４】図２１（ａ）に示すように、（１００）ｐ
型Ｓｉ基板１１上に（１００）ｎ型エピタキシャル層が
形成されている。また、この（１００）ｎ型エピタキシ
ャル層１３上にはフィールド酸化膜３３が形成されてい
る。そしてこのフィールド酸化膜３３によって分離され
た素子領域の（１００）ｎ型エピタキシャル層１３表面
には、ソース領域をなすｐ⁺ 型不純物拡散層３４及びド
レイン領域をなすｐ⁺型不純物拡散層３５が相対してが
形成されている。また、これらのｐ⁺ 型不純物拡散層３
４、３５に挟まれたチャネル領域上には、ゲート酸化膜
３６を介してゲート電極３７が形成されている。

【００６５】また、ｐ⁺ 型不純物拡散層３４、３５及び
ゲート電極３７上にはＳｉＯ₂ 膜３８が形成され、この
ＳｉＯ₂ 膜３８に開口したコンタクト孔を介して、ｐ⁺
型不純物拡散層３４に接続するＡｌからなるソース電極
３９及びｐ⁺ 型不純物拡散層３５に接続するＡｌからな
るドレイン電極４０が形成されている。

【００６６】このようなＭＯＳＦＥＴの構造は基本的に
従来のＭＯＳＦＥＴの構造と同一であり、本実施形態の
特徴は、図２１（ｂ）に示すように、ソース領域をなす
ｐ⁺型不純物拡散層３４とソース電極３９とが接触して
いるソース電極コンタクト部にある。なお、ドレイン領
域をなすｐ⁺ 型不純物拡散層３５とドレイン電極４０と
のドレイン電極コンタクト部も全く同様であるため、以
下の説明はｐ⁺ 型不純物拡散層３５とソース電極３９と
のソース電極コンタクト部に限定して行う。

【００６７】即ち、ソース電極コンタクト部において、
ｐ⁺ 型不純物拡散層３４とソース電極３９との界面が凹
凸形状をなしており、この凹凸形状の凹部が逆台形形状
をなし凸部が逆Ｖ字形状をなしている。そしてｐ⁺ 型不
純物拡散層３４の表面が（１００）面をなしているのに
対し、逆台形形状の凹部（以下、適宜「逆台形状溝」と
いう）側面は（１１１）面をなしている。従って、ｐ⁺
型不純物拡散層３４表面の（１００）面と逆台形状溝側
面の（１１１）面とのなす角度θ₁ は約５５°となって
いる。

【００６８】次に、図２１（ｂ）に示すＭＯＳＦＥＴの
ソース電極コンタクト部の形成方法を、図２２〜図２８
を用いて説明する。なお、図２１（ａ）に示すＭＯＳＦ
ＥＴ全体の製造方法は、ソース電極及びドレイン電極の
各コンタクト部を除けば従来の場合と同様であるためそ
の説明は省略し、ここではソース電極コンタクト部の形
成方法に限定して説明する。

【００６９】図２２に示すように、（１００）ｎ型エピ
タキシャル層１３表面にソース領域をなすｐ⁺ 型不純物
拡散層３４を形成した後、このｐ⁺ 型不純物拡散層３４
上にライン／スペース状にパターニングしたＳｉ₃ Ｎ₄
膜４１を形成する。このとき上記第１の実施形態の図２
のＳｉ₃ Ｎ₄ 膜２０の場合と比較すると、Ｓｉ₃ Ｎ₄膜
４１自体のライン幅とその間のスペース幅を共により広
く、例えば２倍にしている点に特徴がある。

【００７０】次いで、図２３に示すように、等間隔のラ
イン／スペース状のＳｉ₃ Ｎ₄ 膜４１をマスクとして、
例えばＴＭＡＨやアルカリ性エッチング液等を用いて、
ｐ⁺型不純物拡散層３４の結晶面異方性エッチングを行
う。そしてＳｉ₃ Ｎ₄ 膜４１間のスペースの幅によって
決まる所定の深さで自動的停止する前に異方性エッチン
グを停止する。こうして、ｐ⁺ 型不純物拡散層３４上
に、図面の奥行き方向に延びる逆台形状溝４２をアレイ
状に形成する。このとき、逆台形状溝４２内に露出され
たｐ⁺ 型不純物拡散層３４の傾斜面（以下、「逆台形状
溝４２側面」という）はｐ⁺ 型不純物拡散層３４表面の
（１００）面に対して約５５°の角度θ₁をなす（１１
１）面となる。

【００７１】次いで、図２４に示すように、Ｓｉ₃ Ｎ₄
膜４１をマスクとして、逆台形状溝４２内に露出してい
るｐ⁺ 型不純物拡散層３４を選択的に熱酸化して、逆台
形状溝４２内のｐ型不純物拡散層１４上に熱酸化膜４３
を形成する。

【００７２】次いで、図２５に示すように、Ｓｉ₃ Ｎ₄
膜４１を除去して、ｐ⁺ 型不純物拡散層３４表面の（１
００）面を露出させる。

【００７３】次いで、図２６に示すように、熱酸化膜４
３をマスクとし、上記図２３に示す工程と同様にして、
ＴＭＡＨやアルカリ性エッチング液等を用いてｐ⁺ 型不
純物拡散層３４の結晶面異方性エッチングを行って、逆
台形状溝４２と同様に側面が（１１１）面をなすと共に
図面の奥行き方向に延びる逆台形状溝４４をアレイ状に
形成する。

【００７４】次いで、図２７に示すように、熱酸化膜４
３を除去する。こうして、ｐ⁺ 型不純物拡散層３４上に
側面が（１１１）面をなす逆台形状溝４２、４４が交互
にアレイ状に形成され、ｐ⁺ 型不純物拡散層３４の表面
形状は、凹部が逆台形形状をなし凸部が逆Ｖ字形状をな
す凹凸形状となる。

【００７５】次いで、図２８に示すように、基体全面に
Ａｌ膜を形成した後、このＡｌ膜を電極形状にパターニ
ングして、ｐ⁺ 型不純物拡散層３４に接続するＡｌから
なるソース電極３９を形成する。こうして、ソース領域
をなすｐ⁺ 型不純物拡散層３４とソース電極３９との界
面が、逆台形形状の凹部と逆Ｖ字形状の凸部からなる凹
凸形状をなしている図２１（ｂ）のソース電極コンタク
ト部を形成する。

【００７６】以上のように本実施形態によれば、ｐ⁺ 型
不純物拡散層３４上に逆台形状溝４２、４４を形成する
際、上記第１の実施形態の場合と同様に、結晶面異方性
エッチング法を用いることにより、表面が（１００）面
をなすｐ⁺ 型不純物拡散層３４上に、側面が（１１１）
面をなす逆台形状溝４２、４４を安定かつ均一に形成す
ることができる。

【００７７】また、これらの逆台形状溝４２、４４をｐ
⁺ 型不純物拡散層３４上に形成して、ｐ⁺ 型不純物拡散
層３４とその上に形成したソース電極３９との界面が、
逆台形形状の凹部と逆Ｖ字形状の凸部からなる凹凸形状
をなすようにすることにより、ｐ⁺ 型不純物拡散層３４
とソース電極３９との接触面積、即ち有効対向面積を増
大することができる。具体的には、従来のようにｐ⁺ 型
不純物拡散層３４とソース電極３９との界面が平坦な場
合と比較すると、上記第２の実施形態の場合と同様に、
約３６％増大する。従って、ソース電極コンタクト部に
おけるコンタクト抵抗も約３６％低減される。こうし
て、半導体集積回路に内蔵されるＭＯＳＦＥＴのソース
電極及びドレイン電極の各コンタクト寄生抵抗を少なく
することが可能になるため、ＭＯＳＦＥＴの高性能化に
寄与することができる。

【００７８】なお、上記第１の実施形態における第１の
変形例の場合と同様にして、上記図２２〜図２８に示す
ソース電極コンタクト部の形成方法の代わりに、図２９
〜図３１に示す第１の変形例に係るソース電極コンタク
ト部の形成方法を採用することも可能である。即ち、図
２９に示すように、上記図２２に示す工程と同様にし
て、（１００）ｎ型エピタキシャル層１３表面にソース
領域をなすｐ⁺ 型不純物拡散層３４を形成した後、この
ｐ⁺ 型不純物拡散層３４上にライン／スペース状にパタ
ーニングしたＳｉ₃ Ｎ₄ 膜４５を形成する。このとき、
Ｓｉ₃ Ｎ₄ 膜４５間のスペース幅は、上記図２２のＳｉ
₃ Ｎ₄ 膜４１のスペース幅と略同様であるが、Ｓｉ₃ Ｎ
₄膜４５自体のライン幅は、上記図２のＳｉ₃ Ｎ₄ 膜４
１のライン幅よりも遥に狭いものである点に特徴があ
る。

【００７９】次いで、図３０に示すように、上記図２３
に示す工程と同様にして、ライン／スペース状のＳｉ₃
Ｎ₄ 膜４５をマスクとし、例えばＴＭＡＨやアルカリ性
エッチング液等を用いて結晶面異方性エッチングを行
い、ｐ⁺ 型不純物拡散層３４上に、側面が（１１１）面
をなす逆台形状溝４６を形成する。このとき、マスクと
なるＳｉ₃ Ｎ₄ 膜４５の幅が極めて狭いものであるた
め、このＳｉ₃ Ｎ₄ 膜４５直下においてｐ⁺ 型不純物拡
散層３４の横方向のエッチングが進行し、逆台形状溝４
６側面の（１１１）面に挟まれた凸部の形状は略逆Ｖ字
形状になる。

【００８０】次いで、図３１に示すように、Ｓｉ₃ Ｎ₄
膜４５を除去した後、上記図２８に示す工程と同様にし
て、表面に逆台形状溝４６を設けたｐ⁺ 型不純物拡散層
３４上にソース電極３９を形成する。こうして、ソース
領域をなすｐ⁺ 型不純物拡散層３４とソース電極３９と
の界面が逆台形形状の凹部と逆Ｖ字形状の凸部からなる
凹凸形状をなしているソース電極コンタクト部を形成す
る。

【００８１】この第１の変形例の場合、上記図２２〜図
２８に示す工程と比較して、より簡略な工程を用いて、
ｐ⁺ 型不純物拡散層３４とソース電極３９との界面が逆
台形形状の凹部と逆Ｖ字形状の凸部からなる凹凸形状を
なすソース電極コンタクト部を形成することができる。

【００８２】また、上記第１の実施形態における第２の
変形例の場合と同様にして、図３２に示す第２の変形例
に係るソース電極コンタクト部の形成方法を採用するこ
とも可能である。即ち、図３２に示すように、（１０
０）ｎ型エピタキシャル層１３表面にｐ⁺型不純物拡散
層３４を形成した後にｐ⁺ 型不純物拡散層３４上に凹凸
形状を形成する上記図２２〜図２８に示す工程の代わり
に、（１００）ｎ型エピタキシャル層１３上に凹凸形状
を形成した後、（１００）ｎ型エピタキシャル層１３表
面にｐ⁺ 型不純物拡散層３４ａを形成する。但し、この
第２の変形例の場合には、図３２から明らかなように、
イオン注入法を用いてｐ⁺ 型不純物拡散層３４ａを形成
するときは、ｐ⁺ 型不純物拡散層３４ａと（１００）ｎ
型エピタキシャル層１３との界面も凹凸形状になるため
に、ｐ⁺ 型不純物拡散層３４ａの形状は図２１（ｂ）に
示すｐ⁺ 型不純物拡散層３４とは異なるものとなる。

【００８３】（第４の実施形態）図３３（ａ）は本発明
の第４の実施形態に係るバイポーラトランジスタを示す
断面図、図３３（ｂ）は図３３（ａ）のバイポーラトラ
ンジスタのエミッタ電極コンタクト部を示す拡大断面
図、図３４〜図３７はそれぞれ図３３（ｂ）のエミッタ
電極コンタクト部の形成方法を示す工程断面図である。

【００８４】図３３（ａ）に示すように、（１００）ｐ
型Ｓｉ基板１１上にｎ⁺ 型埋め込み層４７が形成され、
これら（１００）ｐ型Ｓｉ基板１１及びｎ⁺ 型埋め込み
層４７上にはコレクタ層となる（１００）ｎ型エピタキ
シャル層が形成されている。また、この（１００）ｎ型
エピタキシャル層１３表面には、コレクタ引き出し層と
してのｎ⁺⁺型不純物拡散層４８、ベース層としてのｐ⁺
型不純物拡散層４９、及びエミッタ層としてのｎ⁺⁺型不
純物拡散層５０が形成されている。

【００８５】また、これら（１００）ｎ型エピタキシャ
ル層１３、ｎ⁺⁺型不純物拡散層４８、ｐ⁺ 型不純物拡散
層４９、及びｎ⁺⁺型不純物拡散層５０上には、例えば絶
縁膜としてのＳｉＯ₂ 膜５１が形成されている。そして
このＳｉＯ₂ 膜５１に開口したコンタクト孔を介して、
ｎ⁺⁺型不純物拡散層４８に接続するＡｌからなるコレク
タ電極５２、ｐ⁺ 型不純物拡散層４９に接続するＡｌか
らなるベース電極５３、及びｎ⁺⁺型不純物拡散層５０に
接続するＡｌからなるエミッタ電極５４が形成されてい
る。

【００８６】このようなバイポーラトランジスタの構造
は基本的に従来のバイポーラトランジスタと同一であ
り、本実施形態の特徴は、図３３（ｂ）に示すように、
エミッタ層としてのｎ⁺⁺型不純物拡散層５０とエミッタ
電極５４とが接触しているエミッタ電極コンタクト部に
ある。なお、コレクタ引き出し層としてのｎ⁺⁺型不純物
拡散層４８とコレクタ電極５２とのコレクタ電極コンタ
クト部及びベース層としてのｐ⁺ 型不純物拡散層４９と
ベース電極５３とのベース電極コンタクト部も全く同様
であるため、以下の説明はｎ⁺⁺型不純物拡散層５０とエ
ミッタ電極５４とのエミッタ電極コンタクト部に限定し
て行う。

【００８７】即ち、エミッタ電極コンタクト部におい
て、ｎ⁺⁺型不純物拡散層５０とエミッタ電極５４とＡｌ
電極１７との界面が凹凸形状をなしており、この凹凸形
状の凹部が逆台形形状をなし、凸部が台形形状をなして
いる。そしてｎ⁺⁺型不純物拡散層５０の表面が（１０
０）面をなしているのに対して、逆台形状溝側面は（１
１１）面をなしている。このため、ｎ⁺⁺型不純物拡散層
５０表面の（１００）面と逆台形状溝側面の（１１１）
面とのなす角度θ₁ は約５５°となっている。

【００８８】次に、図３３（ｂ）に示すバイポーラトラ
ンジスタのエミッタ電極コンタクト部の形成方法を、図
３４〜図３７を用いて説明する。なお、図３３（ａ）に
示すバイポーラトランジスタ全体の製造方法は、エミッ
タ電極、ベース電極、及びコレクタ電極の各コンタクト
部を除けば従来の場合と同様であるためその説明は省略
し、ここではエミッタ電極コンタクト部の形成方法に限
定して説明する。

【００８９】図３４に示すように、（１００）ｎ型エピ
タキシャル層１３表面にベース領域をなすｐ⁺ 型不純物
拡散層４９を形成した後、このｐ⁺ 型不純物拡散層４９
上にライン／スペース状にパターニングしたＳｉ₃ Ｎ₄
膜５５を形成する。このとき上記第１の実施形態の図２
のＳｉ₃ Ｎ₄ 膜２０の場合と比較すると、Ｓｉ₃ Ｎ₄膜
５５のライン幅はＳｉ₃ Ｎ₄ 膜２０のライン幅と同じで
あるが、Ｓｉ₃ Ｎ₄ 膜５５間のスペース幅はＳｉ₃ Ｎ₄
膜２０間のスペース幅より広く、例えば２倍にしている
点に特徴がある。

【００９０】次いで、図３５に示すように、ライン／ス
ペース状のＳｉ₃ Ｎ₄ 膜５５をマスクとして、例えばＴ
ＭＡＨやアルカリ性エッチング液等を用いて、ｎ⁺⁺型不
純物拡散層５０の結晶面異方性エッチングを行う。そし
てＳｉ₃ Ｎ₄ 膜５５間のスペースの幅によって決まる所
定の深さで自動的停止する前に 異方性エッチングを停
止する。こうして、ｎ⁺⁺型不純物拡散層５０上に、図面
の奥行き方向に延びる逆台形状溝５６をアレイ状に形成
する。このとき、逆台形状溝５６内に露出されたｎ⁺⁺型
不純物拡散層５０の傾斜面（以下、「逆台形状溝５６側
面」という）はｎ⁺⁺型不純物拡散層５０表面の（１０
０）面に対して約５５°の角度θ₁ をなす（１１１）面
となる。

【００９１】次いで、図３６に示すように、Ｓｉ₃ Ｎ₄
膜５５を除去する。こうして、ｎ⁺⁺型不純物拡散層５０
上に側面が（１１１）面をなす逆台形状溝５６がアレイ
状に形成され、ｎ⁺⁺型不純物拡散層５０の表面形状は、
凹部が逆台形形状をなし凸部が台形形状をなす凹凸形状
となる。

【００９２】次いで、図３７に示すように、基体全面に
形成したＡｌ膜を電極形状にパターニングして、ｎ⁺⁺型
不純物拡散層５０に接続するＡｌからなるエミッタ電極
５４を形成する。こうして、エミッタ層としてのｎ⁺⁺型
不純物拡散層５０とエミッタ電極５４との界面が逆台形
形状の凹部と台形形状の凸部からなる凹凸形状をなして
いる図３３（ｂ）のエミッタ電極コンタクト部を形成す
る。

【００９３】以上のように本実施形態によれば、ｎ⁺⁺型
不純物拡散層５０上に逆台形状溝５６を形成する際、上
記第１の実施形態の場合と同様に、結晶面異方性エッチ
ング法を用いることにより、表面が（１００）面をなす
ｎ⁺⁺型不純物拡散層５０上に、側面が（１１１）面をな
す逆台形状溝５６を安定かつ均一に形成することができ
る。

【００９４】また、これらの逆台形状溝５６をｎ⁺⁺型不
純物拡散層５０上に形成して、ｎ⁺⁺型不純物拡散層５０
とその上に形成したエミッタ電極５４との界面が逆台形
形状の凹部と台形形状の凸部からなる凹凸形状をなすよ
うにすることにより、ｎ⁺⁺型不純物拡散層５０とエミッ
タ電極５４との接触面積、即ち有効対向面積を増大する
ことができる。

【００９５】従って、エミッタ電極コンタクト部におけ
るコンタクト抵抗も低減される。こうして、半導体集積
回路に内蔵されるバイポーラトランジスタのエミッタ電
極コンタクト部、ベース電極コンタクト部、及びコレク
タ電極コンタクト部におけるコンタクト寄生抵抗を少な
くすることが可能になるため、バイポーラトランジスタ
の高性能化に寄与することができる。特にエミッタ電極
コンタクト部の場合、寄生負帰還として機能するコンタ
クト抵抗を低減することにより、回路動作の悪化を防止
することができる。

【００９６】なお、上記第１の実施形態の場合のみな
ず、上記第２及び第３の実施形態の場合よりも、有効対
向面積の増加率は低下しているが、その代わりにエミッ
タ電極コンタクト部を形成する工程は、上記第２の実施
形態の場合と同様に短縮されているというメリットを有
する。

【００９７】また、上記第１の実施形態における第２の
変形例の場合と同様にして、上記図３４〜図３７に示す
工程の代わりに、図３８に示す変形例に係るエミッタ電
極コンタクト部の形成方法を採用することも可能であ
る。即ち、図３８に示すように、ｐ⁺ 型不純物拡散層４
９表面にｎ⁺⁺型不純物拡散層５０を形成した後にｎ⁺⁺型
不純物拡散層５０上に凹凸形状を形成する工程の代わり
に、ｐ⁺ 型不純物拡散層４９上に凹凸形状を形成した
後、このｐ⁺ 型不純物拡散層４９表面にｎ⁺⁺型不純物拡
散層５０ａを形成する。

【００９８】但し、この変形例の場合、図３８から明ら
かなように、イオン注入法を用いてｎ⁺⁺型不純物拡散層
５０ａを形成するときは、ｎ⁺⁺型不純物拡散層５０ａと
ｐ⁺型不純物拡散層４９との界面も凹凸形状になるた
め、ｎ⁺⁺型不純物拡散層５０ａの形状は図３３（ｂ）に
示すｎ⁺⁺型不純物拡散層５０とは異なるものとなる。

【００９９】更に、上記第１〜第４の実施形態において
は、種々の変形例が可能である。例えば不純物拡散層と
各種の電極との界面の凹凸形状として、第１の実施形態
の場合には凹部がＶ字形状をなし凸部が逆Ｖ字形状をな
しており、第２の実施形態の場合には凹部がＶ字形状を
なし凸部が台形形状をなしており、第３の実施形態の場
合には凹部が逆台形形状をなし凸部が逆Ｖ字形状をなし
ており、第４の実施形態の場合には凹部が逆台形形状を
なし凸部が台形形状をなしているが、これらの凹部及び
凸部の形状の組合せ以外の組合せであってもよい。例え
ば凹部がＶ字形状と逆台形形状を交互に繰り返すもので
あってもよいし、凸部が逆Ｖ字形状と台形形状を交互に
繰り返すものであってもよい。

【０１００】また、不純物拡散層上に形成する凹状の
溝、即ち第１の実施形態の場合のＶ字状溝２１、２３、
第２の実施形態の場合のＶ字状溝３２、第３の実施形態
の場合の逆台形状溝４２、４４、並びに第４の実施形態
の場合の逆台形状溝５６は、全て一方向にアレイ状に形
成されているが、この一方向に加えて、この一方向と直
行する方向にもこれらの溝を形成してもよい。この場
合、形成方法は煩雑になるが、不純物拡散層とその上の
導電体層との接触面積、即ち有効対向面積を更に増大す
ることが可能になる。

【０１０１】また、表面を凹凸形状にした不純物拡散層
上に形成する導電体層、即ち第１の実施形態の場合の取
り出し電極１７、１８、第２の実施形態の場合の取り出
し電極３０、第３の実施形態の場合のソース電極３９及
びドレイン電極４０、並びに第４の実施形態の場合のコ
レクタ電極５２、ベース電極５３及びエミッタ電極５４
は、その材料として全てＡｌを用いているが、勿論Ａｌ
に限定されるものではない。その他の金属、不純物が添
加されたポリシリコン、金属シリサイド等、導電性のあ
る材料であればよい。

【０１０２】また、上記第１〜第４の実施形態において
は、（１００）Ｓｉ基板を使用して不純物拡散層表面が
（１００）面となるようにし、この（１００）面の結晶
面異方性エッチングにより、側面が（１１１）面となる
Ｖ字状溝２１、２３、Ｖ字状溝３２、逆台形状溝４２、
４４、又は逆台形状溝５６を形成しているが、（１０
０）Ｓｉ基板の代わりに、（１１１）Ｓｉ基板を用いる
ことも可能である。但し、この場合は、結晶面異方性エ
ッチングによって形成される溝側面が（１１１）面に対
してなす角度は上記第１〜第４の実施形態の場合と異な
ってくる。

【０１０３】また、第１の実施形態の場合は拡散抵抗素
子、第２の実施形態の場合はＭＩＳ容量素子、第３の実
施形態の場合はＭＯＳＦＥＴ、第４の実施形態の場合は
バイポーラトランジスタを用いた場合について説明した
が、本発明を適用する素子はこれらの素子に限定される
ものではない。半導体集積回路の構成部品であって、半
導体基板とその上に形成する導電体層とのコンタクト抵
抗を低減する必要があるものについては、全て本発明を
適用することが可能である。

【０１０４】

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、半導体基板と導電体層との界面が凹凸形
状をなしていることにより、半導体基板と導電体層との
接触面積、即ち有効対向面積を増大することができるた
め、半導体基板と導電体層とのコンタクト部を有する半
導体集積回路を構成する全ての素子においてそのコンタ
クト抵抗を低減することが可能になり、コンタクト寄生
抵抗の減少等による素子の高性能化、引いては半導体集
積回路全体の高性能化に寄与することができる。

【０１０５】また、上記請求項１に係る半導体装置にお
いて、半導体基板と導電体層との界面の凹凸形状の凹部
がＶ字形状又は逆台形形状をなし、凸部が逆Ｖ字形状又
は台形形状をなしていることにより、半導体基板と導電
体層との有効対向面積の増大率を最大約７４％とするこ
とが可能になる。

【０１０６】また、上記請求項１に係る半導体装置にお
いて、半導体基板の導電体層に接する領域に不純物領域
が形成されている構成をすることにより、この不純物領
域と導電体層との有効対向面積を増大することができる
ため、半導体基板と導電体層とのコンタクト部における
コンタクト抵抗を低減することが可能になり、コンタク
ト寄生抵抗の減少等による素子の高性能化に寄与するこ
とができる。

【０１０７】更に、請求項６に係る半導体装置の製造方
法によれば、（１００）Ｓｉ基板上に、側面が（１１
１）面をなす凹形状の溝を形成する際に、結晶面方位の
違いによってエッチング速度が違うエッチング速度の異
方性を利用する結晶面異方性エッチング法を用いている
ことにより、複数の凹形状の溝を安定かつ均一に形成す
ることができる。また、凹形状の溝を有するＳｉ基板上
に導電体層を形成して、Ｓｉ基板と導電体層との界面が
凹凸形状をなすようにすることにより、半導体基板と導
電体層との有効対向面積を増大することができるため、
半導体基板と導電体層とのコンタクト部を有する半導体
集積回路を構成する全ての素子においてそのコンタクト
抵抗を低減することが可能になり、コンタクト寄生抵抗
の減少等による素子の高性能化、引いては半導体集積回
路全体の高性能化に寄与することができる。

【０１０８】また、請求項７に係る半導体装置の製造方
法によれば、（１００）Ｓｉ基板上に凹形状の溝を形成
する工程を２回繰り返して、側面が（１１１）面をなす
第１及び第２の凹形状の溝を形成しているため、上記請
求項６に係る場合と同様の効果を奏すると共に、半導体
基板と導電体層との有効対向面積を更に効果的に増大す
ることができるため、半導体基板と導電体層とのコンタ
クト部におけるコンタクト抵抗の低減の程度も大きくな
り、コンタクト寄生抵抗の減少等による素子の高性能化
に更に寄与することができる。

【０１０９】また、上記請求項６又は７に係る半導体装
置の製造方法において、Ｓｉ基板と導電体層との界面の
凹凸形状の凹部がＶ字形状又は逆台形形状をなし、凸部
がＶ字形状又は台形形状をなすようにすることにより、
半導体基板と導電体層との有効対向面積の増大率を最大
約７４％とすることが可能になる。

【０１１０】また、上記請求項６又は７に係る半導体装
置の製造方法において、Ｓｉ基板表面に所定の不純物を
選択的に添加して不純物領域を形成する工程を有し、Ｓ
ｉ基板表面の不純物領域と導電体層との界面が凹凸形状
をなすようにする構成とすることにより、不純物領域と
導電体層との接触面積、即ち有効対向面積を増大するこ
とができるため、不純物領域と導電体層とのコンタクト
部におけるコンタクト抵抗も低減することが可能にな
り、コンタクト寄生抵抗の減少等による素子の高性能化
に寄与することができる。

【図面の簡単な説明】

【図１】図１（ａ）は本発明の第１の実施形態に係る拡
散抵抗素子を示す断面図、図１（ｂ）は図１（ａ）の拡
散抵抗素子の取り出し電極コンタクト部を示す拡大断面
図である。

【図２】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その１）である。

【図３】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その２）である。

【図４】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その３）である。

【図５】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その４）である。

【図６】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その５）である。

【図７】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その６）である。

【図８】図１の拡散抵抗素子の取り出し電極コンタクト
部の形成方法を示す工程断面図（その７）である。

【図９】第１の実施形態の第１の変形例に係る拡散抵抗
素子の取り出し電極コンタクト部の形成方法を示す工程
断面図（その１）である。

【図１０】第１の実施形態の第１の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その２）である。

【図１１】第１の実施形態の第１の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その３）である。

【図１２】第１の実施形態の第２の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その１）である。

【図１３】第１の実施形態の第２の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その２）である。

【図１４】第１の実施形態の第２の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その３）である。

【図１５】第１の実施形態の第２の変形例に係る拡散抵
抗素子の取り出し電極コンタクト部の形成方法を示す工
程断面図（その４）である。

【図１６】図１６（ａ）は本発明の第２の実施形態に係
るＭＩＳ容量素子を示す断面図、図１６（ｂ）は図１６
（ａ）のＭＩＳ容量素子の取り出し電極コンタクト部を
示す拡大断面図である。

【図１７】図１６のＭＩＳ容量素子の取り出し電極コン
タクト部の形成方法を示す工程断面図（その１）であ
る。

【図１８】図１６のＭＩＳ容量素子の取り出し電極コン
タクト部の形成方法を示す工程断面図（その２）であ
る。

【図１９】図１６のＭＩＳ容量素子の取り出し電極コン
タクト部の形成方法を示す工程断面図（その３）であ
る。

【図２０】第２の実施形態の変形例に係るＭＩＳ容量素
子の取り出し電極コンタクト部の形成方法を示す工程断
面図である。

【図２１】図２１（ａ）は本発明の第３の実施形態に係
るＭＯＳＦＥＴを示す断面図、図２１（ｂ）は図２１
（ａ）のＭＯＳＦＥＴのソース電極コンタクト部を示す
拡大断面図である。

【図２２】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その１）である。

【図２３】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その２）である。

【図２４】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その３）である。

【図２５】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その４）である。

【図２６】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その５）である。

【図２７】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その６）である。

【図２８】図２１のＭＯＳＦＥＴのソース電極コンタク
ト部の形成方法を示す工程断面図（その７）である。

【図２９】第３の実施形態の第１の変形例に係るＭＯＳ
ＦＥＴのソース電極コンタクト部の形成方法を示す工程
断面図（その１）である。

【図３０】第３の実施形態の第１の変形例に係るＭＯＳ
ＦＥＴのソース電極コンタクト部の形成方法を示す工程
断面図（その２）である。

【図３１】第３の実施形態の第１の変形例に係るＭＯＳ
ＦＥＴのソース電極コンタクト部の形成方法を示す工程
断面図（その３）である。

【図３２】第３の実施形態の第２の変形例に係るＭＯＳ
ＦＥＴのソース電極コンタクト部の形成方法を示す工程
断面図である。

【図３３】図３３（ａ）は本発明の第３の実施形態に係
るバイポーラトランジスタを示す断面図、図３３（ｂ）
は図３３（ａ）のバイポーラトランジスタのエミッタ電
極コンタクト部を示す拡大断面図である。

【図３４】図３３のバイポーラトランジスタのエミッタ
電極コンタクト部の形成方法を示す工程断面図（その
１）である。

【図３５】図３３のバイポーラトランジスタのエミッタ
電極コンタクト部の形成方法を示す工程断面図（その
２）である。

【図３６】図３３のバイポーラトランジスタのエミッタ
電極コンタクト部の形成方法を示す工程断面図（その
３）である。

【図３７】図３３のバイポーラトランジスタのエミッタ
電極コンタクト部の形成方法を示す工程断面図（その
４）である。

【図３８】第４の実施形態の変形例に係るバイポーラト
ランジスタのエミッタ電極コンタクト部の形成方法を示
す工程断面図である。

【符号の説明】

１１……（１００）ｐ型Ｓｉ基板、１２……ｎ⁺ 型埋め
込み層、１３……（１００）ｎ型エピタキシャル層、１
４、１４ａ……ｐ⁺ 型不純物拡散層、１５……アイソレ
ーション用のｎ⁺ 型不純物拡散層、１６……ＳｉＯ
₂ 膜、１７、１８……取り出し電極、１９……アイソレ
ーション用の電極、２０……Ｓｉ₃ Ｎ₄ 膜、２１……Ｖ
字状溝、２２……熱酸化膜、２３……Ｖ字状溝、２４…
…Ｓｉ₃ Ｎ₄膜、２５……Ｖ字状溝、２６、２６ａ……
ｐ⁺ 型不純物拡散層、２７……ＳｉＯ₂ 膜、２８……上
部電極、２９……ＳｉＯ₂ 膜、３０……取り出し電極、
３１……Ｓｉ₃ Ｎ₄ 膜、３２……Ｖ字状溝、３３……フ
ィールド酸化膜、３４、３４ａ、３５……ｐ⁺ 型不純物
拡散層、３６……ゲート酸化膜、３７……ゲート電極、
３８……ＳｉＯ₂ 膜、３９……ソース電極、４０……ド
レイン電極、４１……Ｓｉ₃ Ｎ₄ 膜、４２……逆台形状
溝、４３……熱酸化膜、４４……逆台形状溝、４５……
Ｓｉ₃ Ｎ₄ 膜、４６……逆台形状溝、４７……ｎ⁺ 型埋
め込み層、４８……ｎ⁺⁺型不純物拡散層、４９……ｐ⁺
型不純物拡散層、５０、５０ａ……ｎ⁺⁺型不純物拡散
層、５１……ＳｉＯ₂ 膜、５２……コレクタ電極、５３
……ベース電極、５４……エミッタ電極、５５……Ｓｉ
₃ Ｎ₄ 膜、５６……逆台形状溝５６

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に導電体層が形成されてい
   る半導体装置であって、 前記半導体基板と前記導電体層との界面が、凹凸形状を
   なしていることを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体基板と前記導電体層との界面の凹凸形状の凹
   部が、Ｖ字形状又は逆台形形状をなしていることを特徴
   とする半導体装置。
3. 【請求項３】 請求項１記載の半導体装置において、 前記半導体基板と前記導電体層との界面における凹凸形
   状の凸部が、逆Ｖ字形状又は台形形状をなしていること
   を特徴とする半導体装置。
4. 【請求項４】 請求項１記載の半導体装置において、 前記半導体基板が、（１００）面を表面とするシリコン
   基板であり、 前記シリコン基板の前記導電体層と接する界面の凹凸形
   状の凹部側面が、（１１１）面をなしていることを特徴
   とする半導体装置。
5. 【請求項５】 請求項１記載の半導体装置において、 前記半導体基板の前記導電体層に接する領域に、不純物
   領域が形成されていることを特徴とする半導体装置。
6. 【請求項６】 （１００）面を表面とするシリコン基板
   上に絶縁膜を形成した後、前記絶縁膜を所定の形状にパ
   ターニングする第１の工程と、 前記絶縁膜をマスクとして前記シリコン基板の結晶面異
   方性エッチングを行い、側面が（１１１）面をなす凹形
   状の溝を形成する第２の工程と、 前記絶縁膜を除去した後、前記凹形状の溝を有する前記
   シリコン基板上に導電体層を形成する第３の工程と、を
   有し、 前記シリコン基板と前記導電体層との界面が凹凸形状を
   なすようにすることを特徴とする半導体装置の製造方
   法。
7. 【請求項７】 （１００）面を表面とするシリコン基板
   上に第１の絶縁膜を形成した後、前記第１の絶縁膜を所
   定の形状にパターニングする第１の工程と、 前記第１の絶縁膜をマスクとして前記シリコン基板の結
   晶面異方性エッチングを行い、側面が（１１１）面をな
   す第１の凹形状の溝を形成する第２の工程と、 前記第１の凹形状の溝内の前記シリコン基板上に第２の
   絶縁膜を形成した後、前記第１の絶縁膜を除去して、前
   記シリコン基板表面の（１００）面を露出させる第３の
   工程と、 前記第２の絶縁膜をマスクとして前記シリコン基板の結
   晶面異方性エッチングを行い、側面が（１１１）面をな
   す第２の凹形状の溝を形成する第４の工程と、 前記絶第２の縁膜を除去した後、前記第１及び第２の凹
   形状の溝を有する前記シリコン基板上に導電体層を形成
   する第５の工程と、を有し、 前記シリコン基板と前記導電体層との界面が凹凸形状を
   なすようにすることを特徴とする半導体装置の製造方
   法。
8. 【請求項８】 請求項６記載の半導体装置の製造方法に
   おいて、 前記第２の工程により形成する凹形状の溝が、Ｖ字形状
   又は逆台形形状の溝であり、 前記シリコン基板と前記導電体層との界面の凹凸形状の
   凹部がＶ字形状又は逆台形形状をなし、凸部が台形形状
   をなすようにすることを特徴とする半導体装置の製造方
   法。
9. 【請求項９】 請求項７記載の半導体装置の製造方法に
   おいて、 前記第２の工程により形成する第１の凹形状の溝が、Ｖ
   字形状又は逆台形形状の溝であり、 前記第４の工程により形成する第２の凹形状の溝が、Ｖ
   字形状又は逆台形形状の溝であり、 前記（１００）シリコン基板と前記導電体層との界面の
   凹凸形状の凹部がＶ字形状又は逆台形形状をなし、凸部
   がＶ字形状又は台形形状をなすようにすることを特徴と
   する半導体装置の製造方法。
10. 【請求項１０】 請求項６記載の半導体装置の製造方法
    において、 前記第１の工程の前に、又は前記第３の工程の前記絶縁
    膜を除去した後であって前記導電体層を形成する前に、
    前記シリコン基板表面に所定の不純物を選択的に添加し
    て不純物領域を形成する工程を有し、 前記シリコン基板表面の前記不純物領域と前記導電体層
    との界面が凹凸形状をなすようにすることを特徴とする
    半導体装置の製造方法。
11. 【請求項１１】 請求項７記載の半導体装置の製造方法
    において、 前記第１の工程の前に、又は前記第５の工程の前記第２
    の絶縁膜を除去した後であって前記導電体層を形成する
    前に、前記シリコン基板表面に所定の不純物を選択的に
    添加して不純物領域を形成する工程を有し、 前記シリコン基板表面の前記不純物領域と前記導電体層
    との界面が凹凸形状をなすようにすることを特徴とする
    半導体装置の製造方法。