JP2712359B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2712359B2
JP2712359B2 JP63220106A JP22010688A JP2712359B2 JP 2712359 B2 JP2712359 B2 JP 2712359B2 JP 63220106 A JP63220106 A JP 63220106A JP 22010688 A JP22010688 A JP 22010688A JP 2712359 B2 JP2712359 B2 JP 2712359B2
Authority
JP
Japan
Prior art keywords
forming
insulating film
diffusion region
region
concentration diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63220106A
Other languages
English (en)
Other versions
JPH0267765A (ja
Inventor
肇 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63220106A priority Critical patent/JP2712359B2/ja
Publication of JPH0267765A publication Critical patent/JPH0267765A/ja
Application granted granted Critical
Publication of JP2712359B2 publication Critical patent/JP2712359B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高耐圧MO
S型トランジスタを有する半導体装置の製造方法に関す
る。
〔従来の技術」 従来、この種の高耐圧MOS型トランジスタを有する半
導体装置は、第２図に示すように、Ｐ型シリコン基板１
の主表面に設けたN-型拡散領域２及びN-型拡散領域２内
に設けたN+型拡散領域９によりドレイン領域を形成し、
ゲート電極７とN+型拡散領域９との間には、膜厚の厚い
酸化膜13を介在させていた。このようにN+型拡散領域９
をゲート電極７から隔て、更にN+型拡散領域９の不純物
濃度をコントロールすることにより、ゲート電極７、ソ
ース領域８及びＰ型シリコン基板１のそれぞれを接地し
た状態で前記ドレイン領域に電圧を印加したときの耐電
圧（以後OFF耐圧と記す）はゲートの絶縁破壊電圧以上
に上げることが可能となった。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、ゲート電極とN+型拡散
領域との間のN-型拡散領域の表面に厚い酸化膜を介在さ
せることにより、トランジスタのOFF耐圧の向上は可能
であったものの、電流駆動能力（以下ON電流と記す）が
非常に低くなってしまうという問題点を有している。
また、LSIの出力トランジスタとして用いる時には、
所望の電流量に対してトランジスタのゲート幅を大きく
して対処する必要があり、このような出力端子が非常に
多い時には、これにより半導体チップの寸法が増大する
という問題も生じる。
また、厚い酸化膜下にＮ型不純物を高濃度に自己整合
的に導入して、この寄生抵抗を低減しようとすると、ゲ
ート電極下へＮ型の高濃度不純物層ができることにな
り、トランジスタのOFF耐圧の低下を招くという問題点
がある。
本発明の目的は、OFF耐圧が高く且つ電流駆動能力の
すぐれた半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、一導電型半導体基
板の主表面に逆導電型のドレイン領域形成用の低濃度拡
散領域を形成する工程と、前記低濃度拡散領域の表面か
ら内部に凹部を形成する工程と、前記凹部の底面に逆導
電型の高濃度拡散領域を形成する工程と、前記凹部を含
む表面に絶縁膜を堆積し該絶縁膜の上面が前記低濃度拡
散領域の表面と一致するまで異方性エッチングを施すこ
とにより、前記凹部を充填した埋込絶縁膜を前記絶縁膜
から形成する工程と、前記半導体基板の表面に前記埋込
絶縁膜を含む素子形成領域を区画するフィールド絶縁膜
を形成する工程と、前記素子形成領域の表面にゲート絶
縁膜を形成する工程と、前記埋込絶縁膜の一部を含み前
記ゲート絶縁膜上にゲート電極を形成する工程と、前記
ゲート電極に整合して前記素子形成領域に逆導電型のソ
ース領域を形成する工程と、前記埋込絶縁膜に隣接して
前記低濃度拡散領域の表面内に逆導電型の高濃度拡散領
域を形成する工程とを有する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の一実施例を説明するための半導体チ
ップの断面図である。
図に示すように、Ｐ型シリコン基板１の主表面に低濃
度のリンイオンを選択的にイオン注入して熱処理し、不
純物濃度が１×1015〜５×107cm-3の範囲内にあるドレ
イン領域形成用のN-型拡散領域２を設ける。次に、N-型
拡散領域の表面を選択的にエッチングして凹部を設け、
前記凹部底部に高濃度のヒ素イオンをイオン注入してN+
型拡散領域３を設ける。次に、前記凹部を含む表面にCV
D法により酸化シリコン膜を堆積した後全面を異方性エ
ッチングして前記酸化シリコン膜の上面をちょうどN-型
拡散領域を含むＰ型シリコン基板１の表面と一致させた
埋込酸化膜４を形成する。次に、Ｐ型シリコン基板１の
表面を選択的に酸化したフィールド酸化膜５を設けて素
子形成領域を区画し、前記素子形成領域の表面にゲート
絶縁膜６を形成する。次に、埋込酸化膜４の一部を含む
ゲート絶縁膜６の上に選択的にゲート電極７を設け、ゲ
ート電極７に整合させて前記素子形成領域にＮ型の高濃
度不純物を導入しソース領域８及び埋込酸化膜４に隣接
してN-型拡散領域２の中にN+型拡散領域９を設ける。次
に、ゲート電極７を含む表面に層間絶縁膜10を堆積し、
ソース領域８及びドレイン領域のN+型拡散領域９のコン
タクト用開孔部をそれぞれ設け、前記開孔部のソース領
域８及びN+型拡散領域９のそれぞれと接続するアルミニ
ウム電極11,12を形成して高耐圧MOS型トランジスタを有
する半導体装置を構成する。
ここで、ゲート電極７とN+型拡散領域９との間は、埋
込み酸化膜４で隔てられているため、ゲートとドレイン
間のMOS型トランジスタのOFF耐圧を充分高く維持すると
ともに、ドレインの寄生抵抗値を減少させるために埋込
み酸化膜４の下面に設けたN+型拡散領域３により電流駆
動能力のすぐれた高耐圧MOS型トランジスタが得られ
る。
〔発明の効果〕
以上説明したように本発明は、ドレイン領域を構成す
るN-型拡散領域内に設けた埋込み酸化膜と埋込み酸化膜
の下面に設けたN+型拡散領域によりN+型拡散領域とゲー
ト電極とを隔てることにより、トランジスタのOFF耐圧
を確保すると共に、高耐圧化したことによりON電流の低
下を埋込み酸化膜の下面に設けたN+型拡散領域によりド
レインの寄生抵抗を低減させることが可能となり、駆動
能力のより大きな高耐圧MOS型トランジスタを有する半
導体装置を実現できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図は従来の半導体装置の一例を説明す
るための半導体チップの断面図である。 １…Ｐ型シリコン基板、２…N-型拡散領域、３…N+型拡
散領域、４…埋込酸化膜、５…フィールド酸化膜、６…
ゲート絶縁膜、７…ゲート電極、８…ソース領域、９…
N+型拡散領域、10…層間絶縁膜、11,12…アルミニウム
電極、13…酸化膜。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】一導電型半導体基板の主表面に逆導電型の
    ドレイン領域形成用の低濃度拡散領域を形成する工程
    と、前記低濃度拡散領域の表面から内部に凹部を形成す
    る工程と、前記凹部の底面に逆導電型の高濃度拡散領域
    を形成する工程と、前記凹部を含む表面に絶縁膜を堆積
    し該絶縁膜の上面が前記低濃度拡散領域の表面と一致す
    るまで異方性エッチングを施すことにより、前記凹部を
    充填した埋込絶縁膜を前記絶縁膜から形成する工程と、
    前記半導体基板の表面に前記埋込絶縁膜を含む素子形成
    領域を区画するフィールド絶縁膜を形成する工程と、前
    記素子形成領域の表面にゲート絶縁膜を形成する工程
    と、前記埋込絶縁膜の一部を含み前記ゲート絶縁膜上に
    ゲート電極を形成する工程と、前記ゲート電極に整合し
    て前記素子形成領域に逆導電型のソース領域を形成する
    工程と、前記埋込絶縁膜に隣接して前記低濃度拡散領域
    の表面内に逆導電型の高濃度拡散領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP63220106A 1988-09-01 1988-09-01 半導体装置の製造方法 Expired - Lifetime JP2712359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63220106A JP2712359B2 (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63220106A JP2712359B2 (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0267765A JPH0267765A (ja) 1990-03-07
JP2712359B2 true JP2712359B2 (ja) 1998-02-10

Family

ID=16746007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63220106A Expired - Lifetime JP2712359B2 (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2712359B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540104Y2 (ja) 1992-09-01 1997-07-02 ダイワ精工株式会社 リール固定部を有する釣竿
CA2197663C (en) * 1994-08-16 2001-01-30 Dale A. Brown Apparatus for axially positioning the roll shell in a hydrostatically loaded controlled deflection roll
JP2002170888A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
JP2008140939A (ja) 2006-11-30 2008-06-19 Toshiba Corp 半導体装置およびその製造方法
JP4891288B2 (ja) * 2008-05-07 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609619B2 (ja) * 1987-08-25 1997-05-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0267765A (ja) 1990-03-07

Similar Documents

Publication Publication Date Title
US5366914A (en) Vertical power MOSFET structure having reduced cell area
US5578508A (en) Vertical power MOSFET and process of fabricating the same
KR890004469B1 (ko) 종형 mosfet와 그 제조방법
US6638798B2 (en) Method of fabricating a semiconductor device of high-voltage CMOS structure
JPS58210678A (ja) パワ−ｍｏｓｆｅｔ構成体及びその製造方法
EP0179407A2 (en) Method for producing a DMOS semiconductor device
JPH09298301A (ja) Ｍｏｓ技術パワーデバイス
JPH02250331A (ja) 半導体装置およびその製造方法
US5882966A (en) BiDMOS semiconductor device and method of fabricating the same
JP2712359B2 (ja) 半導体装置の製造方法
US5508545A (en) Semiconductor device including a pair of transistors having a common channel region, and method of making the same
JP3502509B2 (ja) Ｃｍｏｓ構造を備えた集積回路及びその製造方法
EP0805497B1 (en) Method of fabrication of a bipolar transistor
JPH05299648A (ja) Ｍｉｓ電界効果トランジスタ
JPS62232164A (ja) 半導体装置およびその製造方法
JP2002170890A (ja) 半導体装置
JP2751336B2 (ja) 半導体装置の製造方法
JP2668713B2 (ja) 高耐圧半導体装置
JP3376209B2 (ja) 半導体装置とその製造方法
JPH05166919A (ja) 半導体装置及びその製造方法
JPH11354793A (ja) 半導体装置の製造方法
JPS62159468A (ja) 半導体装置
JP2630863B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2623661B2 (ja) バイポーラ型トランジスタ
JPS6038878A (ja) Ｍｉｓ型半導体装置