DE102016100060B4 - Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung - Google Patents

Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung Download PDF

Info

Publication number
DE102016100060B4
DE102016100060B4 DE102016100060.4A DE102016100060A DE102016100060B4 DE 102016100060 B4 DE102016100060 B4 DE 102016100060B4 DE 102016100060 A DE102016100060 A DE 102016100060A DE 102016100060 B4 DE102016100060 B4 DE 102016100060B4
Authority
DE
Germany
Prior art keywords
field plate
layer
over
edge
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100060.4A
Other languages
English (en)
Other versions
DE102016100060A1 (de
Inventor
Ming-Wei Tsai
King-Yuen Wong
Chih-Wen Hsiung
Ming-Cheng Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100060A1 publication Critical patent/DE102016100060A1/de
Application granted granted Critical
Publication of DE102016100060B4 publication Critical patent/DE102016100060B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleitervorrichtung (100), die Folgendes umfasst:ein Halbleitersubstrat (1);eine Donatorversorgungsschicht (5) über dem Halbleitersubstrat (1), wobei die Donatorversorgungsschicht (5) eine Oberseite (S5) aufweist;eine Gate-Struktur (15), einen Drain (19) und eine Source (18) über der Donatorversorgungsschicht (5);eine Passivierungsschicht (11) über der Gate-Struktur (15) und der Donatorversorgungsschicht (5);eine Gate-Elektrode (17) über der Gate-Struktur (15);eine Feldplatte (20), die auf der Passivierungsschicht (11) zwischen der Gate-Elektrode (17) und dem Drain (19) angeordnet ist, wobei die Feldplatte (20) einen unteren Rand (B2) aufweist; undwobei die Gate-Elektrode (17) einen ersten Rand (S1) in der Nähe der Feldplatte (20) aufweist, wobei die Feldplatte (20) einen zweiten Rand (S2) umfasst, der dem ersten Rand (S1) zugewandt ist, wobei eine horizontale Distanz (L1) zwischen dem ersten Rand (S1) und dem zweiten Rand (S2) in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern liegt;wobei die Halbleitervorrichtung (100) des Weiteren einen Drain-Kontakt (191) über dem Drain (19) und einen Source-Kontakt (181) über der Source (18) umfasst, wobei der Source-Kontakt (181) oder der Drain-Kontakt (191) eine Unterseite (B3) aufweist,die im Wesentlichen koplanar mit dem unteren Rand (B2) der Feldplatte (20) ist;wobei ein planarer Abschnitt (111) der Passivierungsschicht (11) unter der Feldplatte (20) eine relativ konstante Höhe aufweist; undwobei die Unterseite (B3) koplanar mit einem oberen Rand des planaren Abschnitts (111) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung, insbesondere für einen Transistor mit hoher Elektronenmobilität (High Electron Mobility Transistor, HEMT).
  • ALLGEMEINER STAND DER TECHNIK
  • Ein Transistor mit hoher Elektronenmobilität (HEMT), auch als Heterostruktur-FET (HFET) oder modulationsdotierter FET (MODFET) bekannt, umfasst einen Übergang zwischen zwei Materialien mit verschiedenen Bandabständen (d. h. einen Heteroübergang) als einen Kanal anstelle einer dotierten Region wie bei den meisten Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs).
  • HEMT-Transistoren können mit Hochfrequenzen bis zu Millimeterwellenfrequenzen arbeiten und werden in Hochfrequenzprodukten verwendet. Ein HEMT verwendet üblicherweise eine Materialkombination, die einen III-V-Verbundhalbleiter umfasst. Verbundhalbleiter, wie zum Beispiel Galliumarsenid, Aluminium-Galliumarsenid, Galliumnitrid oder Aluminium-Galliumnitrid, können als der Übergang in dem Kanal des HEMT verwendet werden.
  • [0003a] Aus der US 7 573 078 B2 ist ein Transistor bekannt, der ein Halbleitersubstrat, einen Drain, eine Source, eine Gate-Struktur, eine Feldplatte, und eine Donatorversorgungsschicht über dem Halbleitersubstrat umfasst. Der Drain und die Source beruhen auf einer Pufferschicht, und die Feldplatte ist in elektrischem Kurzschluss mit der Source.
  • [0003b] In der US 2014 / 0 361342 A1 ist ein Transistor offenbart, der ebenfalls einen Drain, eine Source, eine Gate-Struktur, und eine Feldplatte umfasst, wobei die Feldplatte durch eine Vielzahl Verbindungsleitungen mit der Source verbunden ist.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung gemäß Anspruch 1, ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 6 und ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 12. Bevorzugte Ausführungsformen der Erfindung werden in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung.
    • 3 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung.
    • 4 ist ein Schaubild, das die Feldstärke einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 5 ist ein Schaubild, das eine Gate-zu-Drain-Kapazität gegen eine angelegte Drain-zu-Source-Spannung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 6 ist ein Schaubild, das eine Leistungszahl einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 7 ist ein Arbeitsablauf eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 8 bis 17 sind fragmentarische Querschnittansichten während Operationen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 18 ist ein Arbeitsablauf eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einigen erläuternden Beispielen.
    • 19A bis 25 sind fragmentarische Querschnittansichten während Operationen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einigen erläuternden Beispielen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Galliumnitrid-HEMTs auf Siliziumsubstraten werden als Leistungsschaltertransistoren für Spannungswandleranwendungen verwendet. Im Vergleich zu Silizium-Leistungstransistoren besitzen Galliumnitrid-HEMTs niedrige Ein-Zustands-Widerstände und geringe Schaltverluste aufgrund breiter Bandabstandseigenschaften.
  • Aus Aluminium-Galliumnitrid und Galliumnitrid bestehende Enhancement Mode High Electron Mobility-Transistoren (E-HEMTs) werden in Leistungsschaltkreis-Anwendungen verwendet. Der E-HEMT hat ein Feldplattendesign zum Modulieren elektrischer Felder in einem Kanal.
  • Hohe Spannungen in einem Übergang zwischen dem Kanal und einer Driftregion führen zu niedrigen Durchschlagspannungen. Das elektrische Feld in dem Übergang kann reduziert werden, indem man eine sehr geringe Dotierung in die Driftregion einarbeitet. Da dies den Widerstand erhöht, werden andere Lösungen, wie zum Beispiel das Verringern einer Spitze des elektrischen Feldes, verwendet. Die Lösung ist auch als Reduced Surface Field (RESURF)-Technik bekannt. Die RESURF-Technik kann eine Feldplattenstruktur zum Senken einer Kapazität zwischen Gate-zu-Drain (Cgd) und zum Erhöhen der Leistungseffizienz verwenden. Die RESURF-Technik kann die Leistungszahl (Figure of Merit, FOM) eines Leistungsbausteins beeinflussen. Die Feldplatte moduliert das elektrische Feld zwischen Gate und Drain so, dass ein Verarmungsprofil reduziert wird und eine Geschwindigkeit der Vorrichtung erhöht wird.
  • Bringt man die Feldplatte näher zum Gate und zum Kanal, so verringert dies das elektrische Feld nahe dem Gate und senkt die Cgd. In einigen Ausführungsformen, wie in 1 gezeigt, ist die Feldplatte 20 unter der Deckschicht 14 anstatt über der Deckschicht 14 angeordnet, so dass die Feldplatte 20 näher beim Kanal angeordnet ist. Der Kanal kann sich in einer Kanalschicht 4 befinden. Die Deckschicht 14 schützt die Feldplatte 20 durch einen vollständigen Überzug über der Feldplatte 20.
  • 1 veranschaulicht eine Halbleitervorrichtung 100 für eine Hochspannungsanwendung. Die Halbleitervorrichtung 100 kann ein Transistor mit hoher Elektronenmobilität (HEMT) sein, der Folgendes umfasst: ein Halbleitersubstrat 1, eine Kanalschicht 4, eine Donatorversorgungsschicht 5, eine Gate-Struktur 15, eine Gate-Schutzschicht 10, eine Passivierungsschicht 11, eine Gate-Elektrode 17, eine Source 18, einen Source-Kontakt 181, einen Drain 19, einen Drain-Kontakt 191, die Feldplatte 20 und die Deckschicht 14.
  • Die Donatorversorgungsschicht 5 hat eine Oberseite S5. Die Gate-Struktur 15 befindet sich auf der Oberseite S5 der Donatorversorgungsschicht 5. Der Drain 19 und die Source 18 befinden sich über der Donatorversorgungsschicht 5. In einigen Ausführungsformen ist der Drain 19 oder die Source 18 teilweise in der Donatorversorgungsschicht 5 vergraben. Die Gate-Schutzschicht 10 befindet sich über der Gate-Struktur 15 und der Donatorversorgungsschicht 5. Die Passivierungsschicht 11 befindet sich ebenfalls über der Gate-Struktur 15 und der Donatorversorgungsschicht 5 und folgt einer Kontur der Gate-Schutzschicht 10. Der Drain 19 oder die Source 18 durchdringen die Passivierungsschicht 11 und die Gate-Schutzschicht 10 bis hin zur Donatorversorgungsschicht 5. Die Source-Kontakt 181 befindet sich über der Source 18. Der Drain-Kontakt 191 befindet sich über dem Drain 19. Eine Unterseite B3 des Source-Kontakts 181 oder des Drain-Kontakts 191 ist im Wesentlichen mit dem unteren Rand B2 der Feldplatte 20 koplanar. Die Gate-Elektrode 17 befindet sich über der Gate-Struktur 15.
  • In einigen Ausführungsformen befindet sich die Feldplatte 20 auf der Passivierungsschicht 11 und befindet sich zwischen der Gate-Struktur 15 und dem Drain 19. Die Gate-Elektrode 17 hat einen ersten Rand S1 in der Nähe der Feldplatte 20. Die Feldplatte 20 hat einen zweiten Rand S2 und einen unteren Rand B2. Der zweite Rand S2 ist dem ersten Rand S1 zugewandt. Der untere Rand B2 ist der Donatorversorgungsschicht 5 zugewandt. Eine horizontale Distanz L1 zwischen dem ersten Rand S1 und dem zweiten Rand S2 liegt in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern. Die Feldplatte 20 soll nahe dem ersten Rand S1 der Gate-Elektrode 17 liegen, um das elektrische Feld nahe dem ersten Rand S1 der Gate-Elektrode 17 zu reduzieren. Jedoch ist die horizontale Distanz L1 dafür ausgelegt, in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern zu liegen, so dass eine ausreichende Dicke, als ein Abschnitt 111 der Passivierungsschicht 11 gezeigt, zwischen dem ersten Rand S1 und dem zweiten Rand S2 nach einem Ätzvorgang verbleibt, der den Source-Kontakt 181 und den Drain-Kontakt 191 definiert. In einigen Ausführungsformen kann der Ätzvorgang zum Entfernen eines oberen Abschnitts der Passivierungsschicht 11 dienen, um den Source-Kontakt 181 und den Drain-Kontakt 191 zu überätzen. Der Abschnitt 111 der Passivierungsschicht 11 verhindert einen elektrischen Kurzschluss zwischen der Feldplatte 20 und der Gate-Elektrode 17.
  • Die Feldplatte 20 soll nahe der Oberseite S5 der Donatorversorgungsschicht 5 liegen, um das elektrische Feld unter der Feldplatte 20 zu reduzieren. Die Feldplatte 20 hat eine Länge L20 vom zweiten Rand S2 zu einem entfernten Rand S20 gegenüber dem zweiten Rand S2. Bringt man die Feldplatte 20 näher zur Oberseite S5, so wird mehr von dem elektrischen Feld unter der Feldplatte 20 reduziert. Die vertikale Distanz H1 ist dafür ausgelegt, um zu verhindern, dass ein Überätzen der Passivierungsschicht 11 die darunterliegende Schutzschicht 10 oder Donatorversorgungsschicht 5 frei legt. Jedoch kann in einigen Ausführungsformen die vertikale Distanz H1 dicker als etwa 10 nm sein, da das oben erwähnte Überätzen verhindert werden kann, wenn eine dickere vertikale Distanz H1 verwendet wird. Die Schutzschicht 10 hat eine Dicke in einem Bereich von ungefähr 0,5 bis 50 nm. Die vertikale Distanz H1 ist mindestens größer als die Dicke der Schutzschicht 10. In einigen Ausführungsformen ist die vertikale Distanz H1 kleiner als die horizontale Distanz Li, da der Ätzvorgang, wie zum Beispiel ein anisotroper Ätzvorgang, bevorzugt mehr horizontale Abschnitte als vertikale Abschnitte der Passivierungsschicht 11 entfernt. Der vertikale Abschnitt ist der Abschnitt 111, der unmittelbar die Gate-Elektrode 17 umgibt. Der horizontale Abschnitt ist der Abschnitt parallel zur Oberseite S5.
  • Die Deckschicht 14 befindet sich über der Feldplatte 20, dem Source-Kontakt 181, dem Drain-Kontakt 191 oder der Gate-Struktur 15. Die Gate-Elektrode 17 hat einen horizontalen Abschnitt 172 über der Feldplatte 20. Der horizontale Abschnitt 172 bedeckt teilweise die Deckschicht 14. Der horizontale Abschnitt 172 hat einen entfernten Rand S4, der sich über die Feldplatte 20 erstreckt. In einigen Ausführungsformen überlappt der horizontale Abschnitt 172 die Feldplatte 20 über eine Länge L3 in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern, so dass der horizontale Abschnitt 172 vollständig den Abschnitt 111 der Passivierungsschicht 11 bedeckt, um eine Isolierregion vor einem anschließenden Fertigungsschritt, wie zum Beispiel Ätzen, zu schützen.
  • Die Halbleitervorrichtung 100 umfasst eine Anzahl von Schichten über dem Halbleitersubstrat 1. Einige Schichten sind Epitaxialschichten. Die Schichten enthalten eine optionale Nukleierungsschicht aus einer Aluminiumnitridschicht, eine optionale Pufferschicht aus Aluminium-Galliumnitrid und eine Volumen-Galliumnitridschicht, wie zum Beispiel die Kanalschicht 4. Die Kanalschicht 4 kann sich über einer Pufferschicht oder direkt auf dem Halbleitersubstrat 1 befinden.
  • Eine aktive Schicht, wie zum Beispiel die Donatorversorgungsschicht 5, befindet sich auf der Kanalschicht 4. Eine Grenzfläche S8 wird zwischen der Kanalschicht 4 und der Donatorversorgungsschicht 5 definiert. Ein Trägerkanal 41 aus zweidimensionalem Elektronengas (2-DEG) befindet sich in der Nähe der Grenzfläche S8. In einigen Ausführungsformen ist die Donatorversorgungsschicht 5 eine Aluminium-Galliumnitrid (AlGaN)-Schicht. Die Donatorversorgungsschicht 5 hat die Formel AlxGa(1-x)N, wobei x zwischen etwa 10 % und 100 % variiert. Sie hat eine Dicke in einem Bereich von etwa 5 Nanometer bis etwa 50 Nanometer. In anderen Ausführungsformen kann die Donatorversorgungsschicht 5 eine AlGaAs-Schicht oder eine AlInP-Schicht enthalten.
  • Zwischen der Donatorversorgungsschicht 5 und der Kanalschicht 4 besteht eine Bandabstandsunterbrechung. Die Elektronen aus einem piezoelektrischen Effekt in der Donatorversorgungsschicht 5 fallen in die Kanalschicht 4, wodurch eine sehr dünne Schicht aus hoch-mobilen, leitenden Elektronen in der Kanalschicht 4 gebildet wird. Diese dünne Schicht wird als ein zweidimensionales Elektronengas (2-DEG) bezeichnet, das einen Trägerkanal 41 bildet. Die dünne Schicht aus 2-DEG befindet sich nahe der Grenzfläche S8 der Donatorversorgungsschicht 5 und der Kanalschicht 4. Darum hat der Trägerkanal 41 eine hohe Elektronenmobilität, weil die Kanalschicht 4 undotiert oder unbeabsichtigt dotiert ist und Elektronen sich frei ohne Kollisionen oder mit wesentlich reduzierten Kollisionen mit Störatomen bewegen können.
  • Die Source 18 und der Drain 19 sind auf der Donatorversorgungsschicht 5 angeordnet, um elektrisch mit dem Trägerkanal 41 verbunden zu werden. Die Source 18 und der Drain 19 enthalten eine entsprechende intermetallische Verbindung. In einigen Ausführungsformen ist die intermetallische Verbindung in die Donatorversorgungsschicht 5 eingebettet und kann des Weiteren in einen oberen Abschnitt der Kanalschicht 4 eingebettet sein. In einigen Ausführungsformen enthält die intermetallische Verbindung Al, Ti oder Cu. In einigen anderen Ausführungsformen enthält die intermetallische Verbindung AN, Zinn, Al3Ti oder AlTiN.
  • Die Gate-Struktur 15 befindet sich auf der Donatorversorgungsschicht 5 und befindet sich zwischen der Source 18 und der Feldplatte 20. Die Gate-Struktur 15 kann eine einzelne oder viele Schichten enthalten. Die Gate-Struktur 15 enthält ein Halbleitermaterial, wie zum Beispiel Galliumnitrid mit negativen oder positiven Dotanden.
  • Ein leitfähiges Material in der Gate-Elektrode 17 dient der Vorspannung und der elektrischen Kopplung mit dem Trägerkanal 41. In einigen Ausführungsformen kann das leitfähige Material ein hochschmelzendes Metall oder seine Verbindungen enthalten, zum Beispiel Wolfram (W), Titannitrid (TiN) und Tantal (Ta). Andere üblicherweise verwendete Metalle in dem leitfähigen Material sind Nickel (Ni) und Gold (Au).
  • Die Passivierungsschicht 11 bedeckt eine Driftregion der Donatorversorgungsschicht 5 zwischen der Gate-Struktur 15 und dem Drain 19. Ein Abschnitt der Passivierungsschicht 11 unter der Feldplatte 20 hat eine relativ konstante Höhe, wie zum Beispiel die vertikale Distanz H1.
  • Die Feldplatte 20 hat einen entfernten Rand S20 gegenüber dem zweiten Rand S2. Ein Abschnitt der Passivierungsschicht 11 zwischen dem entfernten Rand S20 und dem Drain 19 hat eine andere konstante Höhe, wie zum Beispiel die vertikale Distanz H2. In einigen Ausführungsformen ist die vertikale Distanz H1 um etwa 10 bis 20 nm größer als die vertikale Distanz H2. Eine Höhe der Passivierungsschicht 11 unter der Feldplatte 20 und unter einem Überhangabschnitt des Drain-Kontakts 191 kann die gleiche wie ungefähr die vertikale Distanz H1 sein. Die Oberseite S11 der Passivierungsschicht 11 ist niedriger als der untere Rand B2 oder die Unterseite B3. Die Dicken der Feldplatte 20 und des Drain-Kontakts 191 sind im Wesentlichen die gleichen, so dass eine Oberseite T20 der Feldplatte 20 und eine Oberseite T19 des Drain-Kontakts 191 im Wesentlichen auf dem gleichen Höhenniveau positioniert sind.
  • In einigen Ausführungsformen enthält die Source 18, der Drain 19, der Source-Kontakt 181 oder der Drain-Kontakt 191 das gleiche Material wie das der Feldplatte 20. Das Material kann ein ohmsches Metall sein.
  • Die Passivierungsschicht 11 enthält Material, wie zum Beispiel Siliziumoxid (SiOx), Siliziumnitrid (SiNx), Siliziumoxynitrid, Kohlenstoff-dotiertes Siliziumoxid, Kohlenstoff-dotiertes Siliziumnitrid, Kohlenstoff-dotiertes Siliziumoxynitrid, Zinkoxid, Zirkonoxid, Hafniumoxid oder Titanoxid. Eine Dicke der Passivierungsschicht 11 liegt im Bereich von etwa 50 Nanometer bis etwa 500 Nanometer. Durch Reduzieren der Dicke der Passivierungsschicht 11 können die vertikale Distanz H1 und horizontale Distanz L1 reduziert werden. Das Reduzieren der vertikalen Distanz H1 und der horizontalen Distanz L1 bringt die Feldplatten 20 näher zum ersten Rand S1 der Gate-Elektrode 17 und näher zur Oberseite S5 der Donatorversorgungsschicht 5. Dies erhöht die Effektivität der RESURF-Region und verringert folglich eine Kapazität zwischen Gate-zu-Drain (Cgd) und erhöht die Leistungseffizienz des HEMT.
  • 2 veranschaulicht eine Halbleitervorrichtung 200 gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung für eine Hochleistungsanwendung. Die Halbleitervorrichtung 200 ähnelt der Halbleitervorrichtung 100 in 1, außer dass eine Feldplatte 21 ein anderes Material enthält als der Source-Kontakt 181, der Drain-Kontakt 191, die Source 18 oder der Drain 19. Ein unterer Rand B2 der Feldplatte 21 ist im Wesentlichen koplanar mit der Oberseite S11 der Passivierungsschicht 11. Der untere Rand B2 ist in einem Bereich von ungefähr 10 bis 20 nm niedriger als die Unterseite B3 des Drain-Kontakts 191. In einigen Ausführungsformen ist die Pufferschicht 2 oder die Pufferschicht 3 zwischen dem Halbleitersubstrat 1 und der Kanalschicht 4 angeordnet.
  • 3 veranschaulicht die Halbleitervorrichtung 300, die eine Halbleitervorrichtung gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung ist, als einen weiteren Leistungstransistor. Die Halbleitervorrichtung 300 ähnelt der Halbleitervorrichtung 200 in 2, außer dass der untere Rand B2 der Feldplatte 21 niedriger ist als die Oberseite S11 der Passivierungsschicht 11. Die Feldplatte 21 befindet sich um eine vertikale Distanz H3 über der Oberseite S5 der Donatorversorgungsschicht 5. In einigen Ausführungsformen ist die vertikale Distanz H1 größer als die vertikale Distanz H2. Die vertikale Distanz H2 ist größer als die vertikale Distanz H3. Die Feldplatte 20 oder 21 in der Nähe eines Gate-Randes, wie zum Beispiel des ersten Randes S1, reduziert ein maximales elektrisches Oberflächenfeld an dem Gate-Rand.
  • 4 zeigt ein Schaubild 500, das die Feldstärke einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Eine horizontale Achse des Schaubildes 500 repräsentiert eine Stelle auf der Grenzfläche S8 der Kanalschicht 4. Zum Beispiel befindet sich der Gate-Rand (oder siehe der erste Rand S1 der Gate-Elektrode 17 in 1) um etwa 1,7 Mikrometer über der Position der Grenzfläche S8. Der Feldplattenrand (oder siehe der entfernte Rand S20 der Feldplatte 20 in 1) befindet sich um etwa 2,7 Mikrometer über der Position der Grenzfläche S8. Eine vertikale Achse des Schaubildes 500 repräsentiert die Größenordnung der elektrischen Feldstärke an der Grenzfläche S8. Eine durchgezogene Linie 51 repräsentiert die elektrische Feldstärke unter Verwendung einer Feldplatte in einigen Ausführungsformen der vorliegenden Offenbarung. Eine Strichlinie 50 repräsentiert die elektrische Feldstärke unter Verwendung einer Feldplatte in einem anderen konventionellen Umfeld, wie zum Beispiel beim Anordnen einer Feldplatte über einer Passivierungsschicht. Ungefähr am Gate-Rand (d. h. dem ersten Rand Si) erreicht die Strichlinie 50 eine Spitzenhöhe bei etwa 2,5E6, während die durchgezogene Linie 51 eine Spitzenhöhe bei etwa 2,4E6 erreicht. Die Feldplatte in der vorliegenden Offenbarung verringert die Spitzenhöhe der elektrischen Feldstärke nahe dem Gate-Rand (d. h. dem ersten Rand Si).
  • 5 ist ein Schaubild 501, das eine Gate-zu-Drain-Kapazität gegen eine angelegte Drain-zu-Source-Spannung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Wenn eine Spannung Vds zwischen einem Drain und einer Source angelegt wird, so variiert die Gate-zu-Drain-Kapazität für verschiedene Feldplattenstrukturen in unterschiedlicher Weise.
  • Kurve 52 repräsentiert die Gate-zu-Drain-Kapazität einer Halbleitervorrichtung unter Verwendung einer Feldplattenstruktur in einem konventionellen Umfeld. Kurve 53 repräsentiert die Gate-zu-Drain-Kapazität einer Halbleitervorrichtung unter Verwendung einer ersten Feldplatte in einigen Ausführungsformen der vorliegenden Offenbarung. Kurve 54 repräsentiert die Gate-zu-Drain-Kapazität einer Halbleitervorrichtung unter Verwendung einer zweiten Feldplatte in einigen Ausführungsformen der vorliegenden Offenbarung. Zum Beispiel trennen die zweite Feldplatte und den Kanal nur 75 % der Passivierungsdicke im Vergleich zu der Passivierungsdicke unter der ersten Feldplatte. Kurve 55 repräsentiert die Gate-zu-Drain-Kapazität einer Halbleitervorrichtung unter Verwendung einer dritten Feldplatte in einigen Ausführungsformen der vorliegenden Offenbarung. Zum Beispiel trennen die dritte Feldplatte und den Kanal nur 50 % der Passivierungsdicke im Vergleich zu der Passivierungsdicke unter der ersten Feldplatte. Für Vds um etwa 20 Volt ist die Gate-zu-Drain-Kapazität die niedrigste für Kurve 55, das das Erreichen einer Verarmung bei einer vergleichsweise geringen Vds repräsentiert. Das Reduzieren der Distanz zwischen der Feldplatte und dem Kanal verringert die Gate-zu-Drain-Kapazität bei einer vorgegebenen Vds. Des Weiteren ist der integrierte Bereich unter der Kurve 55 der kleinste von denen unter den Kurven 52-54. Insofern kann eine Vorrichtung unter Verwendung der in der vorliegenden Offenbarung gelehrten Feldplatte eine höhere Schaltgeschwindigkeit erreichen.
  • 6 ist ein Schaubild 502, das eine Leistungszahl einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Die Leistungszahl ist eine Quantität, die zum Charakterisieren einer Leistung einer Halbleitervorrichtung verwendet wird. In 6 ist die Leistungszahl ein Produkt von Quantitäten von Ein-Widerständen Ron und der Gate-zu-Drain-Ladung Qgd. Ein niedriger Ein-Widerstand repräsentiert niedrige Leitungsverluste. Eine niedrige Gate-zu-Drain-Ladung zeigt einen niedrigen Schaltverlust an. Das Produkt aus Ron und Qgd wird üblicherweise zum Quantifizieren einer Bauelementleistung verwendet. Ein kleines Produkt zeigt eine bessere Schaltleistung an. Das Schaubild 502 veranschaulicht das Produkt aus Ron und Qgd für verschiedene Feldplattenstrukturen. Spalte 40 repräsentiert die Feldplattenstruktur eines konventionellen Umfeldes. Spalte 41 repräsentiert das Produkt für die erste Feldplatte, wie in 5 gezeigt. Spalte 42 repräsentiert das Produkt für die zweite Feldplatte, wie in 5 gezeigt. Spalte 43 repräsentiert das Produkt für die dritte Feldplatte, wie in 5 gezeigt. Das Reduzieren der Trennung zwischen dem Kanal und der Feldplatte erhöht die Schaltleistung.
  • In 7 ist ein Herstellungsverfahren 400 veranschaulicht. 7 veranschaulicht einen Prozessablauf zum Herstellen der Halbleitervorrichtung 100 in 1. Operation 410 empfängt ein Halbleitersubstrat 1. Einige beispielhafte Ausführungsformen für Operation 410 sind in 8 veranschaulicht. Operation 420 bildet eine Donatorversorgungsschicht 5 über dem Halbleitersubstrat 1. Einige beispielhafte Ausführungsformen für Operation 420 sind in 8 veranschaulicht. Operation 430 bildet eine Gate-Struktur 15 über der Donatorversorgungsschicht 5. Einige beispielhafte Ausführungsformen für Operation 430 sind in 9 veranschaulicht. Operation 440 bildet eine Passivierungsschicht 11 über der Gate-Struktur 15 und der Donatorversorgungsschicht 5. Einige beispielhafte Ausführungsformen für Operation 440 sind in 11 veranschaulicht. Operation 450 bildet Öffnungen 192 und 182 in der Passivierungsschicht 11. Einige beispielhafte Ausführungsformen für Operation 450 sind in 12A veranschaulicht. Operation 460 bildet eine Source 18 und einen Drain 19 durch Abscheiden einer leitfähigen Schicht 189 über der Passivierungsschicht 11 und in den Öffnungen 192 und 182. Einige beispielhafte Ausführungsformen für Operation 460 sind in 12B veranschaulicht. Operation 470 bildet eine Feldplatte 20 in der Nähe einer Gate-Struktur 15 und bildet einen Kontakt 181, 191 über der Source 18 und dem Drain 19 durch Strukturieren der leitfähigen Schicht 189. Einige beispielhafte Ausführungsformen für Operation 470 sind in 14 veranschaulicht. Operation 480 bildet eine Deckschicht 14, die die Feldplatte 20 bedeckt. Einige beispielhafte Ausführungsformen für Operation 480 sind in 15 veranschaulicht.
  • In 8 wird ein Halbleitersubstrat 1 empfangen. Die Kanalschicht 4 und die Donatorversorgungsschicht 5 werden durch Stapeln über dem Halbleitersubstrat 1 gebildet. In einigen Ausführungsformen werden Pufferschichten 2 und 3, die Kanalschicht 4 oder die Donatorversorgungsschicht 5 epitaxial ausgebildet.
  • In 9 wird eine dotierte Halbleiterschicht, wie zum Beispiel Galliumnitrid, ausgebildet, die einen positiven oder negativen Dotanden enthält. Die dotierte Halbleiterschicht wird durch ein beliebiges geeignetes Verfahren, wie zum Beispiel Lithografie, strukturiert, um die Gate-Struktur 15 zu bilden.
  • In 10 wird eine Gate-Schutzschicht 10 konformal über der Gate-Struktur 15 und der Donatorversorgungsschicht 5 ausgebildet. Die Gate-Schutzschicht 10 wird durch einen beliebigen geeigneten Abscheidungsvorgang gebildet, wie zum Beispiel chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Atomschichtabscheidung (ALD), High-Density Plasma-CVD (HDPCVD), Remote Plasma-CVD (RPCVD), Plasma-verstärktes CVD (PECVD) oder chemisches Niederdruck-Aufdampfen (LPCVD), um Material wie zum Beispiel Aluminiumnitrid (AlN) oder Aluminiumoxid (Al2O3) abzuscheiden.
  • In 11 wird die Passivierungsschicht 11 durch einen beliebigen geeigneten Abscheidungsvorgang über der Gate-Schutzschicht 10 ausgebildet. Die Passivierungsschicht 11 wird mit einer Dicke in einem Bereich von ungefähr 50 bis etwa 500 Nanometer ausgebildet, um zu verhindern, dass die Gate-Schutzschicht 10 durch anschließende Arbeiten, wie zum Beispiel Überätzen der Passivierungsschicht 11, beschädigt wird. Die Dicke soll ausreichend klein sein, damit die Feldplatte 20 in 1 auf der Passivierungsschicht 11 um die Höhe H1 in der Nähe der Oberseite S5 der Donatorversorgungsschicht 5 liegt. Die Höhe H1 wird durch die Dicke der Passivierungsschicht 11 gesteuert.
  • In 12A werden Öffnungen 182 und 192 durch einen beliebigen geeigneten Arbeitsschritt, wie zum Beispiel Ätzen, gebildet. In einigen Ausführungsformen stoppt das Ätzen auf einem oberen Abschnitt der Donatorversorgungsschicht 5. In einigen Ausführungsformen wird der obere Abschnitt der Donatorversorgungsschicht 5 entfernt.
  • In 12B bedeckt die leitfähige Schicht 189 die Passivierungsschicht 11 und füllt die Öffnungen 182 und 192, um Source 18 und Drain 19 zu bilden. In einigen Ausführungsformen ist die leitfähige Schicht 189 ein ohmsches Metall, das durch eine beliebige geeignete Abscheidung gebildet wird. In einigen Ausführungsformen ist eine Oberseite der leitfähigen Schicht 189 gleichmäßig flach über dem Drain 19 und erstreckt sich zu Abschnitt 111 der Passivierungsschicht 11. Der Abschnitt 111 der Passivierungsschicht 11 liegt zwischen dem ersten Rand Si der Gate-Elektrode 17 und dem zweiten Rand S2 der Feldplatte 20, wie in 1 gezeigt.
  • In 13 wird eine Resist- oder Hartmaske 202 strukturiert, um Source 18 und Drain 19 zu bedecken, um Abschnitte der leitfähigen Schicht 189 über Source 18 und Drain 19 vor einem Ätzen 31 zu schützen. Abschnitte der leitfähigen Schicht 189 über der Source 18 bilden den Source-Kontakt 181 in 14. Abschnitte der leitfähigen Schicht 189 über dem Drain 19 bilden den Drain-Kontakt 191. In einigen Ausführungsformen ist der Ätzvorgang 31 ein anisotroper Ätzvorgang, wie zum Beispiel eine Trockenätzung. Die Resist- oder Hartmaske 202 schützt auch einen anderen Abschnitt der leitfähigen Schicht 189 nahe der Gate-Struktur 15, um die Feldplatte 20 in 14 zu bilden. Andere Abschnitte der leitfähigen Schicht 189, die mit Ätzmitteln des Ätzvorgangs 31 in 13 Kontakt hatten, werden entfernt. Der Ätzvorgang 31 umfasst Trockenätzen, reaktives Ionenätzen, rein chemisches (Plasma-) Ätzen und/oder Kombinationen davon.
  • In 14 wird ein Abschnitt der Oberseite S11 der Passivierungsschicht 11 durch Reduzieren der Dicke der Passivierungsschicht 11 infolge von Überätzen um etwa 10 bis etwa 20 nm abgesenkt. Durch das Überätzen wird ein gründliches Entfernen eines Abschnitts der leitfähigen Schicht 189 zwischen der Feldplatte 20 und dem Drain-Kontakt 191 sichergestellt, so dass ein elektrischer Kurzschluss zwischen der Feldplatte 20 und dem Drain-Kontakt 191 verhindert wird. In einigen Ausführungsformen wird das Überätzen verwendet, um sicherzustellen, dass alle Leiterbahnen ordnungsgemäß ohne versehentliche elektrische Verbindung strukturiert werden. Wie in 14 zu sehen ist, ist die Oberseite S11 niedriger als der untere Rand B2. Die Höhe H1 ist um etwa 10 bis 20 nm größer als die Höhe H2. Der Source-Kontakt 181 und der Drain-Kontakt 191 werden zusammen mit der Feldplatte 20 gebildet. Die Oberseite T20 der Feldplatte und die Oberseite T19 des Drain-Kontakts 191 werden durch die Resist- oder Hartmaske 202 in 13 geschützt, so dass ihre Höhen über der Oberseite S5 nahezu auf Höhe H1 gleich bleiben. Eine Dicke der Feldplatte 20 und des Drain-Kontakts 191 ist im Wesentlichen ebenfalls die gleiche. Der untere Rand B2 und die Unterseite B3 sind nahezu auf Höhe H1 gleich, da sie vor Ätzen geschützt sind. Eine Distanz L25 zwischen der Feldplatte 20 und der Gate-Struktur 15 wird durch Strukturieren der Resist- oder Hartmaske 202 nahe der Gate-Struktur 15 in 13 gesteuert. In einigen Ausführungsformen ist die Distanz L25 kleiner als etwa 0,5 Mikrometer.
  • In 15 wird die Deckschicht 14 über dem Source-Kontakt 181, der Passivierungsschicht 11, der Feldplatte 20 und dem Drain-Kontakt 191 ausgebildet. In einigen Ausführungsformen folgt die Oberseite der Deckschicht 14 einer Kontur der Feldplatte 20 oder des Drain-Kontakts 191.
  • In 16 wird die Öffnung 171 durch einen beliebigen geeigneten Arbeitsschritt, wie zum Beispiel Trockenätzen, ausgebildet. Das Trockenätzen entfernt Abschnitte der Deckschicht 14, der Passivierungsschicht 11 und der Gate-Schutzschicht 10 über der Gate-Struktur 15. Ein Abschnitt der Gate-Struktur 15 wird frei gelegt. Das Trockenätzen definiert den ersten Rand Si in der horizontalen Distanz L1 vom zweiten Rand S2 der Feldplatte 20. Die horizontale Distanz L1 wird durch einen beliebigen geeigneten lithografischen Prozess, einschließlich Trockenätzen, so gesteuert, dass sie weniger als etwa 0,5 Mikrometer beträgt.
  • In 17 wird die Gate-Elektrode 17 ausgebildet. In einigen Ausführungsformen wird ein leitfähiges Material als Deckschicht über der Deckschicht 14 abgeschieden und füllt das Innere der Öffnung 171 aus, um die Gate-Elektrode 17 zu bilden. Das leitfähige Material wird so strukturiert, dass der horizontale Abschnitt 172 über einem Abschnitt der Feldplatte 20 enthalten ist. In einigen Ausführungsformen definiert ein Strukturierungsvorgang den entfernten Rand S4 des horizontalen Abschnitts 172 der Gate-Elektrode 17, der sich von dem ersten Rand S1 der Gate-Elektrode 17 um eine Länge L32 in einem Bereich von etwa 0,1 bis etwa 2 Mikrometer erstreckt. Der horizontale Abschnitt 172 schützt den Abschnitt 111 der Passivierungsschicht 11 zwischen der Gate-Elektrode 17 und der Feldplatte 20.
  • In 18 ist ein Herstellungsverfahren 401 gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung veranschaulicht. 18 veranschaulicht einen Prozessablauf zum Herstellen der Halbleitervorrichtung 200 in 2. In einigen erläuternden Beispielen kann sich Operation 441 an Operation 430 von 7 anschließen. Operation 441 bildet eine Passivierungsschicht 11 über der Gate-Struktur 15 und der Donatorversorgungsschicht 5, wobei eine Oberseite der Passivierungsschicht 11, wie zum Beispiel die Oberseite S11 (in 2 gezeigt), um eine vorgegebene Höhe H1 über der Donatorversorgungsschicht 5 liegt.
  • In den 19A bis 25 wird ein Verfahren gemäß einigen erläuternden Beispielen der vorliegenden Offenbarung veranschaulicht.
  • Einige beispielhafte erläuternde Beispiele für Operation 441 sind in 19A veranschaulicht. Operation 451 bildet Öffnungen 192, 182 in der Passivierungsschicht 11. Einige beispielhafte erläuternde Beispiele für Operation 451 sind in 19A veranschaulicht. Operation 461 bildet eine Source 18 und einen Drain 19 durch Abscheiden einer leitfähigen Schicht 189 über der Passivierungsschicht 11 und in den Öffnungen 192, 182. Einige beispielhafte erläuternde Beispiele für Operation 461 sind in 19B veranschaulicht. Operation 471 bildet einen Kontakt 191, 181 über der Source 18 und dem Drain 19 durch Entfernen eines Teils der leitfähigen Schicht 189. Einige beispielhafte erläuternde Beispiele für Operation 471 sind in den 19B und 20 veranschaulicht. Operation 481 bildet eine Feldplatte 21 auf der Passivierungsschicht 11, wobei sich die Feldplatte 21 um eine Höhe H2 über der Donatorversorgungsschicht 5 befindet, die kleiner als die vorgegebene Höhe H1 ist. Einige beispielhafte erläuternde Beispiele für Operation 481 sind in 21 veranschaulicht.
  • In einigen erläuternden Beispielen kann für Operation 471 auf 19B und 20 Bezug genommen werden. Das Ausbilden eines Kontakts 191, 181 geschieht durch Ausbilden einer Resist- oder Hartmaske 202 über der leitfähigen Schicht 189. Die Bildung der Resist- oder Hartmaske 202 folgt aus Operation 460 in 12B. Die Resist- oder Hartmaske 202 wird über Abschnitten der leitfähigen Schicht 189 strukturiert und bedeckt die Source 18 und den Drain 19, aber nicht die Nähe des Abschnitts 111. In 19B wird die leitfähige Schicht 189 nahe dem Abschnitt 111 mit Ätzmitteln aus dem Ätzvorgang 31 in Kontakt gebracht, während die leitfähige Schicht 189 über der Source 18 oder dem Drain 19 vor dem Ätzvorgang 31 geschützt wird. In 20 wird die Feldplatte nicht gleichzeitig mit der Bildung des Drain-Kontakts 191 ausgebildet. Die Feldplatte 20 wird - mit erneutem Blick auf 13 - gleichzeitig mit dem Drain-Kontakt 191 in einem einzigen lithografischen Vorgang ausgebildet. In 21 wird die Feldplatte 21 separat nach dem Bilden des Drain-Kontakts 191 ausgebildet.
  • In 20 werden einige frei gelegte Abschnitte der leitfähigen Schicht 189 entfernt, wobei der Source-Kontakt 181 und der Drain-Kontakt 191 über der Source 18 und dem Drain 19 zurückbleiben. Die Unterseite B3 des Drain-Kontakts 191 befindet sich um eine Höhe H1 über der Oberseite S5. Ein oberer Abschnitt der Passivierungsschicht 11, der nicht durch den Source-Kontakt 181 und den Drain-Kontakt 191 bedeckt ist, wird teilweise durch Überätzen entfernt, so dass die Oberseite S11 von der Höhe H1 auf die Höhe H2 abgesenkt wird.
  • In 21 wird die Feldplatte 21 nach dem Entfernen des oberen Abschnitts der Passivierungsschicht 11 ausgebildet. Die Feldplatte 21 wird auf der Passivierungsschicht 11 dergestalt ausgebildet, dass der untere Rand B2 um die Höhe H2 über der Oberseite S5 liegt. Die Feldplatte 21 kann durch Abscheiden eines Materials gebildet werden, das sich von dem des Drain-Kontakts 191 oder des Source-Kontakts 181 unterscheidet, da die Feldplatte 21 nicht durch Strukturieren der leitfähigen Schicht 189 in 19B gebildet wird. Geeignete Materialien für die Feldplatte sind unter anderem Titannitrid, Titan oder Aluminium-Kupfer. Der untere Rand B2 der Feldplatte 21 kann um eine Höhe H4 von etwa 10 bis 20 nm niedriger angeordnet werden als die Unterseite B3 des Drain-Kontakts 191. Das Absenken des unteren Randes B2 reduziert das elektrische Feld nahe der Oberseite S5. Eine Dicke der Feldplatte 21 kann eine andere sein als die Dicke des Drain-Kontakts 191 oder des Source-Kontakts 181.
  • In 22 wird die Deckschicht 14 so ausgebildet, dass sie die Feldplatte 21, die Passivierungsschicht 11 und den Drain-Kontakt 191 bedeckt - ähnlich der Deckschicht 14 in 15. In 23 werden die Gate-Elektrode 17 und ihr horizontaler Abschnitt 172 durch eine ähnliche Operation gebildet wie die in den 16, 17 veranschaulichte Operation.
  • In einigen weiteren erläuternden Beispielen können zusätzliche Operationen des weiteren Entfernens eines oberen Abschnitts der Passivierungsschicht 11 in 24 auf eine Operation des Bildens des Drain-Kontakts 191 in 20 folgen. Die 24, 25 veranschaulichen die zusätzlichen Operationen zum Herstellen der Halbleitervorrichtung 300 in 3. In 24 wird die Oberseite der Passivierungsschicht 11 geätzt, um eine Aussparung 121 zu bilden, so dass sich ein Boden der Aussparung 121 um eine Höhe H3 über der Oberseite S5 befindet. Die Höhe H3 der Aussparung 121 ist kleiner als die Höhe H2 der Oberseite Sil. Es ist zu beachten, dass sich die Oberseite S11, die in 24 und 25 veranschaulicht ist, auf einen Abschnitt der Passivierungsschicht 11 zwischen dem Drain 19 und der Feldplatte 21 bezieht. Die Höhe H2 der Oberseite S11 ist kleiner als die Höhe H1 der Unterseite B3. Die Höhe H3 kann ein Designfaktor sein, der davon abhängt, wie effektiv die Feldplatte das elektrische Feld des Gate-Randes reduzieren kann, indem man sie in einer geeigneten Distanz von der Oberseite S5 entfernt anordnet. Somit ist die ursprüngliche Dicke der Passivierungsschicht 11 kein einschränkender Faktor für die geeignete Distanz.
  • In 25 wird die Feldplatte 21 in der Aussparung 121 ausgebildet. Der untere Rand B2 der Feldplatte 21 steht mit dem Boden der Aussparung 121 dergestalt in Kontakt, dass der untere Rand B2 niedriger ist als die Oberseite S11. Die Deckschicht 14 wird durch Ausbilden einer Oxidschicht ausgebildet, die die Feldplatte 21 und die Passivierungsschicht 11 bedeckt. Die Deckschicht 14 wird über der Gate-Struktur 15 ausgebildet. Ein Abschnitt der Deckschicht 14 wird zum Bilden der Gate-Elektrode 17 geätzt. Die Feldplatte 21 wird so ausgebildet, dass sie einen zweiten Rand S2 hat. Die Gate-Elektrode 17 wird so ausgebildet, dass sie einen ersten Rand S1 hat, der dem zweiten Rand S2 der Feldplatte 21 zugewandt ist. Die horizontale Distanz Li von dem ersten Rand S1 zu dem zweiten Rand S1 liegt in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern.
  • Einige Ausführungsformen der vorliegenden Offenbarung stellen eine Halbleitervorrichtung bereit. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat. Eine Donatorversorgungsschicht befindet sich über dem Halbleitersubstrat. Die Donatorversorgungsschicht umfasst eine Oberseite. Eine Gate-Struktur, ein Drain und eine Source befinden sich über der Donatorversorgungsschicht. Eine Passivierungsschicht befindet sich über der Gate-Struktur und der Donatorversorgungsschicht. Eine Gate-Elektrode befindet sich über der Gate-Struktur. Eine Feldplatte befindet sich auf der Passivierungsschicht zwischen der Gate-Elektrode und dem Drain. Die Feldplatte hat einen unteren Rand. Die Gate-Elektrode hat einen ersten Rand in der Nähe der Feldplatte, wobei die Feldplatte einen zweiten Rand umfasst, der dem ersten Rand zugewandt ist, wobei eine horizontale Distanz zwischen dem ersten Rand und dem zweiten Rand in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern liegt.

Claims (17)

  1. Halbleitervorrichtung (100), die Folgendes umfasst: ein Halbleitersubstrat (1); eine Donatorversorgungsschicht (5) über dem Halbleitersubstrat (1), wobei die Donatorversorgungsschicht (5) eine Oberseite (S5) aufweist; eine Gate-Struktur (15), einen Drain (19) und eine Source (18) über der Donatorversorgungsschicht (5); eine Passivierungsschicht (11) über der Gate-Struktur (15) und der Donatorversorgungsschicht (5); eine Gate-Elektrode (17) über der Gate-Struktur (15); eine Feldplatte (20), die auf der Passivierungsschicht (11) zwischen der Gate-Elektrode (17) und dem Drain (19) angeordnet ist, wobei die Feldplatte (20) einen unteren Rand (B2) aufweist; und wobei die Gate-Elektrode (17) einen ersten Rand (S1) in der Nähe der Feldplatte (20) aufweist, wobei die Feldplatte (20) einen zweiten Rand (S2) umfasst, der dem ersten Rand (S1) zugewandt ist, wobei eine horizontale Distanz (L1) zwischen dem ersten Rand (S1) und dem zweiten Rand (S2) in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern liegt; wobei die Halbleitervorrichtung (100) des Weiteren einen Drain-Kontakt (191) über dem Drain (19) und einen Source-Kontakt (181) über der Source (18) umfasst, wobei der Source-Kontakt (181) oder der Drain-Kontakt (191) eine Unterseite (B3) aufweist, die im Wesentlichen koplanar mit dem unteren Rand (B2) der Feldplatte (20) ist; wobei ein planarer Abschnitt (111) der Passivierungsschicht (11) unter der Feldplatte (20) eine relativ konstante Höhe aufweist; und wobei die Unterseite (B3) koplanar mit einem oberen Rand des planaren Abschnitts (111) ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, die des Weiteren eine Deckschicht (14) über der Feldplatte (20) umfasst.
  3. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei eine vertikale Distanz (H1) zwischen dem unteren Rand (B2) und der Oberseite (S5) zwischen 50,5 und 550 nm beträgt.
  4. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei die Source (18) oder der Drain (19) das gleiche Material wie die Feldplatte (20) umfasst.
  5. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 4, wobei die Gate-Elektrode (17) einen horizontalen Abschnitt (172) über der Deckschicht (14) umfasst und sich über die Feldplatte (20) erstreckt.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung (100), das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (1); Ausbilden einer Donatorversorgungsschicht (5) über dem Halbleitersubstrat (1); Ausbilden einer Gate-Struktur (15) über der Donatorversorgungsschicht (5); Ausbilden einer Passivierungsschicht (11) und einer Gate-Elektrode (17) über der Gate-Struktur (15) und der Donatorversorgungsschicht (5); Ausbilden von Öffnungen in der Passivierungsschicht (11); Ausbilden einer Source (18) und eines Drain (19) durch Abscheiden einer leitfähigen Schicht (189) über der Passivierungsschicht (11) und innerhalb der Öffnungen; Ausbilden einer Feldplatte (20) in der Nähe der Gate-Struktur (15) und Ausbilden eines Source-Kontakts (181) über der Source (18) und eines Drain-Kontakts (191) über dem Drain (19) durch Strukturieren der leitfähigen Schicht (189); wobei der Source-Kontakt (181) und der Drain-Kontakt (191) zusammen mit der Feldplatte (20) gebildet werden; und Ausbilden einer Deckschicht (14), die die Feldplatte (20) bedeckt.
  7. Verfahren nach Anspruch 6, wobei die Gate-Elektrode (17) einen horizontalen Abschnitt (172) über der Deckschicht (14) umfasst und sich über die Feldplatte (20) erstreckt.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Ausbilden der Feldplatte (20) das Ausbilden eines unteren Randes (B2) der Feldplatte (20) über einer Oberseite (S8) der Donatorversorgungsschicht (5) mit einem vertikalen Abstand (H1) von zwischen 50,5 und 550 nm umfasst.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die Gate-Elektrode (17) einen ersten Rand aufweist, und wobei das Ausbilden der Feldplatte (20) das Ausbilden eines zweiten Randes der Feldplatte (20) umfasst, der dem ersten Rand zugewandt ist, und wobei der erste Rand von dem zweiten Rand um eine horizontale Distanz in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern entfernt liegt.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Ausbilden der Feldplatte (20) das Entfernen eines Teils der Passivierungsschicht (11) umfasst, so dass eine Oberseite der Passivierungsschicht (11) niedriger ist als ein unterer Rand (B2) der Feldplatte (20).
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei das Ausbilden der Feldplatte (20) und Ausbilden des Kontakts (181, 191) durch Strukturieren der leitfähigen Schicht (189) erfolgt, so dass eine Oberseite der Feldplatte (20) und eine Oberseite der Kontakte (181,191) koplanar sind.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung (100), die Folgendes umfasst: Empfangen eines Halbleitersubstrats (1); Ausbilden einer Donatorversorgungsschicht (5) über dem Halbleitersubstrat (1); Ausbilden einer Gate-Struktur (15) über der Donatorversorgungsschicht (5); Ausbilden einer Passivierungsschicht (11) und einer Gate-Elektrode (17) über der Gate-Struktur (15) und der Donatorversorgungsschicht (5), wobei eine Oberseite der Passivierungsschicht (11) um eine vorgegebene Höhe über der Donatorversorgungsschicht (5) liegt; Ausbilden von Öffnungen in der Passivierungsschicht (11); Ausbilden einer Source (18) und eines Drain (19) durch Abscheiden einer leitfähigen Schicht (189) über der Passivierungsschicht (11) und innerhalb der Öffnungen und Entfernen eines Teils der leitfähigen Schicht (189); Ausbilden einer Feldplatte (20) auf der Passivierungsschicht (11), wobei die Feldplatte (20) um eine Höhe (H1) über der Donatorversorgungsschicht (5) liegt, die kleiner als die vorgegebene Höhe ist; Ausbilden eines Source-Kontakts (181) über der Source (18) und eines Drain-Kontakts (191) über dem Drain (19) durch Strukturieren der leitfähigen Schicht (189); und Ausbilden einer Oxidschicht, die die Feldplatte (20) und teilweise die Gate-Struktur (15) bedeckt; wobei der Source-Kontakt (181) und der Drain-Kontakt (191) zusammen mit der Feldplatte (20) gebildet werden.
  13. Verfahren nach Anspruch 12, wobei das Ausbilden der Feldplatte (20) des Weiteren das Überätzen eines oberen Abschnitts der Passivierungsschicht (11) nach dem Entfernen des Abschnitts der leitfähigen Schicht (189) und das Ausbilden der Feldplatte (20) nach dem Entfernen des oberen Abschnitts der Passivierungsschicht (11) umfasst.
  14. Verfahren nach Anspruch 13, wobei das Entfernen des oberen Abschnitts der Passivierungsschicht (11) das Absenken der Passivierungsschicht (11) durch Reduzieren deren Dicke in einem Bereich von etwa 10 bis etwa 20 nm umfasst.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die Gate-Elektrode (17) einen ersten Rand (Si) umfasst, der der Feldplatte (20) zugewandt ist, wobei das Ausbilden der Feldplatte (20) das Ausbilden eines zweiten Randes (S2) der Feldplatte (20) umfasst, der dem ersten Rand (S1) zugewandt ist, wobei eine horizontale Distanz (Li) zwischen dem zweiten Rand (S2) und dem ersten Rand (Si) in einem Bereich von etwa 0,05 bis etwa 0,5 Mikrometern liegt.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Ausbilden der Feldplatte (20) das Ausbilden eines unteren Randes (B2) der Feldplatte (20) umfasst, der näher bei einer Oberseite (S8) der Donatorversorgungsschicht (5) liegt als eine Oberseite eines Abschnitts der Passivierungsschicht (11) zwischen dem Drain (19) und der Feldplatte (20).
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Ausbilden der Feldplatte (20) das Abscheiden von leitfähigem Material umfasst, das sich von dem Material der leitfähigen Schicht (189) unterscheidet, wobei das leitfähige Material Titannitrid, Titan oder Aluminium-Kupfer umfasst.
DE102016100060.4A 2015-11-06 2016-01-04 Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung Active DE102016100060B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/935,342 2015-11-06
US14/935,342 US10056478B2 (en) 2015-11-06 2015-11-06 High-electron-mobility transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102016100060A1 DE102016100060A1 (de) 2017-05-11
DE102016100060B4 true DE102016100060B4 (de) 2021-10-28

Family

ID=58584191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100060.4A Active DE102016100060B4 (de) 2015-11-06 2016-01-04 Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (4) US10056478B2 (de)
KR (2) KR20170053549A (de)
CN (1) CN106684140B (de)
DE (1) DE102016100060B4 (de)
TW (1) TWI633662B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
DE102016123931A1 (de) * 2016-12-09 2018-06-14 United Monolithic Semiconductors Gmbh Transistor
CN110112211A (zh) * 2018-02-01 2019-08-09 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11043563B2 (en) 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP7085417B2 (ja) * 2018-06-25 2022-06-16 ルネサスエレクトロニクス株式会社 半導体装置
US11177216B2 (en) * 2018-09-06 2021-11-16 Raytheon Company Nitride structures having low capacitance gate contacts integrated with copper damascene structures
CN109742141A (zh) * 2018-12-03 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN110071173B (zh) * 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI719484B (zh) * 2019-05-20 2021-02-21 世界先進積體電路股份有限公司 半導體結構
CN112216741B (zh) * 2019-07-10 2024-05-17 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI801671B (zh) * 2019-10-01 2023-05-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
TWI812805B (zh) 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
KR20210074871A (ko) * 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11955522B2 (en) * 2020-02-13 2024-04-09 Vanguard International Semiconductor Corporation Semiconductor structure and method of forming the same
CN111509041A (zh) * 2020-04-17 2020-08-07 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
EP3905335A1 (de) * 2020-04-28 2021-11-03 Infineon Technologies AG Gruppe-iii-nitrid-basierte transistorvorrichtung
WO2022067644A1 (en) * 2020-09-30 2022-04-07 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20230095367A1 (en) * 2021-02-19 2023-03-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN114144892B (zh) * 2021-07-16 2023-06-16 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
WO2023050085A1 (en) * 2021-09-28 2023-04-06 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
US20230124686A1 (en) * 2021-10-14 2023-04-20 Nxp Usa, Inc. Semiconductor device with current-carrying electrodes and a conductive element and method of fabrication therefor
CN117542882B (zh) * 2024-01-10 2024-03-26 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US20140361342A1 (en) 2013-06-09 2014-12-11 Cree, Inc. Recessed field plate transistor structures

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167273B1 (ko) * 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
EP2592655B1 (de) * 2003-09-09 2019-11-06 The Regents of The University of California Herstellung von einfachen oder mehrfachen Gatefeldplatten
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
WO2006132419A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7666749B2 (en) 2006-11-30 2010-02-23 Electronics And Telecommunications Research Institute SiGe semiconductor device and method of manufacturing the same
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP5649347B2 (ja) 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
EP2639820A1 (de) 2010-11-10 2013-09-18 Mitsubishi Electric Corporation Halbleiterbauelement und herstellungsverfahren für das halbleiterbauelement
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5874173B2 (ja) * 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5597581B2 (ja) * 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
JP5845638B2 (ja) 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20130099284A1 (en) * 2011-10-20 2013-04-25 Triquint Semiconductor, Inc. Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2013182992A (ja) 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
JP6186832B2 (ja) * 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
KR102154336B1 (ko) * 2014-01-09 2020-09-10 한국전자통신연구원 고전압 구동용 전계효과 트랜지스터 및 제조 방법
US20150340483A1 (en) * 2014-05-21 2015-11-26 International Rectifier Corporation Group III-V Device Including a Shield Plate
US9590087B2 (en) * 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
JP2016139718A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
TWI617027B (zh) * 2015-07-03 2018-03-01 台達電子工業股份有限公司 半導體裝置
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
KR20180068172A (ko) * 2016-12-13 2018-06-21 (주)웨이비스 고전자이동도 트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US20140361342A1 (en) 2013-06-09 2014-12-11 Cree, Inc. Recessed field plate transistor structures

Also Published As

Publication number Publication date
US20170133496A1 (en) 2017-05-11
CN106684140A (zh) 2017-05-17
US20180294347A1 (en) 2018-10-11
TWI633662B (zh) 2018-08-21
US20170213903A1 (en) 2017-07-27
TW201731103A (zh) 2017-09-01
KR20170053549A (ko) 2017-05-16
US11011380B2 (en) 2021-05-18
US10811261B2 (en) 2020-10-20
US20190006498A1 (en) 2019-01-03
KR20180064339A (ko) 2018-06-14
US10002955B2 (en) 2018-06-19
KR101992565B1 (ko) 2019-06-24
CN106684140B (zh) 2020-12-22
DE102016100060A1 (de) 2017-05-11
US10056478B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
DE102016100060B4 (de) Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE102012224047B4 (de) Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE112010003087B4 (de) Verfahren zur Ausbildung von Transistorbauelementen aus Gruppe III-Nitrid
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102010060138B4 (de) Lateraler HEMT
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102015114707A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102013106622A1 (de) Durch mechanische Spannung gesteuerter HEMT
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102008060704A1 (de) Zusammengesetzter Passivierungsprozess für Nitrid-Feldeffekttransistoren
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102012103388A1 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102015119515B4 (de) Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final