TWI502744B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI502744B
TWI502744B TW102121294A TW102121294A TWI502744B TW I502744 B TWI502744 B TW I502744B TW 102121294 A TW102121294 A TW 102121294A TW 102121294 A TW102121294 A TW 102121294A TW I502744 B TWI502744 B TW I502744B
Authority
TW
Taiwan
Prior art keywords
metal
layer
source
contact
iii
Prior art date
Application number
TW102121294A
Other languages
English (en)
Other versions
TW201403824A (zh
Inventor
Richard Kenneth Oxland
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201403824A publication Critical patent/TW201403824A/zh
Application granted granted Critical
Publication of TWI502744B publication Critical patent/TWI502744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

半導體裝置及其形成方法
本發明係有關於一種Ⅲ-V族化合物半導體裝置及其形成方法。
隨著互補式金氧半(CMOS)裝置的尺寸變小，需考慮新的材料及概念以達到較佳的效能目標。
互補式金氧半技術包括N型金氧半(NMOS)及P型金氧半(PMOS)。例如，金氧半場效電晶體(MOSFET)係用來放大或切換電子訊號的電晶體。在N型金氧半、P型金氧半及不同的其他裝置中，裝置切換頻率(device switching frequency)為高效能的一個要點。對電晶體的閘極電極以及源極及汲極區形成接觸(contacts)。
由於Ⅲ-V族化合物半導體的高遷移(high mobility)及低有效質量(effective mass)，其具有作為互補式金氧半通道材料的潛力。在Ⅲ-V族半導體CMOS技術中，其中一個挑戰在於降低源極/汲極(S/D)延伸中的電阻，以最大化電晶體的效能。
本發明一實施例提供一種一種半導體裝置，包括：一半導體基板；至少一第一Ⅲ-V族半導體化合物(a first Ⅲ-V semiconductor compound)的一通道層，在該半導體基板 上；一閘極堆疊結構，在該通道層的一第一部分上；一源極區及一汲極區，在該通道層的一第二部分上，該源極區及該汲極區包括至少一第二Ⅲ-V族半導體化合物；以及一第一金屬接觸結構(first metal contact structure)，在該源極區及該汲極區上，該第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物(metal-Ⅲ-V semiconductor compound)。
本發明另一實施例提供一種一種半導體裝置的形成方法，包括：在一半導體基板上提供至少一Ⅲ-V族半導體化合物的一通道層；在該通道層的一第一部分上形成一閘極堆疊結構；在該通道層的一第二部分上形成一源極區及一汲極區；以及在該源極區及該汲極區上形成一第一金屬接觸結構，其中該第一金屬接觸結構包括與該源極區及該汲極區接觸的一第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物。
本發明又一實施例提供一種一種半導體裝置，包括：一半導體基板；至少一第一Ⅲ-V族半導體化合物的一通道層，在該半導體基板上；一閘極堆疊結構，在該通道層的一第一部分上；一源極區及一汲極區，在該通道層的一第二部分上，該源極區及該汲極區包括至少一第二Ⅲ-V族半導體化合物；一第一金屬接觸結構，在該源極區及該汲極區上，該第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物；以及一第二金屬接觸結構，在該閘極堆疊結構 上，該第二金屬接觸結構包括與該閘極堆疊結構接觸的一第二金屬化的接觸層。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300、400‧‧‧裝置
102‧‧‧基板
104‧‧‧隔離區
106‧‧‧緩衝層
108‧‧‧隔離層
110‧‧‧通道層
120‧‧‧閘極堆疊結構
118‧‧‧間隙物
113、114‧‧‧源極/汲極區
116‧‧‧第一金屬接觸結構
116-1‧‧‧金屬層
116-2、136-2‧‧‧擴散阻障層
116-3、136-3‧‧‧金屬插塞
116-4‧‧‧第一金屬化的接觸層
136‧‧‧第二金屬接觸結構
136-1‧‧‧第二金屬化的接觸層
136-4‧‧‧含矽化物的第二金屬化的接觸層
500‧‧‧流程圖
110-1‧‧‧第一部分
110-2‧‧‧第二部分
210‧‧‧金屬層
126‧‧‧介電材料
127‧‧‧接觸開口
128‧‧‧電漿
115‧‧‧原生氧化層
502、504、506、508、510、512、514、516‧‧‧步驟
Rext ‧‧‧源極/汲極延伸的電阻
Rtotal ‧‧‧裝置的總電阻
RS/D ‧‧‧源極/汲極區的電阻
Rchannel ‧‧‧通道層的電阻
Rextension ‧‧‧源極/汲極區及/或通道層在間隙物下的部分的電阻
Rc,1 ‧‧‧金屬接觸結構及源極/汲極區之間的接觸電阻
Rc,2 ‧‧‧源極/汲極區及通道層之間的接觸電阻
第1A圖顯示在一實施例中的Ⅲ-V族半導體互補式金氧半(CMOS)裝置的剖面圖。
第1B圖顯示在一些實施例中，第1A圖中的CMOS裝置的源極/汲極(S/D)區中的元件的詳細放大圖。
第2圖顯示在一些實施例中，具磊晶成長但無凹陷源極/汲極區的CMOS裝置的剖面圖。
第3圖顯示在一些實施例中具有凹陷的源極/汲極區及磊晶再成長的舉例說明用的CMOS裝置的剖面圖。
第4圖顯示在一些實施例中，沒有磊晶成長源極/汲極區的CMOS裝置的剖面圖。
第5圖為在一些實施例中製造舉例說明用的CMOS裝置的方法之流程圖。
第6至15圖顯示在一些實施例中，在製造舉例說明用的CMOS裝置的方法中各階段的結構。
第6圖顯示在一些實施例中，在製造過程中具有通道層(包括Ⅲ-V族半導體化合物)的CMOS裝置。
第7圖顯示在一些實施例中，第6圖的CMOS裝置利用蝕刻 凹陷通道層的第二部分之後的結構。
第8圖顯示在本發明一些實施例中，第7圖的CMOS裝置在由選擇性磊晶成長設置包括Ⅲ-V族半導體化合物的源極/汲極區之後的結構。
第9、10圖顯示在一些實施例中，在源極/汲極區中形成金屬化的金屬-半導體化合物材料的製程中的結構，包括塗佈一層金屬，而後在升溫下回火。
第9圖顯示在一些實施例中，第8圖的CMOS裝置塗佈一層金屬之後的結構。
第10圖顯示在一些實施例中，第9圖的CMOS裝置升溫回火之後的結構。
第11至15圖顯示在一些實施例中各步驟的結構。
第11圖顯示在一些實施例中在第10圖的CMOS裝置上沉積介電材料後的結構的剖面圖。
第12圖顯示在一些實施例中，第11圖的CMOS裝置上蝕刻介電材料以形成接觸開口之後的結構。
第13圖顯示在一些實施例中，在第12圖的CMOS裝置的接觸開口的清洗製程。
第14圖顯示在一些實施例中，在第13圖的CMOS裝置沉積包括與源極/汲極區接觸的金屬層的第一金屬接觸，以及包括與閘極堆疊結構接觸的第二金屬化的接觸層的第二金屬接觸結構。
第15圖顯示在一些實施例中，第14圖的CMOS裝置在升溫下進行回火後的結構。
第16A及16B圖顯示在一些實施例中，在第14及15圖的步驟之前及之後的源極/汲極區具有高電阻原生氧化物層。
第17A及17B圖顯示在一些實施例中，在第14及15圖的步驟之後，源極/汲極區在蝕刻的接觸開口的側壁上不具有過量的反應性金屬。
第18A及18B圖顯示在一些實施例中，在第14及15圖步驟之前及之後的多晶矽的閘極堆疊結構。
因本發明之不同特徵而提供數個不同的實施例。本發明中特定的元件及安排係為了簡化，但本發明並不以這些實施例為限。舉例而言，於第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件並未直接接觸的實施例。此外，為簡明起見，本發明在不同例子中以重複的元件符號及/或字母表示，但不代表所述各實施例及/或結構間具有特定的關係。
由於Ⅲ-V族化合物半導體的高電子遷移性，其具有作為未來互補式金氧半(CMOS)裝置的通道材料的潛力。在Ⅲ-V族半導體互補式金氧半裝置中，其挑戰包括降低在源極/汲極(S/D)延伸區中的電阻，以及降低源極/汲極接觸電阻。為了在高頻下操作裝置，在金屬內連線結構及N型金氧半(NMOS)及P型金氧半(PMOS)電晶體的通道之間需提供低接觸電阻(contact resistances)。
在一些實施例中，提供Ⅲ-V族化合物半導體裝置 及其形成方法，以降低源極/汲極延伸區(S/D extension regions)中的外部(external)/外在(extrinsic)的電阻。半導體裝置包括半導體基板；至少一Ⅲ-V族半導體化合物的主動層，包括在半導體基板上的通道；在通道層的第一部分上的閘極堆疊區；在一些實施例中在通道層的第二部分中閘極區兩側上的源極區及汲極區延伸至通道層的表面位置之上；以及在源極/汲極區上的第一金屬接觸結構(metal contact structure)。上述金屬接觸結構包括第一金屬化的接觸層(metallic contact layer)，第一金屬化的接觸層含有與源極/汲極區接觸的至少一金屬-Ⅲ-V族半導體化合物。在一些實施例中，第一金屬化的接觸層部分或完全埋置在源極/汲極區中。在一些實施例中，Ⅲ-V族半導體裝置包括第二金屬接觸結構，包括在閘極堆疊結構上的第二金屬化的接觸層(metallic contact layer)。在一些實施例中，第二金屬化的接觸層包括金屬化的矽化物，且其係部分或完全埋置於閘極堆疊結構中。
在一些實施例中，形成前述半導體裝置的方法包括：在半導體基板上提供至少一Ⅲ-V族半導體化合物的通道層；在通道層的第一部分上形成閘極堆疊結構；在通道層的第二部分上形成源極及汲極(S/D)區；以及在源極及汲極區上形成第一金屬接觸結構。第一金屬接觸結構包括與源極/汲極區接觸的第一金屬化的接觸層。第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物。在一些實施例中，金屬化的材料的形成包括：在通道層的第二部分上提供至少一Ⅲ-V族半導體化合物；以及在源極/汲極區中Ⅲ-V族半導體化合物上沉積 金屬層，而後進行半導體裝置的回火步驟。在一些實施例中，形成上述半導體裝置的方法也包括：形成第二金屬接觸結構，包括在閘極堆疊結構上的第二金屬化的接觸層。在一些實施例中，第二金屬化的接觸層包括金屬的矽化物，且其係部分或完全的埋置在閘極堆疊結構中。
在一些實施例中，半導體裝置包括半導體基板；在半導體基板上之至少一第一Ⅲ-V族半導體化合物的通道層；在通道層的第一部分上的閘極堆疊結構；在通道層的第二部分上的源極/汲極區，源極/汲極區包括至少一第二Ⅲ-V族半導體化合物；在源極/汲極區上的第一金屬接觸結構，包括與源極/汲極區接觸的第一金屬化的接觸層；以及第二金屬接觸結構，包括在閘極堆疊結構上的第二金屬化的接觸層。第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物。
第1A圖顯示在一實施例中的Ⅲ-V族半導體互補式金氧半(CMOS)裝置100的剖面圖。第1B圖顯示在一些實施例中，第1A圖中的互補式金氧半裝置的源極/汲極(S/D)區中的元件的詳細放大圖。
如第1A圖所示，在基板102上形成互補式金氧半裝置100，在一些實施例中，基板102為半導體基板，如矽鍺或任何其他適合的半導體材料。在互補式金氧半積體電路(IC)中，電晶體包括在基板102上的淺溝槽隔離區或場氧化物隔離區(field oxide isolation region)104。以氧化物或其他適合的絕緣材料形成隔離區104。
在基板102上設置緩衝層106。在一實施例中，緩 衝層106為Ⅲ-V族化合物半導體，而在其他實施例中也可利用其他適合的緩衝層。在一些實施例中，Ⅲ-V族半導體化合物的緩衝層係由二材料組合而成，這些材料包括：在週期表的元素中擇自Ⅲ A族的材料(硼、鋁、鎵、銦、鉈)以及擇自V A族的材料(氮、磷、砷、銻、鉍)。緩衝層106的材料例如為砷化鎵(GaAs)、磷化銦(InP)、砷化銦(InAs)、及其他Ⅲ-V族材料。
在緩衝層106上設置隔離層108。在一些實施例中，隔離層108為前述之Ⅲ-V族化合物半導體。在不同的實施例中，以不同的適合的材料作為隔離層108，例如包括硒碲鎘(CdTeSe)、碲硒鋅(ZnSeTe)、碲硒鎂(MgSeTe)、砷鋁銦(InAlAs)、及銻砷鋁(AlAsSb)，但並非以此為限。在一些實施例中，隔離層108具有比通道材料110更大的能隙(bandgap)。在其他實施例中，隔離層108為掩埋介電材料(buried dielectric material)。在一些其他實施例中，為了通道層110之高品質的磊晶成長，隔離層108及緩衝層106具有晶格匹配(lattice match)。
在隔離層108上設置通道層110。通道層110及隔離層108稱為「主動層」。在一些實施例中，通道層110為Ⅲ-V族半導體化合物或其他適合的材料。其可為至少二元材料(binary material)，且在一些實施例中可為三元材料(ternary material)。在一些其他實施例中，通道層110與隔離層108及緩衝層106分享晶格結構匹配，但通道層110、隔離層108及緩衝層106具有不同的能量間隙。在一些實施例中，通道層110的材料種類決定晶格結構，且隔離層108及緩衝層106的材料係根據 通道層110的晶格結構作為選擇的基準。例如，在一實施例中，通道層110為砷化銦(InAs)，而隔離層108為銻砷鋁(AlAsSb)，且緩衝層106為砷化銦。
在一些實施例中，N型金氧半(NMOS)的通道層110為Inx Ga(1-x) As，其中x>0.7，然而在其他實施例中，也可使用其他適合的二元或三元N型金氧半通道材料。在一些實施例中，N型金氧半的通道層110為Inx Ga(1-x) As，其中x=1.0，N型金氧半通道材料108為砷化銦。
在一些實施例中，P型金氧半的通道層110為Iny Ga(1-y) Sb，其中0<y<1，然而在其他實施例中，也可使用其他適合的二元或三元材料。在一些實施例中，P型金氧半的通道層110為銻化銦(InSb)或銻化鎵(GaSb)。
在通道層110的第一部分上設置CMOS電晶體閘極堆疊結構120。閘極堆疊結構120包括形成於通道材料110上的閘極電極及絕緣閘極介電層，且其定義閘極區。在一些實施例中，閘極介電層為高介電常數介電材料，但在其他實施例中也可使用其他適合的介電材料。閘極電極的形成可利用許多適合的閘極材料，例如金屬、多晶矽、氮化鈦、或其他適合的半導體或金屬材料。
為了簡潔的緣故，以「閘極堆疊」來描述包括閘極電極及閘極介電層的結構。在圖示中並未顯示閘極堆疊120的詳細結構。
沿著閘極堆疊120的二側壁設置間隙物118。在一些實施例中，並未使用間隙物118。間隙物118的形成可利用氧 化物、氮化物、氮氧化物、前述之組合、或其他適合的絕緣材料。
在通道層的第二部分上設置源極/汲極區114。在一些實施例中，以Ⅲ-V族半導體化合物或衍生自Ⅲ-V族半導體化合物的材料作為源極/汲極區114。在一些實施例中，源極/汲極區114的材料為金屬化的三元化合物，如Ⅲ-V族半導體化合物的鎳化化合物(nickelide compound)，如磷化銦鎳(NiInP)、砷化銦鎳(NiInAs)、及銻化銦鎳(NiInSb)。上述化合物僅為舉例說明之用，在其他實施例中，在源極/汲極區114中也可利用其他適合的三元鎳化材料、或其他適合的金屬半導體三元、四元、或五元材料。在一些實施例中，金屬-Ⅲ-V族半導體化合物與半導體材料接觸時為熱力穩定(thermodynamically stable)。源極/汲極區114的材料之一為如前述的低電阻材料，且可包括電阻範圍介於40至200 Ohms/sq。Ⅲ-V族半導體材料的三元(或其他)化合物組成及形成方法可參照相同發明人之美國專利申請案案號No.13/414,437。
在一些實施例中，裝置包括摻質層(dopant layer)，其包括與通道層的至少一部分接觸的至少一摻質，然而，在一些其他實施例中，可能不包括上述摻質層。上述摻質層在PMOS或NMOS裝置中提供低外部電阻(external resistance)。在一些實施例中，摻質層介於通道層110及源極/汲極區114之間。在一些實施例中，半導體裝置100為NMOS電晶體，且通道層110為Inx Ga(1-x) As，其中x>0.7。在一些實施例中，摻質層中的摻質係擇自硫、矽、或其他適合的材料，其在源極/汲極金屬-半 導體化合物中顯示有限的固體溶解度(solid solubility)。在一些實施例中，半導體裝置100為PMOS電晶體，且通道層110為Iny Ga(1-y) Sb，其中0<y<1。在一些實施例中，摻質為鈹、鍺、錫、碳、或其他適合的材料，其在源極/汲極金屬-半導體化合物中顯示有限的固體溶解度(solid solubility)。摻質層的形成係利用製程包括單層摻雜製程、臨場摻雜製程、植入製程、或前述之組合。上述摻質層的組成及形成方法可參照美國專利申請案案號No.13/467,133，名稱為「具有摻質層的Ⅲ-V族化合物半導體裝置及其形成方法」(Richard Kenneth Oxland et al.)。
如第1B圖所示，在一些實施例中，第一金屬接觸結構116包括金屬層116-1、與金屬層116-1接觸的擴散阻障物116-2、以及與擴散阻障物116-2接觸的金屬插塞116-3。金屬層116-1的例子包括鎳及鈀，但並非以此為限。擴散阻障物116-2的例子包括氮化鈦(TiN)，但並非以此為限。金屬插塞116-3的例子包括鎢(W)，但並非以此為限。
第一金屬接觸結構116耦接至源極/汲極區114，在一些實施例中，以低電阻導電金屬作為金屬接觸結構，如銅、鋁、或它們的合金、或其他不同的金屬。
在一些實施例中，在源極/汲極區114上的第一金屬接觸結構116包括第一金屬化的接觸層(first metallic contact layer)116-4與源極/汲極區114接觸。第一金屬化的接觸層116-4包括至少一金屬-Ⅲ-V族半導體化合物。在一些實施例中，第一金屬化的接觸層116-4部分或完全埋置在源極/汲極區114中。第一金屬化的接觸層116-4係形成自金屬層116-1及源極/ 汲極區114中Ⅲ-V族半導體化合物之間的反應。
在一些實施例中，第一金屬化的接觸層116-4為金屬化的三元化合物，如Ⅲ-V族半導體化合物的鎳化化合物，如磷化鎳銦(NiInP)、砷化鎳銦(NiInAs)、銻化鎳銦(NiInSb)。然而，上述化合物僅為舉例說明之用，在其他實施例中也可使用其他適合的三元鎳化材料、或其他適合的三元、四元、或五元的金屬半導體材料。
藉由使用第一金屬化的接觸層116-4而降低源極/汲極延伸(source/drain extension)的電阻(Rext )。在一些實施例中，結合第一金屬化的接觸層116-4以及含金屬-半導體化合物(如鎳化物)的Ⅲ-V族半導體化合物的源極/汲極區114更進一步的降低Rext 。裝置110的整體電阻的降低量可由下式表示：Rtotal =Rchannel +2*(RS/D +Rextension +Rc,1 +Rc,2 )Rext =2*(RS/D +Rextension +Rc,1 +Rc,2 )
其中，Rtotal 係指裝置100的總電阻；RS/D 係指源極/汲極區114的電阻；Rchannel 係指通道層110的電阻；Rextension 係指源極/汲極區114及/或通道層110在間隙物118下的部分的電阻；Rc,1 係指金屬接觸結構116及源極/汲極區114之間的接觸電阻；Rc,2 係指源極/汲極區114及通道層110之間的接觸電阻。
在一些實施例中，第一金屬化的接觸層116-4在第 一金屬接觸結構116及源極/汲極區114之間提供較高的導電性，並降低其相對的電阻Rc,1 。在一些其他實施例中，源極/汲極區114包括Ⅲ-V族半導體化合物的金屬-半導體化合物，如鎳化物，更進一步的降低RS/D 及接觸電阻Rc,1 及Rc,2 。在一些實施例中，第一金屬化的接觸層116-4及源極/汲極區114皆包括金屬化的三元化合物，且降低Rext 。
第1A及1B圖中的形狀及尺寸僅為說明之用，並非以此為限。例如，在一些實施例中，凹陷源極/汲極區114，如第1A至1B圖所示。在一些實施例中，並未凹陷源極/汲極區114。在「凹陷的」源極/汲極區中，在形成源極/汲極區114之前先蝕刻通道層110，使得源極區或汲極區或上述兩者的一部分低於間隙物118的底部高。在一些實施例中，透過選擇性磊晶成長技術進行源極/汲極區114的再次成長(regrowth)。在一些其他實施例中，在凹陷後設置源極/汲極區114，而未使用磊晶成長技術。
在一些實施例中，裝置100包括第二金屬接觸結構136(第1A圖中未顯示)，其包括在閘極堆疊結構120上的第二金屬化的接觸層136-1、擴散阻障物136-2、及金屬插塞136-3。在第2、3圖中顯示第二金屬接觸結構136包括第二金屬化的接觸層136-1。在一些實施例中，第二金屬化的接觸層136-1直接接觸金屬閘極堆疊。在一些實施例中，第二金屬化的接觸層136-1包括金屬的矽化物，且其可部分的或完全埋置在閘極堆疊結構120中。矽化物可形成自閘極堆疊結構120中的多晶矽及第二金屬接觸結構之間的反應。在閘極堆疊120上第二金屬化的接觸 層將詳述於第18A及18B圖中。在第18B圖中，含矽化物的第二金屬化的接觸層(silicide-containing second metallic contact layer)標示為136-4。
第2圖顯示在一些實施例中，具磊晶成長但無凹陷源極/汲極區的CMOS裝置的剖面圖。在第2圖中，與第1A、1B圖類似的元件以類似的元件符號標示，此外，為了簡要的緣故，這些結構在此不重複敘述。在第2圖中舉例說明用的裝置200類似於第1A、1B圖所示結構，但並未凹陷源極/汲極區114。在「未凹陷」的源極/汲極區中，在形成源極/汲極區114之前並未蝕刻通道層110，使得源極區或汲極區的任何部分都高於間隙物118的底部高。
第3圖顯示在一些實施例中具有凹陷的源極/汲極區及磊晶再成長的CMOS裝置300的剖面圖。
在一些實施例中，在第3圖所示的裝置與第1A、1B圖的剖面圖所示裝置類似。在一些實施例中，凹陷第3圖中的源極/汲極區114。如前述，在「凹陷」的源極/汲極區中，在源極/汲極區114形成之前蝕刻通道層110，使得源極區或汲極區或前述兩者的一部分低於間隙物118的底部高。
第4圖顯示在一些實施例中，沒有磊晶成長源極/汲極區114的CMOS裝置400的剖面圖。在一些實施例中，凹陷源極/汲極區114。如前述，在「凹陷」的源極/汲極區中，在源極/汲極區114形成之前蝕刻通道層110，使得源極區或汲極區或前述兩者的一部分低於間隙物118的底部高。
在一些實施例中，半導體裝置400為NMOS電晶 體。通道層110為Inx Ga(1-x) As，其中x>0.7。源極/汲極區114包括Ⅲ-V族半導體化合物的金屬-半導體化合物，如鎳化物。源極/汲極區114例如為砷化鎳銦(NiInAs)、磷化鎳銦(NiInP)、銻化鎳銦(NiInSb)，但並非以此為限。在源極/汲極區114上沉積鎳或其他適合的金屬，而後完全反應以形成金屬化的化合物。在一些實施例中，源極/汲極區114包括摻質，此摻質可擇自硫或矽。在一些其他實施例中，源極/汲極區114不包括上述之摻質。
如第2至4圖所示，用以舉例說明之裝置200至400也包括第二金屬接觸136，其係與源極/汲極區114上的第一金屬接觸116類似或相同。第二金屬接觸136也包括第二金屬化的接觸層136-1。在一些實施例中，第二金屬化的接觸層136-1直接接觸金屬閘極堆疊120。在一些實施例中，第二金屬化的接觸層136-1包括金屬的矽化物，且其部分或完全埋置(embedded)在閘極堆疊結構中。
根據前述的實施例，可根據所述不同的組合製造Ⅲ-V族化合物半導體裝置，其包括第一金屬化的接觸層116-4(包括與源極/汲極區114接觸的金屬-Ⅲ-V族半導體化合物)。例如，裝置可為PMOS或NMOS裝置。源極/汲極區114可進行或不進行凹陷。當源極/汲極區114進行凹陷時，額外的半導體材料可加至源極/汲極區114。在一些實施例中，多種結構的變化更進一步的結合不同的製程步驟，如下述形成摻質層及源極/汲極區。
第5圖為在一些實施例中製造CMOS裝置的方法之 流程圖500。在一些實施例中，使用步驟502、504或512，在一些其他實施例中則未使用上述步驟。第6至15圖顯示在一些實施例中，在CMOS裝置的製造方法中各階段的結構。在基板102上的隔離區104、緩衝層106、隔離層108、通道層110、包括介電層的閘極堆疊120、間隙物118的形成步驟並未顯示於圖示中。閘極堆疊結構120包括設置在通道層的第一部份上的介電層及閘極電極(圖中未顯示)。間隙物118沿著閘極堆疊結構120的側壁設置。
第6圖顯示在一些實施例中，在製造過程中具有通道層110(包括Ⅲ-V族半導體化合物)的CMOS裝置。
在一些實施例中使用步驟502，但在一些其他實施例中不使用步驟502。在第5圖的步驟502中，在CMOS裝置中，凹陷源極/汲極區114中的通道層110的第二部分110-2。如第6圖所示，通道層110的第一部分110-1係指通道層上設置有閘極堆疊結構120的部分。第二部分110-2係指形成源極/汲極區114的部分。為了簡要的緣故，關於通道層的第一及第二部分將不再覆述。在步驟502中，在源極/汲極區114形成之前，利用製程技術蝕刻通道層110的第二部分110-2，使得後續將形成源極/汲極區114的部分低於間隙物118的底部高。
第7圖顯示在一些實施例中，將第6圖的CMOS裝置在步驟502中利用蝕刻以凹陷通道層110的第二部分110-2之後的結構。在一些實施例中，在通道層110的凹蝕步驟完成後的結構如第7圖所示。
在一些實施例中使用步驟504，但在一些其他實施 例中不使用步驟504。在第5圖的步驟504中，利用選擇性磊晶成長技術成長第8圖所示的源極/汲極區113。元件符號113及114係分別用以描述在製造過程之中及之後所形成的源極/汲極區。在一些實施例中，此步驟在利用Ⅲ-V族半導體化合物的處理步驟之後。第7、8圖以圖案繪示在一實施例中源極/汲極區113的選擇性磊晶成長的方法。在此步驟中的源極/汲極區113包括Ⅲ-V族半導體化合物(但不含任何金屬)。在一些實施例中，由磊晶成長的源極/汲極區113包括厚度約5至200nm，且在一實施例中，其為砷化銦(InAs)。在其他實施例中，源極/汲極區的形成係利用砷化銦鎵(InGaAs)、磷化銦(InP)、銻化銦(InSb)、或其他適合的半導體材料。在一些實施例中，在源極/汲極區113中選擇性磊晶成長Ⅲ-V族半導體時，在成長層中加入摻質(作為磊晶製程的一部分)。在一些其他實施例中，在磊晶製程中並未加入摻質。
第8圖顯示在本發明一些實施例中，將第7圖的CMOS裝置利用選擇性磊晶成長設置包括Ⅲ-V族半導體化合物的源極/汲極區113之後的結構。
在第5圖的步驟506及508中，在源極/汲極區113中，藉由進行金屬塗佈及回火以形成金屬-Ⅲ-V族半導體化合物(metal-Ⅲ-V semiconductor compound)，源極/汲極區113轉化成包括金屬-Ⅲ-V族半導體化合物的源極/汲極區114。第9、10圖顯示在一些實施例中，在源極/汲極區114中形成金屬化的金屬-半導體化合物材料的製程中的結構，包括在步驟506中塗佈一層金屬，而後在步驟508中在升溫下回火(例如介於250℃ 至500℃)。
在步驟506中，在包括Ⅲ-V族半導體化合物的源極/汲極區113上沉積金屬層210。第9圖顯示在一些實施例中，將第8圖的CMOS裝置在步驟506中塗佈一層金屬之後的結構。
在一些實施例中，金屬層210的材料為鎳，在一些其他實施例中金屬層210的材料為其他適合的金屬。可利用各種沉積方法形成金屬層210(例如包括鎳)，例如濺鍍、蒸發(evaporation)、或其他沉積(如化學氣相沉積)方法。可使用各種厚度。在一些實施例中，金屬層210(如鎳)可包括厚度約5nm至約200nm。在一些實施例中，形成具有足夠厚度的金屬層210以與源極/汲極區反應。
在步驟508中，在步驟506中對塗佈有金屬層210的結構在升溫下進行回火以形成Ⅲ-V族半導體化合物的金屬化的金屬-半導體化合物材料，其溫度例如介於250℃至500℃。第10圖顯示在一些實施例中，將第9圖的CMOS裝置在步驟508中升溫回火之後的結構。移除過量的金屬。在這二個步驟之後，包括Ⅲ-V族半導體化合物的源極/汲極區113轉變成包括金屬-Ⅲ-V族半導體化合物的源極/汲極區114。在源極/汲極區114中的材料包括金屬化的三元、四元、或五元材料。
在第5圖的步驟508之後，在第10圖的CMOS裝置中，利用在高溫下回火(例如溫度介於250℃至500℃)形成金屬-半導體化合物(如Ⅲ-V族半導體化合物的鎳化物)。熱回火引起反應，而形成三元、四元、或五元鎳化物材料。回火步驟可為一步(one-step)步驟或多步步驟。在一實施例中，利用二步驟 (two-steps)回火製程，第一步驟為低溫步驟，例如溫度介於275℃至325℃，使得鎳金屬擴散進入其下的半導體材料中。在一些實施例中，在第一回火步驟之後，利用選擇性蝕刻步驟以移除未反應的鎳。在一些其他實施例中，則未使用選擇性蝕刻步驟。二步驟回火製程之第二回火步驟可在高溫下進行，例如溫度介於325℃至450℃。在一些實施例中，第二回火步驟形成熱力穩定的三元材料(thermodynamically stable ternary material)，其包括前述的低電阻。
金屬化的金屬-半導體三元、四元、或五元材料例如為鎳化物，但並非以此為限。在一些實施例中，三元鎳化物的例子包括磷化銦鎳(NiInP)、砷化銦鎳(NiInAs)、及銻化銦鎳(NiInSb)。
再次參照第5圖，步驟510至516顯示在一些實施例中在源極/汲極區114上的第一金屬接觸結構116及/或包括接觸源極/汲極區114的第一金屬化的接觸層116-4的金屬接觸結構。第11至15圖顯示在一些實施例中各步驟的結構。
在步驟510中，在第10圖的半導體裝置上沉積介電材料126，而後進行蝕刻，以在源極/汲極區114及閘極堆疊結構120上形成接觸開口(contact opening)127。在一些實施例中，介電材料126為無空洞層間介電層(void free interlayer dielectric；ILD0)。介電材料126的例子包括二氧化矽，但並非以此為限。
第11圖顯示在一些實施例中在第10圖的CMOS裝置上沉積介電材料126後的結構的剖面圖。
第12圖顯示在一些實施例中，蝕刻第11圖的CMOS裝置上的介電材料126以形成接觸開口127之後的結構。在一些實施例中，在閘極堆疊結構120上形成至少一接觸開口127。
在步驟512中，藉由電漿或其他適合的方法清洗接觸開口。在一些實施例中使用步驟512，然而在一些其他實施例中並未使用步驟512。第13圖顯示在一些實施例中，對第12圖的CMOS裝置的接觸開口127進行清洗製程。在一些實施例中，清洗製程包括在以電漿128清洗之前，在CMOS或Ⅲ-V族MOSFET製程中的任何濕清洗(wet clean)步驟。在一些實施例中，在進行電漿清洗製程時，在第13圖的裝置的表面上的Ⅲ-V族半導體材料(包括源極/汲極區114)並未暴露於反應元素，如氧或任何在第一金屬層116-1的沉積之前可能會造成表面降解(degrade)的其他材料。
在步驟514中，在源極/汲極區114上的接觸開口207中設置如第1B圖所述具有116-1、116-2、116-3的三層結構的第一金屬接觸結構116。金屬接觸結構116包括金屬層116-1、與金屬層116-1接觸的擴散阻障物116-2、以及與擴散阻障物116-2接觸的金屬插塞116-3，如第1A及1B圖所示。在一些實施例中，在閘極堆疊結構120上的接觸開口127中設置如第2至4圖所述具有相似或相同的三層結構的第二金屬接觸結構136，包括第二金屬化的接觸層136-1、擴散阻障物136-2及金屬插塞136-3。在一些實施例中，擴散阻障物136-2與擴散阻障物116-2相同，且金屬插塞136-3與金屬插塞116-3相同。在一些實施例中，第二金屬化的接觸層136-1與金屬層116-1相同。
在步驟514中，為了形成各個金屬接觸116，先利用金屬沉積技術沉積金屬層116-1。在一些實施例中，利用化學氣相沉積(CVD)製程。在一些實施例中，利用不等向性(anisotropic)、具方向性(directional)沉積技術，以限制金屬層116-1沉積在接觸開口127的側壁上。而後，利用金屬沉積技術(如化學氣相沉積)在金屬層116-1上沉積擴散阻障物116-2(第二金屬層)。在一些實施例中，在上述沉積製程中，金屬層116-1的表面並未暴露至任何反應元素，如氧或任何在擴散阻障物116-2的沉積之前可能會造成表面降解(degrade)的其他材料。在沉積金屬層116-1及擴散阻障物116-2之後，利用金屬沉積技術(如化學氣相沉積)在擴散阻障物116-2上沉積金屬插塞116-3。在一些實施例中，在進行上述沉積製程時，金屬層116-1及116-2的表面並未暴露至任何反應元素，如氧或任何在金屬插塞116-3的沉積之前可能會造成表面降解(degrade)的其他材料。
在一些實施例中，分別利用前述用以形成金屬層116-1、擴散阻障物116-2及金屬插塞116-3的方法，在閘極堆疊結構120上沉積三層結構，包括在第二金屬接觸結構136中的第二金屬化的接觸層136-1、擴散阻障物136-2、及金屬插塞136-3。
第14圖顯示在一些實施例中，在第13圖的CMOS裝置上沉積包括與源極/汲極區114接觸的金屬層116-1的第一金屬接觸116，以及包括與閘極堆疊結構120接觸的第二金屬化的接觸層136-1的第二金屬接觸結構136。
如第1A及1B圖所述，第一金屬接觸結構116包括金 屬層116-1、與金屬層116-1接觸的擴散阻障物116-2、以及與擴散阻障物116-2接觸的金屬插塞116-3。金屬層116-1的例子包括鎳或鈀，但並非以此為限。擴散阻障物116-2的例子包括氮化鈦，但並非以此為限。金屬插塞116-3的例子包括鎢，但並非以此為限。在一些實施例中，在閘極堆疊結構120上的第二金屬接觸136也具有類似或相同的結構。
在一些實施例中，在閘極堆疊結構120上的第二金屬接觸結構136包括第二金屬化的接觸層136-1、與第二金屬化的接觸層136-1接觸的擴散阻障物136-2、及與擴散阻障物136-2接觸的金屬插塞136-3。在一些實施例中，第二金屬化的接觸層136-1為與金屬層116-1相同的金屬層。第二金屬化的接觸層136-1的例子包括鎳或鈀，但並非以此為限。擴散阻障物136-2的例子包括氮化鈦，但並非以此為限。金屬插塞136-3的例子包括鎢，但並非以此為限。
在步驟516中，對結構進行回火以進行類似步驟508的製程。為了簡化的緣故，詳情在此不覆述。
第15圖顯示在一些實施例中，第14圖的CMOS裝置在升溫下(例如介於250℃至500℃)進行回火後的結構。
在步驟516之後，在源極/汲極區114上的第一金屬接觸結構116包括與源極/汲極區114接觸的第一金屬化的接觸層116-4。第一金屬化的接觸層116-4包括至少一金屬-Ⅲ-V族半導體化合物。在一些實施例中，第一金屬化的接觸層116-4部分或完全埋置在源極/汲極區114中。由金屬層116-1及源極/汲極區114中的Ⅲ-V族半導體化合物反應形成第一金屬化的 接觸層116-4。
在一些實施例中，第一金屬化的接觸層116-4為Ⅲ-V族半導體化合物的金屬化的三元化合物(如鎳化物)，例如磷化銦鎳(NiInP)、砷化銦鎳(NiInAs)、及銻化銦鎳(NiInSb)。然而，上述化合物僅為舉例說明之用，在一些其他的實施例中，也可使用其他適合的三元鎳化材料或其他適合的金屬半導體三元、四元、或五元材料。
在一些實施例中，第二金屬化的接觸層136-1相似於第一金屬化的接觸層116-4，包括金屬-Ⅲ-V族半導體化合物。
在一些實施例中，源極/汲極區中的Ⅲ-V族半導體化合物被氧化，以形成具有高電阻的原生氧化物(native oxide)。第16A及16B圖顯示在一些實施例中，在步驟516之前及之後，在第14及15圖的結構中的源極/汲極區114具有高電阻原生氧化物層115。在步驟514的金屬化製程及步驟516的回火製程之後，在形成第一金屬化的接觸層116-4時，由反應性擴散(reactive diffusion)而分散Ⅲ-V族半導體的原生氧化物層115。第一金屬化的接觸層116-4與源極/汲極區114接觸而沒有原生氧化物層的界面，因而提供金屬接觸116及源極/汲極區114之間的低電阻。
在一些實施例中，在第一金屬接觸結構116的三層結構中的側壁上不具有過量的反應性金屬層116-1。
第17A及17B圖顯示在一些實施例中，在第14及15圖的步驟之後，源極/汲極區114在蝕刻的接觸開口的側壁上不 具有過量的反應性金屬(金屬層116-1)。
第18A及18B圖顯示在一些實施例中，分別相對於第14及15圖的結構在步驟516之前及之後的結構，閘極堆疊結構120包括多晶矽。在一些實施例中，閘極堆疊結構120包括多晶矽，但在一些其他實施例中，閘極堆疊結構120不包括多晶矽。如第18A圖所示，在閘極堆疊結構120上的第二金屬接觸136有三層結構，包括如前述的第二金屬化的接觸層136-1、擴散阻障物136-2、以及金屬插塞136-3。在第5圖步驟516的回火後，如第18圖所示，第二金屬化的接觸層136-1與閘極堆疊結構120中的多晶矽反應，以形成接觸層136-4，其包括金屬化的矽化化合物。含矽化物的第二金屬化的接觸層以136-4表示。在含矽化物的第二金屬化的接觸層以136-4中的金屬化的矽化化合物可擴散進入並變成埋置在閘極堆疊結構120中。在一些實施例中，閘極堆疊結構120僅包括金屬電極(不包括任何多晶矽)；整體金屬接觸136皆在閘極堆疊結構120上。
在許多實施例中，提供Ⅲ-V族化合物半導體裝置及其形成方法，以降低源極/汲極延伸區中的電阻及外部的/外在的電阻(external/extrinsic resistance)。
在一些實施例中，一種半導體裝置包括：一半導體基板；至少一第一Ⅲ-V族半導體化合物(a first Ⅲ-V semiconductor compound)的一通道層，在該半導體基板上；一閘極堆疊結構，在該通道層的一第一部分上；一源極區及一汲極區，在該通道層的一第二部分上；以及一第一金屬接觸結構(first metal contact structure)，在該源極區及該汲極區上，該 第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層。在該通道的第二部分上的源極/汲極區包括至少一第二Ⅲ-V族半導體化合物。該通道的第二部分上的該第一金屬接觸結構中的該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物(metal-Ⅲ-V semiconductor compound)。
在一些實施例中，該第一金屬化的接觸層部分埋置於該源極區及該汲極區中。在一些實施例中，在該第一金屬化的接觸層中的該至少一金屬-Ⅲ-V族半導體化合物係在該源極區及該汲極區中該至少一第二Ⅲ-V族半導體化合物及至少一金屬的材料。在一些實施例中，該源極區及該汲極區更包括一金屬-Ⅲ-V族半導體化合物。在一些實施例中，在該第一金屬化的接觸層中的該至少一金屬-Ⅲ-V族半導體化合物以及該源極區及該汲極區中的該金屬-Ⅲ-V族半導體化合物為鎳化物(nickelide)。
在一些實施例中，該第一金屬接觸結構更包括與該第一金屬化的接觸層接觸的一擴散阻障物，以及與該擴散阻障物接觸的一金屬插塞(metal plug)。
在一些實施例中，該半導體裝置更包括一間隙物，沿著該閘極堆疊結構的一側壁設置，其中凹陷該源極區及該汲極區，使得該源極區及該汲極區的一部分低於該間隙物的底部高。在一些實施例中，該半導體裝置更包括一第二金屬接觸結構，在該閘極堆疊結構上。該第二金屬接觸結構包括與該閘極堆疊結構接觸的一第二金屬化的接觸層。在一些實施例中，該閘極堆疊結構為金屬，且該第二金屬化的接觸層設置在 該閘極堆疊結構的頂表面上。在一些實施例中，該閘極堆疊結構包括多晶矽，且該第二金屬化的接觸層包括一金屬的矽化物，且該第二金屬化的接觸層部分埋置在該閘極堆疊結構中。在一些實施例中，該第二金屬接觸結構更包括與該第二金屬化的接觸層接觸的一擴散阻障物，以及與該擴散阻障物接觸的一金屬插塞。
在一些實施例中，一種半導體裝置的形成方法包括：在一半導體基板上提供至少一Ⅲ-V族半導體化合物的一通道層；在該通道層的一第一部分上形成一閘極堆疊結構；在該通道層的一第二部分上形成一源極區及一汲極區；以及在該源極區及該汲極區上形成一第一金屬接觸結構。該第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層。該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物。
在一些實施例中，該源極區及該汲極區的形成步驟包括在該源極區及該汲極區中形成一Ⅲ-V族半導體化合物。在一些實施例中，該金屬化的材料的形成步驟包括：在該通道層的該第二部分上提供至少一Ⅲ-V族半導體化合物；以及在該源極區及該汲極區中該Ⅲ-V族半導體化合物上沉積一金屬層，而後對該半導體裝置進行回火步驟。
在一些實施例中，在該源極區及該汲極區上形成該第一金屬接觸結構的步驟包括：形成與該源極區及該汲極區接觸的一金屬層；形成與該金屬層接觸的一擴散阻障物；以及提供與該擴散阻障物接觸的一金屬插塞。
在一些實施例中，在該源極區及該汲極區上形成該第一金屬接觸結構的步驟包括藉由一回火步驟形成該第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物。
在一些實施例中，半導體裝置的形成方法更包括沿著該閘極堆疊結構的一側壁形成一間隙物。在一些實施例中，在該通道層的該第二部分上形成該源極區及該汲極區的步驟包括將該源極區的一部分及該汲極區的一部分設置於低於該間隙物的一底部高。
在一些實施例中，該閘極堆疊結構包括一金屬或一多晶矽。在一些實施例中，在半導體裝置的形成方法中，該第一金屬接觸結構的形成步驟包括：在該閘極堆疊結構的頂表面上形成一金屬層；形成與該金屬層接觸的一擴散阻障物；以一金屬插塞填入該擴散阻障物；以及回火該半導體裝置。
在一些實施例中，一種半導體裝置包括：一半導體基板；至少一第一Ⅲ-V族半導體化合物的一通道層，在該半導體基板上；一閘極堆疊結構，在該通道層的一第一部分上；一源極區及一汲極區，在該通道層的一第二部分上，該源極區及該汲極區包括至少一第二Ⅲ-V族半導體化合物；一第一金屬接觸結構，在該源極區及該汲極區上，該第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層；以及一第二金屬接觸結構，在該閘極堆疊結構上，該第二金屬接觸結構包括與該閘極堆疊結構接觸的一第二金屬化的接觸層。該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導 體化合物。在一些實施例中，該第二金屬化的接觸層與該閘極堆疊結構直接接觸。在一些實施例中，在該閘極堆疊結構上的該第二金屬接觸結構中的該第二金屬化的接觸層包括一金屬的矽化物。在一些實施例中，該第二金屬化的接觸層包括矽化物，其係部份埋置於該閘極堆疊結構中。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧裝置
102‧‧‧基板
104‧‧‧隔離區
106‧‧‧緩衝層
108‧‧‧隔離層
110‧‧‧通道層
120‧‧‧閘極堆疊結構
118‧‧‧間隙物
114‧‧‧源極/汲極區
116-1‧‧‧金屬層
116-2、136-2‧‧‧擴散阻障層
116-3、136-3‧‧‧金屬插塞
116-4‧‧‧第一金屬化的接觸層
136-1‧‧‧第二金屬化的接觸層
126‧‧‧介電材料

Claims (9)

  1. 一種半導體裝置，包括：一半導體基板；至少一第一Ⅲ-V族半導體化合物(a first Ⅲ-V semiconductor compound)的一通道層，在該半導體基板上；一閘極堆疊結構，在該通道層的一第一部分上；一源極區及一汲極區，在該通道層的一第二部分上，該源極區及該汲極區包括至少一第二Ⅲ-V族半導體化合物；以及一第一金屬接觸結構(first metal contact structure)，在該源極區及該汲極區上，該第一金屬接觸結構包括與源極區及該汲極區接觸的一第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物(metal-Ⅲ-V semiconductor compound)，其中該第一金屬化的接觸層部分埋置於該源極區及該汲極區中。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該源極區及該汲極區更包括一金屬-Ⅲ-V族半導體化合物。
  3. 如申請專利範圍第2項所述之半導體裝置，其中在該第一金屬化的接觸層中的該至少一金屬-Ⅲ-V族半導體化合物以及該源極區及該汲極區中的該金屬-Ⅲ-V族半導體化合物為鎳化物(nickelide)。
  4. 如申請專利範圍第1項所述之半導體裝置，更包括一間隙物，沿著該閘極堆疊結構的一側壁設置，其中凹陷該源極區及該汲極區，使得該源極區及該汲極區的一部分低於該 間隙物的底部高。
  5. 如申請專利範圍第1項所述之半導體裝置，更包括一第二金屬接觸結構，在該閘極堆疊結構上，該第二金屬接觸結構包括與該閘極堆疊結構接觸的一第二金屬化的接觸層，其中該閘極堆疊結構為金屬，且該第二金屬化的接觸層設置在該閘極堆疊結構的頂表面上。
  6. 一種半導體裝置的形成方法，包括：在一半導體基板上提供至少一Ⅲ-V族半導體化合物的一通道層；在該通道層的一第一部分上形成一閘極堆疊結構；在該通道層的一第二部分上形成一源極區及一汲極區；以及在該源極區及該汲極區上形成一第一金屬接觸結構，其中該第一金屬接觸結構包括與該源極區及該汲極區接觸的一第一金屬化的接觸層，該第一金屬化的接觸層包括至少一金屬-Ⅲ-V族半導體化合物，其中該第一金屬化的接觸層部分埋置於該源極區及該汲極區中。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中第一金屬化的接觸層的形成步驟包括：在該通道層的該第二部分上提供至少一Ⅲ-V族半導體化合物；以及在該源極區及該汲極區中該Ⅲ-V族半導體化合物上沉積一金屬層，而後對該半導體裝置進行回火步驟。
  8. 如申請專利範圍第6項所述之半導體裝置的形成方法，更包 括沿著該閘極堆疊結構的一側壁形成一間隙物，其中在該通道層的該第二部分上形成該源極區及該汲極區的步驟包括將該源極區的一部分及該汲極區的一部分設置於低於該間隙物的一底部高。
  9. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中該第一金屬接觸結構的形成步驟包括：在該閘極堆疊結構的頂表面上形成一金屬層；形成與該金屬層接觸的一擴散阻障物；以一金屬插塞填入該擴散阻障物；以及回火該半導體裝置。
TW102121294A 2012-07-06 2013-06-17 半導體裝置及其形成方法 TWI502744B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/542,860 US8866195B2 (en) 2012-07-06 2012-07-06 III-V compound semiconductor device having metal contacts and method of making the same

Publications (2)

Publication Number Publication Date
TW201403824A TW201403824A (zh) 2014-01-16
TWI502744B true TWI502744B (zh) 2015-10-01

Family

ID=49877861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121294A TWI502744B (zh) 2012-07-06 2013-06-17 半導體裝置及其形成方法

Country Status (5)

Country Link
US (3) US8866195B2 (zh)
KR (1) KR101493593B1 (zh)
CN (1) CN103531588B (zh)
DE (1) DE102013104867B4 (zh)
TW (1) TWI502744B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680027B2 (en) * 2012-03-07 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Nickelide source/drain structures for CMOS transistors
US20130299895A1 (en) 2012-05-09 2013-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Iii-v compound semiconductor device having dopant layer and method of making the same
CN106030758B (zh) * 2014-03-28 2020-07-17 英特尔公司 选择性外延生长的基于iii-v材料的器件
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
TWI582968B (zh) 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
US9385197B2 (en) 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
US9324820B1 (en) * 2014-10-28 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor structure with metallic layer over source/drain structure
US10644137B2 (en) * 2016-07-02 2020-05-05 Intel Corporation III-V finfet transistor with V-groove S/D profile for improved access resistance
CN109545748B (zh) * 2018-10-31 2021-07-09 中国科学院微电子研究所 半导体器件与其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237636A1 (en) * 2007-03-29 2008-10-02 Been-Yih Jin Transistor having tensile strained channel and system including same
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
JPH1174476A (ja) 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US20060163670A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Dual silicide process to improve device performance
KR20070114463A (ko) 2006-05-29 2007-12-04 주식회사 하이닉스반도체 자기 정렬 콘택 플러그를 구비한 반도체 소자 및 그제조방법
EP2120266B1 (en) 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8368052B2 (en) * 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
CN102214608A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
JP5559639B2 (ja) 2010-08-25 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2013095377A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Self-aligned contact metallization for reduced contact resistance
US9680027B2 (en) 2012-03-07 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Nickelide source/drain structures for CMOS transistors
US20130299895A1 (en) 2012-05-09 2013-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Iii-v compound semiconductor device having dopant layer and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237636A1 (en) * 2007-03-29 2008-10-02 Been-Yih Jin Transistor having tensile strained channel and system including same
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20140008699A1 (en) 2014-01-09
CN103531588A (zh) 2014-01-22
KR101493593B1 (ko) 2015-02-13
US9391153B2 (en) 2016-07-12
CN103531588B (zh) 2016-02-24
DE102013104867B4 (de) 2018-03-08
US20150243750A1 (en) 2015-08-27
US8866195B2 (en) 2014-10-21
DE102013104867A1 (de) 2014-01-23
US9054186B2 (en) 2015-06-09
KR20140005763A (ko) 2014-01-15
TW201403824A (zh) 2014-01-16
US20150014792A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
TWI502744B (zh) 半導體裝置及其形成方法
US9773913B1 (en) Vertical field effect transistor with wrap around metallic bottom contact to improve contact resistance
US9685514B2 (en) III-V compound semiconductor device having dopant layer and method of making the same
US10680081B2 (en) Vertical transistors with improved top source/drain junctions
US11404405B2 (en) Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
KR20160044393A (ko) 콘택 저항 감소 기법
JP2021507533A (ja) 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス
US10777658B2 (en) Method and structure of fabricating I-shaped silicon vertical field-effect transistors
TWI387010B (zh) 用於製造電晶體之方法
US10439044B1 (en) Method and structure of fabricating I-shaped silicon germanium vertical field-effect transistors
US11302799B2 (en) Method and structure for forming a vertical field-effect transistor
US9064959B2 (en) Method and apparatus for forming a CMOS device
CN103681346A (zh) 晶体管、半导体器件及其制造方法
US20200219777A1 (en) Gate-last process for vertical transport field-effect transistor
US10937871B2 (en) III-V transistor device with self-aligned doped bottom barrier
KR101461782B1 (ko) Cmos 트랜지스터를 위한 니켈라이드 소스/드레인 구조체