JPH02119145A - 金属−酸化物−半導体接合の形成方法 - Google Patents

金属−酸化物−半導体接合の形成方法

Info

Publication number
JPH02119145A
JPH02119145A JP27073188A JP27073188A JPH02119145A JP H02119145 A JPH02119145 A JP H02119145A JP 27073188 A JP27073188 A JP 27073188A JP 27073188 A JP27073188 A JP 27073188A JP H02119145 A JPH02119145 A JP H02119145A
Authority
JP
Japan
Prior art keywords
layer
metal
forming
deposited
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27073188A
Other languages
English (en)
Inventor
Haruo Yamagishi
山岸 春生
Masayoshi Miyauchi
宮内 正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27073188A priority Critical patent/JPH02119145A/ja
Publication of JPH02119145A publication Critical patent/JPH02119145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は金属−半導体接合の形成方法に係り、特に金属
と半導体基体との界面に酸化物層を設けた、金属−酸化
物一半導体接合の形成方法に関する。
(従来の技術) 最近のFET(電界効果トランジスタ)の高性能化を目
指して、■−v族化合物半導体のデバイス関連技術の開
発、改良が盛んに行なわれており、それらの技術の一つ
に、良好な特性を持ったショットキ接合の形成技術があ
る。ショットキ接合形成技術は、特にGaAsデバイス
の開発に関連して進められてきた。ショットキ接合の整
流性の良否やリーク電流の大小を表わす物理量として、
n値及びバリアの高さΦBがある。
InPはボストGaAsとして期待されている半導体材
料であるが、良好なショットキ接合の形成が困難である
。従来デバイスに使用されて来たSiやGaAsではΦ
Bはショットキ接合形成金属の種類によらず、半導体の
バンドギャップEGの273穆度という経験則が成り立
っている。
例えばGaAsでは0− 8〜0− 9 e V%S 
tでは0.7〜0.8eV程度のΦBを示すショットキ
接合が比較的容易に形成できる。これに対して金属−1
nPショットキ接合では、上記の経験則が成り立つと仮
定すれば、ΦBα0.8eVの値が期待されるが、実際
にはΦBと0. 4〜0. 5eV程度の値のショット
キ接合しか得られていない。ΦBが小という結果が示す
ように、リーク電流が大きく、一般に降伏電圧も小さく
なり、従ってデバイスへの適用が困難であるという問題
がある。
このような問題を改良するために種々の対策がとられて
きた。それはショットキ接合が形成される金属とInP
との界面に、例えば酸化物からなる薄い絶縁膜を介在さ
せ、金属−酸化物一半導体接合を形成して、擬似的にバ
リアの高さΦBを増加させることにより、リーク電流を
低減し、降伏電圧の増大を図る方法である。例えばIn
P表面の陽極酸化、又は化学的酸化等が試みられている
しかしこれらの方法は、一般にウェットプロセスで行な
われるので、工程上の不安定、絶縁膜の厚さ制御の困難
さ、これに伴うn値の変動、特性の熱的不安定等の欠点
が残る。
一方、ドライプロセスによりΦBを増加させる方法とし
て、文献[Appl、 Phys、 Lett、 Vo
l。
30、No、9(1987)、 P、579]に示され
ているように、InP表面を酸素プラズマに晒らす方法
がある。
酸素プラズマに晒らされたInP表面は、酸化されて絶
縁膜が形成され、これによってΦBが増大し、リーク電
流が減少する。しかし、この方法では酸素プラズマ処理
に際し、InP基体がプラズマ領域において300℃程
度の高温に晒らされるので、InP表面にプラズマによ
る欠陥が発生し、これがn値の増大や降伏電圧の低下の
原因になったり、或いはInPデバイスの特性のバラツ
キや歩留低下を起したりする欠点がある。またレジスト
パターン形成後にプラズマ処理を施す必要がある場合に
は、高温とプラズマとによってレジストが変成し、レジ
スト灰化装置を使用してもレジスト剥離が困難となる欠
点がある。
このような欠点を改良するため、本発明者らは酸素プラ
ズマに替えてマイクロ波励起の酸素ラジカルを使用して
InP表面に酸化膜を形成した後、その上に金属を被着
し、金属−酸化物−InP接合を形成する方法を特許出
願した(特開昭6l−224454)。
ここで使用される酸素ラジカルは第6図に示すようなプ
ラズマ発生装置で生成される長寿命のものである。装置
はガス解離室(11)と試料室(12)から構成され、
これらは石英等から成るパイプ(13)により接続され
ている。またガス解離室(11)にはガス導入口(14
) 、導波管(15)が設置され、試料室(12)には
ガス排出口(16) 、試料台(17)がそれぞれ設け
られている。このような構成でプラズマ装置内を圧力〜
I X 1 G” Torr以下に排気した後、例えば
酸素ガスを308CCM程度の流量でガス導入口(14
)よりガス解離室(11)へ導入し、導波管(15)よ
り例えば300Wのマイクロ波電界を印加し、酸素ガス
を放電、解離し酸素プラズマを発生させる。この際生成
される長寿命の酸素ラジカルを輸送管(13)を経てガ
ス解離室(11)から離れた試料室(12)に導き、あ
らかじめ配置されたInP(1)の表面と反応させ、酸
化膜が形成される。これにより試料表面の温度は室温に
近く、InP表面に発生する欠陥は抑制され、上述した
欠陥の発生という欠点は改善される。また高温によるレ
ジストの変成等も防止される。
その後、本発明者らは前記方法を使ってデバイス開発を
進めた結果、この方法においても、逆方向特性の安定性
の問題があることが判明した。
この点の改善のため種々の対策を行なったが、実用に供
し得る安定な接合を形成するまでに至らなかった。
(発明が解決しようとする課題) 以上述べたように、酸素ラジカル処理によるInP表面
への酸化膜形成後、その上に金属、例えばAuを被着し
て構成した金属−酸化物一半導体接合は逆方向の通電、
例えば反復通電或いは過剰通電に対してしばしば劣化が
見られる、というデバイス適用上重大な欠点のあること
が判明した。
本発明は上記のような欠点を改良し、安定した逆方向特
性を示す金属−酸化物一半導体接合の形成方法を提供す
ることを目的とする。
[発明の構成] (課題を解決するための手段) 上記目的を達成するために、本発明では酸化膜の被着方
法を改良することにより、逆方向リーク電流を減らし、
耐圧を増加させ、かつ安定性に勝れた逆方向特性を示す
、金属−酸化物一半導体接合を形成するものである。
本発明の酸化膜の形成方法は、前記の長寿命の酸素ラジ
カルに適量のPH,ガスを混入し、両者の反応により室
温に近い温度において、半導体基板上の金属−酸化物一
半導体接合形成予定域に、すみやかに、燐を含む酸化膜
を堆積することにある。堆積した酸化膜の上に接合形成
金属、例えばAuを被着して、金属−酸化物一半導体接
合を形成する。
(作  用) 上記の方法により形成した金属−酸化物一半導体接合は
、逆方向リーク電流が小さく、逆方向耐圧が高く、かつ
安定性が優れており、従来の方法で形成した接合と比較
して接合時、性が向上する。
(実施例) 以下、本発明の一つの実施例を図面を参照して説明する
本2発明で使用する酸化膜堆積用プラズマ装置は、第1
図に示すように、試料室にホスフィンガス導入口(28
)が設置されていること以外は、第6図に示したプラズ
マ装置と本質的に変りはない。
第2図(a)〜(d)は本発明の方法を、lnPショッ
ト牛ゲートFETのゲート電極の形成に適用する場合の
例である。第2図Ca”)に示すようにInP基板(1
)にn型動作層(2)を形成した後、この動作層(2)
上にソース電極(3)及びドレーン電極(4)を周知の
方法により形成する。次に第2図(b)に示すようにソ
ース電極(3)及びドレーン電極(4)を含むInP動
作層(2)上に5iO1膜(5)を堆積し、その上に例
えばフォトレジスト層(6)でゲート電極形成予定域(
7)を形成し、InP動作層(2)の一部を露出する。
次にInP動作層(2)上のゲート電極形成予定域(7
)に本発明の接合形成方法を適用する。
すなわち、このInP基板を第1図に示したプラズマ装
置内に配置し、ゲート電極形成予定域(7)を含むIn
P基板(1)全面に酸化JliI (ill)を堆積す
る。酸化膜の堆積は例えば次のように行なう。
先ずプラズマ装置内を圧力1×1o□″Torr以下に
排気した後、例えば酸素ガスを303CCM程度の割合
で、第1図に示す酸素ガス導入口(24)よりガス解離
室(21)へ導入し、導波管(25)により約300W
のマイクロ波を印加し、酸素ガスを放電、解離し、M素
プラズマが解離室(21)内で発生する。同時に生成す
る長寿命の酸素ラジカルを輸送パイプ(23)を経て試
料室(22)に輸送し、ここで導入口(28)がら例え
ば3゜SCCMの割合で導入されたホスフィンガスと反
応させて、あらかじめ配置されたInP基板(1)の全
面に、例えば7分で厚さ約60λの酸化膜(8)を堆積
する。
次に、酸化膜(8)を堆積したInP基板(1)をすみ
やかに真空蒸着装置内に配置し、第2図(c)に示すよ
うに厚さ〜4000人の金属層、例えばAu層(9)を
ゲート電極予定域(7)を含むInP基板(1)全面に
被着する。続いてフォトレジスト層(6)を用いて通常
のリフトオフ法によりゲート形成域以外のAu層を除去
する。
最後にSi02層(5)を除去して第2図(d)に示す
ように所定の寸法、形状のゲート電極(10)が得られ
る。
ここに得られたゲート電極の接合特性は、n値=1.0
6.バ1,17(7)高さOB yO,68eV。
降伏電圧VR(逆方向電流IR−1μA)と25Vとい
う良好な値が得られた。参考のため製作した従来の酸素
ラジカルのみの方法によるゲート電極特性は、n値=1
. 08.ΦBAtO,64eV及びVRα19Vであ
った。
第3図、第4図、第5図は本発明の方法と、従来の酸素
ラジカルのみによる方法と、それぞれによって形成した
酸化物層を設けたAu−1nP接合の特性を比較したも
のである。第3図は本発明の方法(0印)と従来の方法
(0印)によるn値の個数分布を示したものである。図
かられかるように、一般に酸化膜の厚さが増すとn値は
大きくなることを考慮しても、本発明の接合のn値は従
来方法によるものにくらべて、遜色はない。第4図は同
様に本発明の方法及び従来方法による、逆方向電圧−電
流特性の典型例である。第5図は同じく降伏電圧VR(
IR−1μA)の個数分布を両方法で比較したもので、
特性の改善、特に降伏電圧の増加及びリーク電流の減少
が著しいことを示している。
なお、本実施例においてはInP半導体について説明し
たが、例えばI nGaAsのようなInを含む他の■
−v族化合物半導体に対しても有効である。
また、接合形成金属としてAuを例に説明したが、Pt
、Pd等他の金属でも良いことは勿論である。
また、半導体装置としてInPFETを製造する場合を
例に説明したが、金属−酸化物一半導体接合を含んで構
成される他のデバイスにも有効なことは明らかである。
なお、本発明に使用される酸化膜の厚さは50〜150
λ程度が好ましい。その理由は、膜厚が150λ以上に
なると接合のn値が大きくなることやリチャードソン定
数が小さくなること等により、電流−電圧特性、特に整
流特性が悪くなる。
また、50A以下では逆方向耐圧の低下、リーク電流の
増加を招き本発明の効果が減少する。
[発明の効果] 以上述べたように本発明によれば、半導体基板に金属を
被着して金属−半導体接合を構成するにあたり、金属と
半導体基板との界面に酸素ラジカルとホスフィンとの反
応により形成される酸化膜を設けることにより、接合特
性、特に逆方向特性及びその安定性に優れた、金属−酸
化物一半導体接合を形成できる。
【図面の簡単な説明】
第1図は本発明において使用するプラズマ装置を示す概
略断5面図、 第2図は本発明の実施例のデバイス製作工程を示す断面
図、 第3図は本発明の方法と従来の方法とにより形成した接
合のn値を示す個数分布図、′M14図は本発明の方法
と従来の方法とにより形成した接合の逆方向特性を示す
図、 第5図は本発明の方法と従来の方法とにより形成した接
合の降伏電圧を示す個数分布図、第6図は従来のプラズ
マ装置を示す概略断面図である。 1・・・半導体基板、2・・・動作層、3・・・ソース
電極。 4・・・ドレーン電極、5・・・S 10.層、6・・
・フォトレジスト層、7・・・接合形成予定域、8・・
・酸化物層。 9・・・金属(Au)層、 10・・・ゲート電極、 
11.21・・・ガス解離室、 12.22・・・試料
室、 13.23・・・輸送パイプ、 14.24・・
・ガス導入口、 15.25・・・導波管、 18゜2
B・・・排気口、 17.27・・・試料台、28・・
・ガス導入口。

Claims (1)

    【特許請求の範囲】
  1. 酸素ラジカルとホスフィンガスとの反応により形成され
    る燐の酸化物を、インジウムを含むIII−V族化合物半
    導体基板の表面上の所定域に堆積して酸化物層を形成す
    る工程と、前記酸化物層上に金属を被着する工程とから
    成ることを特徴とする金属−酸化物−半導体接合の形成
    方法。
JP27073188A 1988-10-28 1988-10-28 金属−酸化物−半導体接合の形成方法 Pending JPH02119145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27073188A JPH02119145A (ja) 1988-10-28 1988-10-28 金属−酸化物−半導体接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27073188A JPH02119145A (ja) 1988-10-28 1988-10-28 金属−酸化物−半導体接合の形成方法

Publications (1)

Publication Number Publication Date
JPH02119145A true JPH02119145A (ja) 1990-05-07

Family

ID=17490174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27073188A Pending JPH02119145A (ja) 1988-10-28 1988-10-28 金属−酸化物−半導体接合の形成方法

Country Status (1)

Country Link
JP (1) JPH02119145A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389807A (en) * 1992-09-03 1995-02-14 Sumitomo Electric Industries, Ltd. Field effect transistor
US7323376B2 (en) 2003-01-22 2008-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device including a group III nitride semiconductor
WO2010067525A1 (ja) * 2008-12-08 2010-06-17 住友化学株式会社 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP2017011168A (ja) * 2015-06-24 2017-01-12 住友電気工業株式会社 半導体受光素子を作製する方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389807A (en) * 1992-09-03 1995-02-14 Sumitomo Electric Industries, Ltd. Field effect transistor
US7323376B2 (en) 2003-01-22 2008-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device including a group III nitride semiconductor
JP2008270836A (ja) * 2003-01-22 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置
US7847319B2 (en) 2003-01-22 2010-12-07 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2010067525A1 (ja) * 2008-12-08 2010-06-17 住友化学株式会社 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP2017011168A (ja) * 2015-06-24 2017-01-12 住友電気工業株式会社 半導体受光素子を作製する方法

Similar Documents

Publication Publication Date Title
US5789312A (en) Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
JP2003209124A (ja) 電界効果半導体素子の製造方法及び電界効果半導体素子
US6025281A (en) Passivation of oxide-compound semiconductor interfaces
JPH02119145A (ja) 金属−酸化物−半導体接合の形成方法
US5362658A (en) Method for producing semiconductor device
JP3207869B2 (ja) 半導体装置の製造およびパッシベーション方法
US5610098A (en) N-INP Schottky diode structure and a method of making the same
JP2002057142A (ja) 化合物半導体装置の製造方法
JP3257077B2 (ja) Mis型半導体装置の製造方法
Oh et al. Surface treatment for enhancing current gain of AlGaAs/GaAs heterojunction bipolar transistor
JP2639681B2 (ja) 炭素膜の形成された電子装置の作製方法
JPH03156919A (ja) 金属―半導体接合の形成方法
JPS6292327A (ja) 半導体装置及びその製造方法
JP2001308319A (ja) 絶縁ゲート型化合物半導体装置
JPH0226025A (ja) コンタクトホールの形成方法
US7183151B2 (en) Method for fabricating field effect transistor
JPH03129878A (ja) 金属―酸化物―半導体接合の形成方法
JP2535581B2 (ja) 炭素膜作製方法
JPH06224158A (ja) ドライエッチング方法
JPS6266629A (ja) 薄膜形成方法
JPH06244409A (ja) 化合物半導体基板の前処理方法
JPH08340105A (ja) 半導体装置およびその製造方法
JPS61154177A (ja) 半導体装置の製造方法
JPH03185841A (ja) 半導体装置の製造方法
JPH03188632A (ja) 半導体装置