JPH03156919A - 金属―半導体接合の形成方法 - Google Patents

金属―半導体接合の形成方法

Info

Publication number
JPH03156919A
JPH03156919A JP29672289A JP29672289A JPH03156919A JP H03156919 A JPH03156919 A JP H03156919A JP 29672289 A JP29672289 A JP 29672289A JP 29672289 A JP29672289 A JP 29672289A JP H03156919 A JPH03156919 A JP H03156919A
Authority
JP
Japan
Prior art keywords
junction
gate electrode
region
current
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29672289A
Other languages
English (en)
Inventor
Haruo Yamagishi
山岸 春生
Yasunobu Saito
泰伸 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29672289A priority Critical patent/JPH03156919A/ja
Publication of JPH03156919A publication Critical patent/JPH03156919A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は金属−半導体接合の形成方法に係り、特に金属
を被着するに先だって半導体の接合形成域に窒素ラジカ
ル処理を施すことを特徴とする金属−半導体接合の形成
方法に関する。
(従来の技術) 最近、電界効果トランジスタ(FET)をはじめとする
半導体デバイスの高性能化、高信頼化を月相して、m−
v族化合物半導体デバイス関連技術の開発、改良が急速
に進められている。それらの技術の一つに、良好な接合
特性を示す金属・半導体接合の形成技術がある。この接
合形成技術は、特にGaAsデバイスの開発に関連して
進められてきた。
従来、GaAsFETのショットキゲート形成金属とし
ては、その電気伝導率の大きいこと、加工性が良好なこ
と、廉価なこと、容易にショットキ接合が形成できるこ
と等の理由によりAflが使用されてきた。
しかし、最近のFETへの高性能化、高信頼化の要求に
従ってAQ/GaAsシゴッ1−キ接合において種々の
欠点が見出され、その接合特性の改良、改善が求められ
ている。例えば、AQは融点が660℃と低く、反応性
が強いため比較的容易にAfl−GaAs間で反応が進
行し例えばAQGaAsのような不安定な化合物が形成
される。それによってショットキバリヤ高さφBが低下
して、リーク電流の増加、或いは整流性の良否の指標で
あるn値の増大等が起る。
上記φBやn値の変化は、FET特性におけるドレイン
飽和電流、順方向立ち上り電圧(Vf)、ビンチオ2 フ電圧の変動として現われる。これらの欠点を改善すめ
ために種々の対策がとられている。例えばAflに替え
てAQTiを使用することが試みられているが、この場
合でもTiとGaAs間の反応が起りFET特性の変動
を避けることができない。
(発明が解決しようとする課題) 以上述べたように、AΩ/GaAsをはじめとする、従
来のショットキ接合では、一般に熱的に弱く、ショット
キバリヤが劣化し易く、それに伴ってバリヤ高さφBの
低下やn値の増大が起るなどデバイス適用上好ましから
ざる欠点を持っている。
本発明は上記のような欠点を改良し、リーク電流の低減
、接合電流特に順方向電流の安定性にすぐれたショット
キ接合の形成方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するために本発明は、ショットキバリヤ
金属の被着に先立って半導体表面のショットキ接合形成
予定域を窒素のラジカルに晒すことを特徴とするもので
ある。
(作 用) 本発明により、金属−半導体接合を備えた半導体素子に
おいて熱的に安定で、かつバリヤ高さの大きな接合を形
成でき、その結果、リーク電流の減少とともに安定な接
合電流、特に順方向電流を示す電極を形成することがで
きる。
(実施例) 以下、本発明にかかる金属−半導体接合の形成方法の一
実施例につき図面を参照して説明する。
先づ本発明に使用する窒素ラジカル発生装置について述
べる。第2図に示すように装置はガス解離室11と試料
室12から構成され、これらは例えば石英から成る輸送
パイプ13により接続されている。
またガス解離室11にはガス導入口14と導波管15が
設置され、試料室12にはガス排出l」16、試料台1
7がそれぞれ設けられている。このような構成の装置の
試料室12内を〜I X 10””Torr以下の圧力
に排気したのち、窒素ガスを例えば605CCM程度の
流量でガス導入口14よりガス解離室11へ導入し導波
管3 4 15よりマイクロ波電力を印加して窒素ガスを放電・解
離させて解離室11内にプラズマを発生させる。
この際生成される長寿命のラジカルを輸送パイプ13を
経てガス解離室11から離れた試料室12に導き、あら
かじめ配置された半導板基板、例えばGaAs 1の表
面と反応させる。ここでGaAs 1の表面温度はプラ
ズマ発生部から離れているのでほとんど室温に近い。こ
のことは、通常のプラズマ処理の場合に比較して半導体
表面に誘発される欠陥の発生が抑制され、プラズマ処理
によるデバイス特性の低下を緩和する。
発明者らはショットキ接合特性の改良を指向した種々の
試みの過程で、前記窒素ラジカル処理によるφB増加の
事実を見出した。第3図はマイクロ波電力〜300す、
窒素ガス流量〜60SCCHのときのGaAs表面への
ラジカル処理時間とIQ/GaAs接合のφBおよびn
値との間の関係を示す。φBは処理時間の増加につれて
増加し、30分以上の処理で飽和することが判る。第4
図は第3図の処理時間30分に対するへρ/GaAs接
合のφBおよびn値と接合の熱処理温度T^の間の関係
を示す。比較のため、ラジカル処理を除き他の工程は同
一の従来方法に従って形成したi/GaAs接合の特性
もあわせて示す。
熱処理時間は10分である。第4図から判るように、本
発明により形成した接合における φBは処理なしの従
来の形成方法で形成した接合におけるφBと比較して〜
0.07eV程度大きく、かつ600℃までのT^に対
してほとんど一定の値を示している。
これに対して、従来方法に従って形成した接合では24
00℃でφBは減少し、2500℃で幾分増加傾向にあ
り、接合が熱的に不安定であることを示している。n値
についても、従来方法による接合では、約30℃から増
加し始め、温度の上昇と共に単調に増加することが判る
以上述べたように、本発明に従って形成された接合のφ
Bが従来方法によるφBより増加していることはリーク
電流の低減を表わし、熱処理温度に対して変化がないこ
とは接合の安定性を示している。
次に本発明によるショットキ接合形成方法を、5 GaAsショットキゲートFETのゲート電極の形成に
適用する場合について、第1図(a)〜(d)を参照し
て説明する。第1図(a)に示すようにGaAs基板1
」二にn型動作N2を形成した後、この動作7m 2上
にn型動作層2とオーミック接合をなすソース電極3S
およびドレイン電極3Dを周知の方法により形成する。
次に第1図(b)に示ように、ソース電極3Sおよびド
レイン電極3Dを含むGaAs動作Jm 2上に5in
2膜4を堆積し、その上に例えばフォトレジスト層5で
ゲート電極形成予定域6を形成し、GaAs動作層2の
一部を露出する。
次にGaAs動作層2上のゲート電極形成予定域6に本
発明の接合形成方法を適用する。すなわち、このGaA
s基板を第2図に示した窒素ラジカル発生装置内に配置
し、第1図(c)に示すようにゲート電極形成予定域6
を窒素ラジカル(7)に晒す。ラジカル生成条件は例え
ば窒素ガス流量603CCM、マイクロ波電力300W
、反応時間30分である。
次に、GaAs基板1を速かに直空蒸着装置内に配置し
、第1図(d)に示すように厚さ〜4000人のAQM
3をゲート電極形成予定域6を含むGaAs基板全面に
被着する。続いてリフトオフ法によりゲート電極形成域
以外のΔΩ層3を除去する。最後に5jO2膜4を除去
して第1図(6)に示すように所定の寸法、形状のゲー
ト電極3Gが得られる。
ここに得られたゲート電極の接合特性は、n値k1..
05、バリアの高さφ3に0.82、および降伏電圧V
R(逆方向電流=1μA) 夕25Vであった。又、参
考のため製作したラジカル処理なしの従来方法によるゲ
ート電極特性は、n夕1.04、φB七〇、71eVお
よびVR夕20Vであった。
第5図および第6図は本発明の方法と、従来例のラジカ
ル処理を施さない方法のそれぞれによって形成したAQ
/GaAs接合の特性を比較したものである。第5図は
雰囲気温度300℃における本発明の方法(0印)と従
来方法(×印)による接合の順方向立上り電圧V t 
(初期値■、。)の200H経過後の個数分布を示した
ものである。図から本発明の有効性は明らかで、順方向
電流の熱的安定性の向上を示している。第6図は同じ<
VRの個数分布を示8 し、本発明の方法と従来例の方法とについて、比較した
ものである。図から、本発明の方法によるVRの増加従
ってリーク電流の低減効果が著しいことを示している。
なお、本実施例においては半導体としてGaAsについ
て説明したが、他の■−■族化合物半導体に対しても有
効である。
また、接合形成金属としてAQを例に説明したが、これ
に限られるものでなく、Ti、 Zr、 Ni、Ta、
V、Nb、 Pt、 Pd、 Au等他の金属でもよい
更に、適用例としてFETを製造する場合について説明
したが、金属−半導体接合を含んで構成される他のデバ
イスにも有効であることは勿論である。
〔発明の効果〕
以上述べたように本発明によれば、GaAs基板に金属
を被着して金属−半導体接合を構成するにあたり、金属
を被着するに先立って、GaAs基板のショットキ接合
形成予定域を窒素を主体とするラジカルに晒すという処
理を施すことにより、この処理を施さない場合(従来例
)に比し、熱的に安定で且つバリア高さの大きな接合を
うろことができ、その結果リーク電流の減少と共に安定
な接合電流特に順方向電流を示す電極を形成できる。
【図面の簡単な説明】
第1図(a)ないしくe)は本発明の実施例におけるデ
バイス製造工程を示す断面図、 第2図は本発明において使用する窒素ラジカル発生装置
を示す模式断面図、 第3図は本発明におけるラジカル処理時間と接合のn値
およびバリアの高さの関係を示す図、第4図は本発明に
より形成したショットキ接合の熱処理温度とn値および
バリアの高さの関係を示す図、 第5図は本発明の方法と従来の方法とにより形成した接
合の順方向立ち上り電圧の個数分布図、第6図は本発明
の方法と従来の方法とにより形成した接合の降伏電圧を
示す個数分布図である。 1・・・半導体基板、3S・・・ソース電極、3G・・
・ゲート電極、3D・・・ドレイン電極、9− 10− 4・・・5in2膜、 6・・・接合形成予定域、 7・・・窒素ラジカル。

Claims (1)

    【特許請求の範囲】
  1. 半導体全面における所望の領域を窒素のラジカルに晒す
    工程と、前記所望の領域に金属を被着する工程とを具備
    することを特徴とする金属−半導体接合の形成方法。
JP29672289A 1989-11-15 1989-11-15 金属―半導体接合の形成方法 Pending JPH03156919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29672289A JPH03156919A (ja) 1989-11-15 1989-11-15 金属―半導体接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29672289A JPH03156919A (ja) 1989-11-15 1989-11-15 金属―半導体接合の形成方法

Publications (1)

Publication Number Publication Date
JPH03156919A true JPH03156919A (ja) 1991-07-04

Family

ID=17837244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29672289A Pending JPH03156919A (ja) 1989-11-15 1989-11-15 金属―半導体接合の形成方法

Country Status (1)

Country Link
JP (1) JPH03156919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201771A (ja) * 1992-10-27 1994-07-22 Internatl Business Mach Corp <Ibm> マイクロ波放射を用いた電子デバイス処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201771A (ja) * 1992-10-27 1994-07-22 Internatl Business Mach Corp <Ibm> マイクロ波放射を用いた電子デバイス処理方法

Similar Documents

Publication Publication Date Title
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
JP2904167B2 (ja) 半導体装置の製造方法
JPH03156919A (ja) 金属―半導体接合の形成方法
JP2845160B2 (ja) 半導体装置
JPS6257255A (ja) 化合物半導体装置の製造方法
JP2006344763A (ja) 接合ゲート型電界効果トランジスタの製造方法
JPH02119145A (ja) 金属−酸化物−半導体接合の形成方法
JPH0823095A (ja) 半導体装置及びその製造方法
JPH05175232A (ja) 薄膜トランジスター及びその製造方法
US7183151B2 (en) Method for fabricating field effect transistor
JP2869197B2 (ja) 薄膜トランジスタ
JPH03242927A (ja) 化合物半導体装置の製造方法
JPH02142188A (ja) 絶縁ゲート型電界効果トランジスタ
JPH033330A (ja) 半導体結晶基体上への絶縁膜の形成方法
JPS628573A (ja) 半導体装置およびその製造方法
JPS61136236A (ja) 半導体装置の製造方法
JP2956682B2 (ja) 半導体装置およびその製造方法
JPH02222178A (ja) ヘテロ接合ダイオードの製造方法
JPH04243166A (ja) 薄膜トランジスタおよびその製造方法
JPH0574814A (ja) シヨツトキ・ゲート形電界効果トランジスタの製造方法
JPH02142187A (ja) 絶縁ゲート型電界効果トランジスタ
JPH01107577A (ja) 電界効果トランジスタの製造方法
KR20050099395A (ko) 니켈 산화물 절연 게이트를 가지는 알루미늄 갈륨 질화물/갈륨 질화물계 이종접합구조 전계 효과 트랜지스터
JPS6337624A (ja) 半導体装置
JPH03129878A (ja) 金属―酸化物―半導体接合の形成方法