JPH03129878A - 金属―酸化物―半導体接合の形成方法 - Google Patents

金属―酸化物―半導体接合の形成方法

Info

Publication number
JPH03129878A
JPH03129878A JP26878989A JP26878989A JPH03129878A JP H03129878 A JPH03129878 A JP H03129878A JP 26878989 A JP26878989 A JP 26878989A JP 26878989 A JP26878989 A JP 26878989A JP H03129878 A JPH03129878 A JP H03129878A
Authority
JP
Japan
Prior art keywords
oxide
metal
junction
semiconductor
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26878989A
Other languages
English (en)
Inventor
Haruo Yamagishi
山岸 春生
Masayoshi Miyauchi
宮内 正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26878989A priority Critical patent/JPH03129878A/ja
Publication of JPH03129878A publication Critical patent/JPH03129878A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電界効果トランジスタにおけるショットキ接
合をはじめm−v族化合物半導体デバイスに用いられる
金属と半導体との界面に酸化物薄層を設けた金属−酸化
物一半導体接合の形成方法に関する。
(従来の技術) 最近FET (電界効果トランジスタ)をほじめとする
■−■族化合物半導体デバイスの高性化を指向して、各
種のデバイス関連技術の開発、改良が盛んに進められて
いる。それらの技術の一つにショットキ接合の形成とい
う基本技術がある。ショットキ接合形成技術は、特にG
aAsデバイスの開発に関連して進められてきた。
InPはポストGaAsとして期待されている半導体材
料であるが、良好なショットキ接合の形成が困難なこと
が知られている。ショットキ接合のリーク電流の大小や
整流性の良否を表わす物理量として、接合のバリアの高
さφB、 n値があるが、従来デバイスに使用されて来
たSiやGaAs n−型半導体については、φBはシ
ョットキ接合形成金属の種類によらず、半導体のバンド
ギャップEgの2/3程度という経験則が成立っている
。例えば、GaAsでは0.8〜0.9eV、 Siで
は0.7〜0.8eV程度のφBを示すショットキ接合
が比較的容易に形成できる。
これに対し、金属−InPショットキ接合においては、
上記経験則によれば、φB=0.8eV程度の値が期待
されるが、実際にはφBTh0.4〜0.5 eV程度
のショットキ接合しか得られていない。φBが小さいと
いう結果が示すように、金属−InPショットキ接合に
おいては、逆方向リーク電流が大きく、一般に降伏電圧
も小さくなり、従ってデバイスへの適用が困難であると
いう問題がある。
このような困難を克服するため種々の対策が講ぜられて
きた。例えば、金属とInPとの界面に酸化物からなる
薄い絶縁膜を介在させて擬似的に接合の°バリアの高さ
φBを増大させ、リーク電流を低減し、降伏電圧の増大
を図る方法である。
本発明者らは先に、InPに界面酸化物を形成する手段
として、ショットキ形成金属の被着に先だって、InP
表面をマイクロ波励起の酸素ラジカルに拍子することに
よってInP表面に薄い(≦50人)酸化物層を形成す
ることにより金属−酸化物−InP接合を形成する方法
を案出した(特開昭6l−224454)。
その後、前記方法を使用してデバイス開発を進めた結果
、この方法によっても、接合特性特に逆方向特性の安定
性に問題−例えば逆方向の反復通電或いは過剰通電に対
する劣化−があることが判明した0本発明者らは、これ
らの欠点の克服を目的に酸化物層の形成方法の改良を図
った結果、逆方向リーク電流が減少し、耐圧が増加し、
さらに逆方向特性の安定性にすぐれた金属−酸化物−I
nP接合の形成方法を見出した(特願昭63−2707
31)。改良された酸化物の形成方法は、酸素ガスのマ
イクロ波励起により生成された長寿命の酸素ラジカルに
適量のホスフィン(pua)ガスを混入させ、両者の反
応により室温に近い温度において、InP(半導体)基
体上の接合予定域に、燐を含む酸化物を堆積せしめる方
法である。この堆積した酸化物層上に接合形成金属、例
えばAuを被着して、金属−酸化物一半導体接合を形成
する。このようにして形成された接合は、従来の酸素ラ
ジカル処理のみを用いて形成された接合と比較して、逆
方向リーク電流が小さく、逆方向耐圧が高く、且つ安定
性の改善も著しい。しかし、更に開発を進める段階で、
同一ウエバ内或いは同時流品ウェハ間に特性のばらつき
が生じる場合がしばしばみられることが判明した。これ
は、素子製造において歩留り低下につながる重要は課題
であり改善が必要である。
(発明が解決しようとする課題) 以上述べたように、例えばInPのような半導体基体主
表面の接合形成予定域に、マイクロ波励起の長寿命酸素
ラジカルとPH,ガスとの反応により燐を含む酸化物を
堆積し、その上に金属(例えばAu)を被着して構成し
た金属−酸化物一半導体接合は同一ウエバ内或いは同時
流品のウェハ間にしばしば特性のばらつきが見られ、歩
留り低下という素子製造上重大な欠点があることが判明
した。
本発明は上記の欠点を改良し、特性ばらつきの少い安定
した逆方向特性を示す金属−酸化物一半導体接合の形成
方法を提供することを目′的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明の金属−酸化物一半導体接合の形成方法は、イン
ジウムを含む■−■族化合物半導体基体の接合形成予定
域の主面上に、酸素ラジカルとホスフィンガスとの反応
により燐の酸化物を堆積させた直後にアニールを施し、
次いで酸化物層上に金属層を被着して金属−酸化物一半
導体接合を形成する工程を含むことを特徴とする。
(作 用) 上記の方法により形成した金属−酸化物一半導体接合は
、逆方向リーク電流が小さく、逆方向耐圧が高く、かつ
前記アニール処理を施さない場合に比較して同一ウエバ
内はもとより、同時に工程にかけたウェハ間での特性の
均一性が向上する。
(実施例) 以下、本発明にかかる金属−酸化物一半導体接合の一実
施例につき1図面を参照して説明する。
第1図(a)〜(g)に本発明に係る金属−酸化物一半
導体接合の形成方法を、 InPショットキゲートFE
Tのゲート電極の形成に通用する混合の工程を断面図で
示す。
第1図(a)に示すように半絶縁性1nP基体1上にn
−型InP動作層2を形成した後、この動作層2上にオ
ーミック接触をなすソース電極3S、およびドレイン電
極3Dを周知の方法により形成する。
次に第1図(b)に示すように、ソース電極3sおよび
ドレーン電極3Dを含むInP動作層2上にCVD5i
n、膜4、続いてプラズマSi、 N4膜5を堆積する
次いで、光触刻法を用いて、反応性イオンエツチング法
(以下、RIE法と略称する)でSi、 N4膜5.続
いてケミカルドライエツチング法(以下、CO2法と略
称する)で5in2膜4を夫々エツチングして、逆T字
型のゲート電極形成予定域3を形成し、InP動作層2
の一部を露出させる。
次に、第1図(c)に示すように、ゲート形成予定域3
を含むInP基体1の全面に燐を含む酸化物層14を堆
積する。
次に、上記酸化物層14の形成方法を第2図を参照して
説明する。酸化物形成装置はガス解離室21と試料室2
2から構成され、これらは例えば石英で構成された輸送
パイプ23により接続されている。
また、ガス解離室21には酸素ガス導入口24、導波管
25が設置され、試料室22にはホスフィンガス導入口
28、排気口26および試料台27がそれぞれ設けられ
ている。先ず装置内を圧力I X 10−”Torr以
下に排気した後、例えば酸素ガスを303CCHの割合
で酸素ガス導入口24よりガス解離室21へ導入し、導
波管25により300wのマイクロ波電界を印加し、酸
素ガスを放電、解離させ、酸素プラズマを解離室21内
で発生させる。同時に生成する長寿命の酸素ラジカルを
輸送パイプ23を経て試料室22に輸送し、ガス導入口
28から例えば303CCHの割合で導入されたホスフ
ィンガスと反応させて、あらかじめ配置されたInP基
体1上に、例えば厚さ約80人の酸化物層14を堆積さ
せる。
次に、第1図に示す本発明の方法に従って、接合形成金
属の被着に先だって、InP基体を含む酸化物層14に
アニール処理を施す。前記のように、酸化物層14を堆
積したInP基体1を例えばアルゴンガスを流し250
℃の温度に設定されたアニール炉に収容し、例えば25
分間アニールを施す。次に、アニールを終った前記In
P基体1を好ましくはすみやかに、蒸着装置内に収容し
た後、背圧が〜5X 10”” Torrに到達してか
ら、第1図(d)に示すようにゲート電極形成域3を含
む半導体基体1全面にゲート形成金属、例えばAu層6
を約5000人波着する。その結果、第1図(d)に示
すように、ゲート電極3Gが形成される。続いて、第1
図(a)に示すように、ゲート電極形成域3を含む半導
体基体1全面にレジスト層7、例えばAZ4350 (
商品名。
シブレイ社1g)を厚く例えば〜3声厚に塗布する。
この結果、ゲート電極形成開孔部3は第1図(e)に示
すようにレジストで塞がれる。この状態でレジスト7を
02ガスを用いたRIEで除去し、第1図(f)のよう
にゲート電極部を除< Au層6を露出させる0次に、
ゲート電極形成域3のレジストをマスクにAu層6、酸
化物層14、Si、 N4膜5、Sin、膜4を夫々エ
ツチング除去し、最後に、ゲート電極形成域3のレジス
トを除去し第1図(g)に示すような所定の寸法、形状
のゲート電極3Gを備えたFETが完成する。
前記のようにして得られたゲート電極の接合特性の典型
値として、バリア高さφB≧0.69 eV、降伏電圧
VR(逆方向電流IR= 1 uA)!28V、 n 
=1.osという良好な値が得られた。また同時に製作
した酸化物層を有しつつ、アニールを施さないFETの
ゲート電極の接合特性はφB!0.67eV、 VR=
24V、n=1.06であった。
第3図、第4図は本発明の方法と、従来のアニールなし
の方法とでそれぞれ形成したAu−酸化物−InP接合
の特性を比較したものである。第3図は本発明の方法C
図中0印)と従来の方法(図中×印)で形成した接合に
逆方向電圧VR= IOVを印加した際の電流値IRの
同一ウエバ内における個数分布を示したものである0図
から判るように、本発明により形成した接合の方が逆方
向電流の均一性が向上していることは明らかである。第
4図は同じく降伏電圧VRの個数分布を両方法で形成し
た接合について比較したもので、本発明による均一性の
改善の効果は明らかである。また、同時に工程にかけた
ウェハ間でも特性のばらつきが改善された。
上述した実施例においては、・酸化物層堆積後のアニー
ル温度が250℃の場合について説明したが本発明者ら
の実験によればアニール温度は200℃〜350℃の範
囲が適当である。200℃以下の温度では酸化物−rn
P界面を含む酸化物層に対するアニール効果が十分発揮
されず、特性のばらつきの低減に顕著な改善はみられな
い。また、350℃以上の温度では、特性の改善よりむ
しろ劣化する、例えば逆方向リーク電流の増大、耐圧の
減少といった現象がしばしばみられるようになり、特性
改善のためのアニール温度として不適当である。なお、
アニール時間の効果はあまり顕著ではなく、デバイス製
造工程等その他を考慮して、20〜30分が好ましい。
なお、本実施例においては、半導体がrnPの場合につ
いて説明したが、本発明半導体材料に制約うけるもので
なく例えばInGaAsのようなInを含む他の■−■
族化合物半導体に対しても同様に有効である。
また、アニール時に使用するガスとしてアルゴンを例示
したが、酸素ガスでも同様の効果が得られた。さらに、
接合形成金属としてAuを例に説明したが、Pt、 P
d、 Ag等他の金属でもよい。
さらに、半導体装置としてInPFETを製造する場合
を例に説明したが、金属−酸化物一半導体接合を含んで
構成される他のデバイスにも有効であることは勿論であ
る。
〔発明の効果〕
以上述べたように本発明によれば、Inを含む■−■族
化合物半導体基体表面に酸素ラジカルとホスフィンとの
反応より酸化物を堆積し、その上に金属を被着して金属
−酸化物一半導体接合を構成するにあたり、前記金属の
被着に先だって前記半導体基体を含む前記酸化物をアニ
ールすることにより、接合特性特に逆方向特性のばらつ
きの少い安定性に優れた接合を形成することができる顕
著な利点がある。
【図面の簡単な説明】
第1図(a)〜(g)は本発明に係る接合形成方法を含
むFETの製作工程を工程順に示すいずれも断面図、第
2図は本発明の達成に用いられるプラズマによる酸化物
堆積装置の概要を示す断面図、第3@Iは本発明の方法
と従来方法とにより形成した接合の逆方向電流値の個数
分布を示す線図、第4図は同じく本発明の方法と従来方
法とにより形成した接合の降伏電圧の個数分布を示す線
図である。 3・・・ゲート形成予定域、3S、3G、3D・・・電
極、4− Sin、膜、5−5i、N4膜、6−Au層
、14・・・酸化物層

Claims (1)

    【特許請求の範囲】
  1.  インジウムを含むIII−V族化合物半導体基体の接合
    形成予定域の主面上に、酸素ラジカルとホスフィンガス
    との反応により燐の酸化物を堆積させた直後にアニール
    を施し、次いで酸化物層上に金属層を被着して金属−酸
    化物−半導体接合を形成する工程を含む金属−酸化物−
    半導体接合の形成方法。
JP26878989A 1989-10-16 1989-10-16 金属―酸化物―半導体接合の形成方法 Pending JPH03129878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26878989A JPH03129878A (ja) 1989-10-16 1989-10-16 金属―酸化物―半導体接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26878989A JPH03129878A (ja) 1989-10-16 1989-10-16 金属―酸化物―半導体接合の形成方法

Publications (1)

Publication Number Publication Date
JPH03129878A true JPH03129878A (ja) 1991-06-03

Family

ID=17463300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26878989A Pending JPH03129878A (ja) 1989-10-16 1989-10-16 金属―酸化物―半導体接合の形成方法

Country Status (1)

Country Link
JP (1) JPH03129878A (ja)

Similar Documents

Publication Publication Date Title
US5789312A (en) Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
JPH01259568A (ja) 電界効果トランジスタの製造方法
US6025281A (en) Passivation of oxide-compound semiconductor interfaces
US6777354B2 (en) Semiconductor device and method of manufacturing the same
JPS61140175A (ja) 被膜作製方法
US6740941B2 (en) Semiconductor device including a gate insulating film made of high-dielectric-constant material
US6214736B1 (en) Silicon processing method
EP0208851A1 (en) Fabricating a semiconductor device by means of molecular beam epitaxy
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH03129878A (ja) 金属―酸化物―半導体接合の形成方法
JPS63129632A (ja) 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
RU2694164C1 (ru) Способ сухого травления нитридных слоев
JPH02119145A (ja) 金属−酸化物−半導体接合の形成方法
JPH0823095A (ja) 半導体装置及びその製造方法
WO2022007519A1 (zh) 一种半导体器件及其制备方法
JPS6266629A (ja) 薄膜形成方法
JPH0669168A (ja) 半導体装置の製造方法
JPH05291294A (ja) 薄膜トランジスタの製造方法
JP3051363B2 (ja) 半導体装置の作製方法
JPS5845174B2 (ja) 3↓−5族化合物半導体上の絶縁膜形成方法
JPS628573A (ja) 半導体装置およびその製造方法
JPH04107918A (ja) 半導体装置の製造方法
JPH033330A (ja) 半導体結晶基体上への絶縁膜の形成方法
JPS58114463A (ja) 化合物半導体装置の製造方法
JPH03156919A (ja) 金属―半導体接合の形成方法