CN108735811A - 半导体装置、电源电路以及计算机 - Google Patents

半导体装置、电源电路以及计算机 Download PDF

Info

Publication number
CN108735811A
CN108735811A CN201810177242.6A CN201810177242A CN108735811A CN 108735811 A CN108735811 A CN 108735811A CN 201810177242 A CN201810177242 A CN 201810177242A CN 108735811 A CN108735811 A CN 108735811A
Authority
CN
China
Prior art keywords
gallium
semiconductor device
electrode
atomic concentration
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810177242.6A
Other languages
English (en)
Other versions
CN108735811B (zh
Inventor
清水达雄
斋藤尚史
大野浩志
米原健矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108735811A publication Critical patent/CN108735811A/zh
Application granted granted Critical
Publication of CN108735811B publication Critical patent/CN108735811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明的实施方式涉及半导体装置、电源电路以及计算机。提供阈值电压的变动得到抑制的可靠性高的半导体装置。实施方式的半导体装置具备：氮化物半导体层、栅电极、位于氮化物半导体层上的第1电极、位于氮化物半导体层上且在与第1电极之间有栅电极的第2电极以及位于氮化物半导体层与栅电极之间且具有包含Al和B中的至少任一个元素、Ga及Si的第1氧化物区域的栅极绝缘层，在将第1氧化物区域的氮化物半导体层侧的端部设为第1端部、第1氧化物区域的栅电极侧的端部设为第2端部、第1端部与第2端部间的距离设为d1、从第1端部向第2端部的方向分开d1/10的位置设为第1位置时，第1位置中的镓的原子浓度是至少任一个元素的原子浓度的80％以上120％以下。

Description

半导体装置、电源电路以及计算机
[相关申请的引用]
本申请以日本专利申请2017-085423(申请日：2017年4月24日)为基础，从该申请享受优先权。本申请通过参考该申请来包含该申请的所有内容。
技术领域
本发明的实施方式涉及半导体装置、电源电路以及计算机。
背景技术
在开关电源、逆变器等电路中使用晶体管、二极管等半导体元件。这些半导体元件被要求高耐压、低导通电阻。并且，耐压和导通电阻的关系具有由元件材料决定的权衡关系。
随着目前为止的技术开发的进步，半导体元件实现低导通电阻直至作为主要的元件材料的硅的极限附近。为了进一步提高耐压、或进一步降低导通电阻，需要变更元件材料。
氮化镓、氮化铝镓等氮化物半导体的带隙大于硅。通过将氮化物半导体作为元件材料来使用，能够改善由材料决定的权衡关系，能够实现飞跃性的高耐压化、低导通电阻化。
在使用了氮化物半导体的晶体管中，有时由于电压应力的施加等而造成阈值电压的变动。期待实现阈值电压的变动得到抑制的可靠性高的晶体管。
发明内容
本发明要解决的课题在于提供一种阈值电压的变动得到抑制的可靠性高的半导体装置。
本发明的一个方式的半导体装置具备：包含镓(Ga)的氮化物半导体层；栅电极；第1电极，位于所述氮化物半导体层之上；第2电极，位于所述氮化物半导体层之上，所述栅电极位于所述第1电极与所述第2电极之间；以及栅极绝缘层，位于所述氮化物半导体层与所述栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域，在将所述第1氧化物区域的所述氮化物半导体层一侧的端部设为第1端部、所述第1氧化物区域的所述栅电极一侧的端部设为第2端部、所述第1端部与所述第2端部之间的距离设为d1、从所述第1端部向所述第2端部的方向分开d1/10的位置设为第1位置的情况下，所述第1位置中的镓的原子浓度为所述至少任一个元素的原子浓度的80％以上且120％以下。
根据所述结构，提供一种阈值电压的变动得到抑制的可靠性高的半导体装置。
附图说明
图1是第1实施方式的半导体装置的示意截面图。
图2是第1实施方式的栅极结构的说明图。
图3是第1实施方式的栅极结构的说明图。
图4是第1实施方式的栅极结构的说明图。
图5A、5B是第1实施方式的半导体装置的作用和效果的说明图。
图6A、6B是第1实施方式的半导体装置的作用和效果的说明图。
图7是第1实施方式的变形例的栅极结构的说明图。
图8是第1实施方式的变形例的栅极结构的说明图。
图9是第2实施方式的半导体装置的示意截面图。
图10是第3实施方式的半导体装置的示意截面图。
图11是第3实施方式的栅极场板结构的说明图。
图12是第3实施方式的栅极场板结构的说明图。
图13是第3实施方式的栅极场板结构的说明图。
图14是第4实施方式的半导体装置的示意截面图。
图15是第5实施方式的半导体装置的示意截面图。
图16是第6实施方式的半导体装置的示意截面图。
图17是第7实施方式的半导体装置的示意截面图。
图18是第8实施方式的半导体装置的示意截面图。
图19是第9实施方式的计算机的示意图。
(附图标记说明)
10：基板；12：缓冲层；15：氮化物半导体层；15a：沟道层(第1氮化物半导体区域)；15b：势垒层(第2氮化物半导体区域)；18：源极电极(第1电极)；20：漏极电极(第2电极)；22：栅极绝缘层；22a：氮化硅区域(第1氮化物区域)；22b：氧化硅区域(第1氧化物区域)；28：栅电极；32：保护绝缘层(绝缘层)；32a：氮化硅区域(第2氮化物区域)；32b：氧化硅区域(第2氧化物区域)；34：栅极场板电极(第3电极)；42：电源电路；100：HEMT(半导体装置)；200：HEMT(半导体装置)；300：HEMT(半导体装置)；400：HEMT(半导体装置)；500：HEMT(半导体装置)；600：HEMT(半导体装置)；700：服务器(计算机)。
具体实施方式
在本说明书中，对相同或者类似的部件附加相同的标记，有时省略重复的说明。
在本说明书中，“不掺杂”意味着杂质浓度为1×1015cm-3以下。
在本说明书中，为了表示部件等的位置关系，将附图的上方向描述为“上”，附图的下方向描述为“下”。在本说明书中，“上”、“下”的概念不一定是表示与重力的朝向的关系的术语。
(第1实施方式)
本实施方式的半导体装置具备：氮化物半导体层，包含镓(Ga)，具有第1氮化物半导体区域和带隙大于第1氮化物半导体区域的第2氮化物半导体区域；栅电极；第1电极，位于氮化物半导体层之上；第2电极，位于氮化物半导体层之上，栅电极位于第2电极与第1电极之间；以及栅极绝缘层，位于氮化物半导体层与栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域。并且，在将第1氧化物区域的氮化物半导体层一侧的端部设为第1端部、第1氧化物区域的栅电极一侧的端部设为第2端部、第1端部与第2端部之间的距离设为d1、从第1端部向第2端部的方向分开d1/10的位置设为第1位置的情况下，第1位置中的镓的原子浓度为至少任一个元素的原子浓度的80％以上且120％以下。
图1是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)100。
如图1所示，HEMT 100(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22以及栅电极28。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)以及势垒层15b(第2氮化物半导体区域)。
基板10例如是表面的面取向为(111)的硅。除硅以外，例如也能够使用蓝宝石、碳化硅。
缓冲层12设置于基板10上。缓冲层12具备缓和基板10与沟道层15a之间的晶格失配的功能。缓冲层12例如由氮化铝和氮化铝镓形成。
氮化物半导体层15是包含镓(Ga)的氮化物半导体。
沟道层15a设置于缓冲层12上。沟道层15a也称为电子移行层。
沟道层15a例如是不掺杂的AlXGa1-XN(0≤X<1)。更具体地说，例如是不掺杂的氮化镓(GaN)。沟道层15a的膜厚例如是0.1μm以上10μm以下。
势垒层15b设置于沟道层15a上。势垒层15b也称为电子供应层。势垒层15b的带隙大于沟道层15a的带隙。
带隙大的势垒层15b的晶格常数与沟道层15a不同。因此，产生形变，由于压电效应而极化。根据该极化引起的内部电场，沟道层15a的带被下推，作为反转层形成2DEG(TwoDimensional Electron Gas：二维电子气)。
势垒层15b例如是不掺杂或者n型的AlYGa1-YN(0<Y≤1、X<Y)。势垒层15b例如是不掺杂的氮化铝镓。更具体地说，例如是不掺杂的Al0.2Ga0.8N。势垒层15b的膜厚例如是1nm以上50nm以下。
沟道层15a与势垒层15b之间为异质结面。通过异质结面的极化电荷，在沟道层15a形成2DEG。2DEG具有高的电子移动率，能够实现器件动作中的低导通电阻和高速开关。
栅极绝缘层22设置于势垒层15b上。栅极绝缘层22具有包含硅(Si)的氧化物。栅极绝缘层22具备抑制氮化物半导体层15与栅电极28之间的泄漏电流的功能。栅极绝缘层22既可以是单层结构，也可以是不同种的层的层叠结构。
栅电极28设置于栅极绝缘层22之上。栅电极28设置于源极电极18与漏极电极20之间。
栅电极28例如是金属电极。栅电极28例如是氮化钛。
源极电极18设置于势垒层15b上。源极电极18例如是金属电极。源极电极18例如是钛(Ti)/铝(Al)/钛(Ti)的层叠结构。
漏极电极20设置于势垒层15b上。漏极电极20例如是金属电极。漏极电极20例如是钛(Ti)/铝(Al)/钛(Ti)的层叠结构。
源极电极18和漏极电极20的距离例如是3μm以上80μm以下。
在栅电极28和氮化物半导体层15之上例如形成未图示的层间绝缘层。层间绝缘层例如是氮化硅层。在层间绝缘层上例如形成与栅电极28、源极电极18或者漏极电极20连接的布线层。
另外，在HEMT 100和邻接的元件之间的沟道层15a中，例如也可以设置通过氩的离子注入来形成的元件分离区域。
图2、图3是本实施方式的栅极结构的说明图。图2是栅极结构的放大示意截面图。图3是栅极结构的深度方向的氧的原子浓度分布。深度方向是从栅电极28朝向氮化物半导体层15的方向。
栅极绝缘层22具有氮化硅区域22a(第1氮化物区域)和氧化硅区域22b(第2氧化物区域)。氮化硅区域22a的厚度例如是5nm以下。氧化硅区域22b的厚度例如是20nm以上50nm以下。从控制氮化物半导体层15的表面的特性的观点出发，优选是存在氮化硅区域22a，但是不是必须存在。
氮化硅区域22a位于氧化硅区域22b与氮化物半导体层15之间。氮化硅区域22a包含氮化硅。氮化硅区域22a是第1氮化物区域的一个例子。第1氮化物区域例如也可以是包含氮化铝的区域。氮化硅区域22a具备抑制氮化物半导体层15的表面的氧化的功能。但是，在形成极薄的氮化硅膜后形成氧化膜的情况下，最终结构中也有不作为氮化硅膜残留的可能。
氧化硅区域22b包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)。以下，以铝(Al)和硼(B)中的至少任一个元素为铝的情况为例进行说明。
氧化硅区域22b包含氧化硅。氧化硅区域22b是第1氧化物区域的一个例子。第1氧化物区域例如包含从由氧化硅、氮添加氧化硅、硅酸铪、氮添加硅酸铪、硅酸锆以及氮添加硅酸锆组成的群中选择的至少一个材料。氧化硅区域22b具备抑制氮化物半导体层15与栅电极28之间的泄漏电流的功能。
如图3所示，将氧化硅区域22b的氮化物半导体层15一侧的端部定义为第1端部(图3中的E1)，将氧化硅区域22b的栅电极28一侧的端部定义为第2端部(图3中的E2)，将第1端部与第2端部之间的距离定义为d1，将从第1端部向第2端部的方向分开d1/10的位置定义为第1位置(图3中的P1)，将从第1端部向第2端部的方向分开9×d1/10的位置定义为第2位置(图3中的P2)。
第1端部和第2端部以栅极绝缘层22中的氧和硅的原子浓度来定义。第1端部定义为栅极绝缘层22中的氧的原子浓度向氮化物半导体层15减少至1×1019cm-3的位置和栅极绝缘层22中的硅的原子浓度向氮化物半导体层15减少至1×1019cm-3的位置内的、离氮化物半导体层15远的一方的位置。另外，第2端部定义为栅极绝缘层22中的氧的原子浓度向栅电极28减少至1×1019cm-3的位置和栅极绝缘层22中的硅的原子浓度向栅电极28减少至1×1019cm-3的位置内的、离栅电极28远的一方的位置。换句话说，氧化硅区域22b定义为栅极绝缘层22中氧和硅的原子浓度为1×1019cm-3以上的区域。
图4是本实施方式的栅极结构的说明图。图4是栅极结构的深度方向的镓和铝的浓度分布。
在图4中，镓的原子浓度分布以虚线表示，铝的原子浓度分布以实线表示。图4中的铝的原子浓度分布中设置的误差条表示±20％的范围。氧化硅区域22b的第1位置中的镓的原子浓度是铝的原子浓度的80％以上120％以下。另外，第1位置与第2位置之间的任意位置中的镓的原子浓度是铝的原子浓度的80％以上120％以下。
例如，在氧化硅区域22b与氮化硅区域22a的界面、氧化硅区域22b与栅电极28的界面，当进行基于SIMS等的原子浓度分析时，测量误差容易变大。例如，在SIMS的情况下，由于界面的基体效应，测量精度在界面附近下降。因而，在本实施方式中，设为当规定镓和铝的原子浓度时，使用从第1端部和第2端部分开规定的距离的第1位置和第2位置。在第1位置与第1端部之间的区域、第2位置与第2端部之间的区域，并不排除上述原子浓度的关系成立。
氧化硅区域22b的第1位置中的镓的原子浓度例如是铝的原子浓度的90％以上110％以下。另外，第1位置与第2位置之间的任意位置中的镓的原子浓度例如是铝的原子浓度的90％以上110％以下。
氧化硅区域22b的镓的原子浓度分布和铝的原子浓度分布例如实质上一致。
氧化硅区域22b包含与四个氧结合的4配位的铝。换句话说，氧化硅区域22b具有替换了氧化硅的硅位(silicon site)的铝。
另外，氧化硅区域22b包含铝和镓的复合体。铝和镓的复合体是铝和镓相邻、进行电子的交换的铝和镓的成对结构(复合体)。形成复合体的铝和镓之间发生相互作用。例如，遍及氧化硅区域22b的全域形成铝和镓的复合体。
氧化硅区域22b中的铝的原子浓度例如是1×1017cm-3以上2×1020cm-3以下。氧化硅区域22b中的镓的原子浓度是1×1017cm-3以上2×1020cm-3以下。
栅极绝缘层22中的各区域的元素的原子浓度、厚度例如能够通过SIMS(SecondaryIon Mass Spectrometry：二次离子质谱法)来测量。另外，栅极绝缘层22中的各区域的厚度例如能够通过TEM(Transmission Electron Microscope：透射电子显微镜)来测量。另外，氧化硅区域22b中是否存在与四个氧结合的铝例如能够通过XPS(X-ray PhotoelectronSpectroscopy：X射线光电子能谱法)来检测。另外，铝和镓是否形成复合体例如能够通过XPS或者FTIR(Fourier Transform Infrared Spectroscopy：傅里叶变换红外光谱法)来检测。
以下说明本实施方式的作用和效果。在使用具有栅极绝缘层的氮化物半导体的HEMT中，具有如下问题：由于电压应力的施加等，阈值电压发生变动，HEMT的可靠性下降。认为该阈值电压的变动是由于栅极绝缘层中的成为电子陷阱的能级的存在、栅极绝缘层中的铝、镓等杂质的移动。在本实施方式中，通过形成栅极绝缘层中的铝和镓的成对结构来降低栅极绝缘层中的能级且抑制杂质的移动。以下进行详述。
图5A、5B是本实施方式的半导体装置的作用和效果的说明图。图5A是铝进入到氧化硅(SiO2)中的情况下的带图。图5B是镓进入到氧化硅中的情况下的带图。
由发明人进行第一原理计算的结果，明确了铝和硼在氧化硅中进入到氧化硅的硅位时在能量上最为稳定。即，与进入到氧化硅的氧位(oxygen site)的情况、存在于氧化硅的晶格间相比，进入到氧化硅的硅位时更稳定。
为了进入到氧化硅的硅位，铝与四个氧结合。如图5A所示，进入到硅位的铝在氧化硅的价电子带上端附近形成能级。存在如下担忧：电子陷落到形成的能级中而产生负电荷，HEMT的阈值电压发生变动。负电荷引起正的阈值电压的偏移。氧化硅中的硼也示出与铝相同的举动。
另一方面，由发明人进行第一原理计算的结果，明确了镓在氧化硅中存在于氧化硅的晶格间时在能量上最为稳定。即，与进入到氧化硅的氧位的情况、进入到氧化硅的硅位相比，存在于氧化硅的晶格间时更稳定。
如图5B所示，存在于氧化硅的晶格间的镓在氧化硅的传导带下端附近形成能级。存在如下担忧：镓释放电子而成为正电荷，HEMT的阈值电压发生变动。正电荷引起负的阈值电压偏移。
镓在存在于晶格间时在能量上稳定，因此容易在氧化硅中移动。镓通过释放电子而半径变小，变得更容易扩散。由此，镓有可能成为带正电荷的可移动离子。随着离子的移动，阈值电压也变化，因此想要消除可移动性。
例如，包含铝、镓的氮化物半导体层为铝、镓的供应源，在HEMT的制造过程中，铝、镓在栅极绝缘层中扩散。栅极绝缘层中的铝、镓成为在HEMT动作过程中产生负电荷、正电荷的原因，阈值电压发生变动，HEMT的可靠性下降。
图6A、6B是本实施方式的半导体装置的作用和效果的说明图。图6A、6B是铝和镓的成对结构的说明图。图6A是带图，图6B是表示原子的结合状态的图。
由发明人进行第一原理计算的结果，明确了氧化硅中的铝和硼通过与镓形成成对结构而变得稳定。通过形成成对结构，与各自单独存在相比，在铝的情况下具有5.3eV的能量增益，在硼的情况下具有5.2eV的能量增益。
如图6A所示，电子从存在于氧化硅的晶格间的镓移送(传递)到由铝或者硼形成的能级。由此，产生电荷补偿，成为电中性。另外，电子陷落的能级也从栅极绝缘层中消灭。换句话说，氧化硅中的铝、硼、镓变得无害。
如图6B所示，铝和镓的成对结构如下：铝和镓相邻，铝位于氧化硅的硅位，镓位于晶格间。代替铝而设为硼的情况下也相同。
一旦形成铝和镓的成对结构，则在能量上变得稳定。因此，即使之后施加电压应力，也保持成对结构。也就是说，在形成成对结构之前，作为可移动离子的镓被固定。
通过形成铝和镓的成对结构，阈值电压的变动得到抑制，实现可靠性高的HEMT100。
HEMT 100的铝和镓的成对结构例如能够通过以下的方法来形成。
栅极绝缘层22中的除铝和镓的分布以外，HEMT 100以公知的制造方法来制造。之后，例如在栅电极28与源极电极18之间施加使电压的极性交互地变化的电压应力。由于电压应力的施加，被离子化而具有正电荷的晶格间的镓在栅极绝缘层22中改变朝向地扩散。在栅极绝缘层22中移动的镓与栅极绝缘层22中的铝形成成对结构而变得稳定。通过形成成对结构，栅极绝缘层22中的铝和镓变得无害。
本实施方式利用镓在氧化硅中容易移动的特点来形成镓和铝的成对结构。
例如，设计HEMT的结构和制造工序使得栅极绝缘层22中的镓比铝过剩。由此，栅极绝缘层22中的铝全部都能够与镓形成成对结构。剩余的镓例如能够通过电压的施加或者热扩散来从栅极绝缘层22中除去。
电压应力的电压条件、极性的变化次数只要以阈值电压的变动落入被要求的规格内的方式适当选择即可。从促进镓的扩散的观点出发，优选是例如以100℃以上200℃以下的高温来施加电压应力。
本实施方式的HEMT 100的氧化硅区域22b的第1位置中的镓的原子浓度是铝的原子浓度的80％以上120％以下，优选是90％以上110％以下。当在氧化硅区域22b的、特别是接近氮化物半导体层15的部分存在以铝、镓为起因的能级时，对HEMT 100的特性变动有大的影响。因而，优选是至少在接近氮化物半导体层15的部分形成成对结构。在氧化硅区域22b的、特别是接近氮化物半导体层15的部分形成成对结构来使铝、镓变得无害。由此，阈值电压的变动得到抑制。
第1位置与第2位置之间的任意位置中的镓的原子浓度优选是铝的原子浓度的80％以上120％以下，更优选是90％以上110％以下。通过使浓度分布落入上述范围，氧化硅区域22b中的铝和镓的大部分形成成对结构而变得无害。因而，阈值电压的变动得到抑制。从抑制阈值电压的变动的观点出发，进一步优选是镓的原子浓度和铝的原子浓度实质上一致。如上所述，能够通过反复进行基于电压施加的镓的扩散来实现。
(第1实施方式的变形例)
本变形例的半导体装置除了氮化硅区域和氧化硅区域之外还具备氧化铝区域，这点与第1实施方式不同。
图7、图8是本变形例的栅极结构的说明图。图7是栅极结构的放大示意截面图。图8是栅极结构的深度方向的氧的原子浓度分布。深度方向是从栅电极28朝向氮化物半导体层15的方向。
如图7所示，栅极绝缘层22具有氮化硅区域22a(第1氮化物区域)、氧化硅区域22b(第2氧化物区域)以及氧化铝区域22c。
通过栅极绝缘层22具备氧化铝区域22c，例如栅极绝缘层22的耐压得到提高。另外，例如能够实现高介电常数的栅极绝缘层22。
如图8所示，将氧化硅区域22b的氮化物半导体层15一侧的端部定义为第1端部(图8中的E1)，将氧化硅区域22b的栅电极28一侧的端部定义为第2端部(图8中的E2)。即，将氧化硅区域22b的氧化铝区域22c一侧的端部定义为第2端部(图8中的E2)。
如上所述，第1端部和第2端部由栅极绝缘层22中的氧和硅的原子浓度来定义。在本变形例的情况下，第1端部定义为在栅极绝缘层22中的氧的原子浓度向氮化物半导体层15减少至1×1019cm-3的位置和栅极绝缘层22中的硅的原子浓度向氮化物半导体层15减少至1×1019cm-3的位置内的、离氮化物半导体层15远的一方的位置。另外，第2端部定义为在栅极绝缘层22中的氧的原子浓度向栅电极28减少至1×1019cm-3的位置和栅极绝缘层22中的硅的原子浓度向氧化铝区域22c减少至1×1019cm-3的位置内的、离栅电极28远的一方的位置。换句话说，氧化硅区域22b定义为在栅极绝缘层22中氧和硅的原子浓度为1×1019cm-3以上的区域。
此外，也能够代替氧化铝而例如应用氮添加氧化铝、氧化铪、氮添加氧化铪、氧化锆、氮添加氧化锆等。
根据本实施方式和变形例，通过将铝和硼中的至少一个元素与镓的成对结构形成于栅极绝缘层中，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。
(第2实施方式)
本实施方式的半导体装置除了栅电极具有包含镓的多晶硅或者包含镓的多晶碳化硅以外，与第1实施方式相同。因而，省略与第1实施方式重复的内容的描述。
图9是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 200。
如图9所示，HEMT 200(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22以及栅电极29。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)和势垒层15b(第2氮化物半导体区域)。
本实施方式的HEMT 200的栅电极29具有包含镓的多晶硅或者包含镓的多晶碳化硅。本实施方式的栅电极29例如是包含镓的多晶硅或者包含镓的多晶碳化硅。
镓与氧化硅相比，更容易偏析到多晶硅和多晶碳化硅。
根据本实施方式的HEMT 200，例如在施加形成成对结构的电压应力时，能够将氧化硅区域22b中的剩余的镓吸收到栅电极29中。例如，在施加了形成成对结构的电压应力后，对栅电极29一侧长时间施加设为负电压的电压，将被离子化的正电荷的镓吸收到栅电极29。吸收后，根据需要，也能够在800℃以上1050℃以下左右在氮环境中、氩环境中进行退火从而使镓活性化。
通过将剩余的镓吸收到栅电极29中，降低没有在氧化硅区域22b中形成成对结构的镓的量。由此，HEMT 200的可靠性得到提高。
在栅电极29具有多晶碳化硅的情况下，多晶碳化硅优选是3C-SiC。3C-SiC与4H-SiC、6H-SiC相比，能够在低温下形成。因而，应用于HEMT 200变得容易。
栅电极29优选是包含镓和硼的p型的多晶硅、或者包含镓和硼或包含镓和铝的p型的多晶碳化硅。例如，在HEMT 200的制造过程中，硼从栅电极29中扩散到氧化硅区域22b中。扩散的硼与氧化硅区域22b中的镓形成成对结构而使氧化硅区域22b中的镓变得无害。因而，阈值电压的变动得到抑制。
另外，栅电极29优选是p型的多晶硅或者p型的多晶碳化硅。通过使用p型的多晶硅或者p型的多晶碳化硅，提升沟道层15a的带，使HEMT 200的阈值电压上升。因而，容易实现常断(normally-off)的HEMT 200。
根据本实施方式，与第1实施方式相比，阈值电压的变动进一步得到抑制。因而，实现可靠性更高的半导体装置。另外，容易实现常断的半导体装置。
(第3实施方式)
本实施方式的半导体装置还具备：绝缘层，位于氮化物半导体层之上的栅电极与第2电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第2氧化物区域；以及第3电极，所述绝缘层位于第3电极与氮化物半导体层之间，第3电极与栅电极电连接。并且，在将第2氧化物区域的氮化物半导体层一侧的端部设为第3端部、第2氧化物区域的第3电极一侧的端部设为第4端部、第3端部与第4端部之间的距离设为d2、从第3端部向第4端部的方向分开d2/10的位置设为第3位置的情况下，第3位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。除了具有所述绝缘层和所述第3电极以外，与第2实施方式相同。因而，省略与第2实施方式重复的内容的详述。
图10是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 300。
如图10所示，HEMT 300(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22、栅电极29、保护绝缘层32(绝缘层)以及栅极场板电极34(第3电极)。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)和势垒层15b(第2氮化物半导体区域)。
图11、图12是本实施方式的栅极场板结构的说明图。图11是栅极场板结构的放大示意截面图。图12是栅极场板结构的深度方向的氧的原子浓度分布。深度方向是从栅极场板电极34朝向氮化物半导体层15的方向。
保护绝缘层32具有氮化硅区域32a(第2氮化物区域)和氧化硅区域32b(第2氧化物区域)。氮化硅区域32a的厚度例如是5nm以下。氧化硅区域32b的厚度例如是20nm以上300nm以下。从控制氮化物半导体层15的表面的特性的观点出发，优选是存在氮化硅区域32a，但是不是必须存在。
氮化硅区域32a位于氧化硅区域32b与氮化物半导体层15之间。氮化硅区域32a包含氮化硅。氮化硅区域32a是第2氮化物区域的一个例子。第2氮化物区域例如也可以是包含氮化铝的区域。氮化硅区域32a具备抑制氮化物半导体层15的表面的氧化的功能。但是，在形成极薄的氧化硅膜之后形成氧化膜的情况下，最终结构中也有不作为氮化硅膜残留的可能。
氧化硅区域32b包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)。以下，以铝(Al)和硼(B)中的至少任一个元素为铝的情况为例进行说明。
氧化硅区域32b包含氧化硅。氧化硅区域32b是第2氧化物区域的一个例子。第2氧化物区域例如包含从由氧化硅、氮添加氧化硅、硅酸铪、氮添加硅酸铪、硅酸锆以及氮添加硅酸锆组成的群中选择的至少一个材料。氧化硅区域32b具备保护氮化物半导体层15的功能。
如图12所示，将氧化硅区域32b的氮化物半导体层15一侧的端部定义为第3端部(图12中的E3)，将氧化硅区域32b的栅电极28一侧的端部定义为第4端部(图12中的E4)，将第3端部与第4端部之间的距离定义为d2，将从第3端部向第4端部的方向分开d2/10的位置定义为第3位置(图12中的P3)，将从第3端部向第4端部的方向分开9×d2/10的位置定义为第4位置(图12中的P4)。
第3端部和第4端部定义为保护绝缘层32中的氧的原子浓度为1×1019cm-3的位置。换句话说，氧化硅区域32b定义为保护绝缘层32中氧的原子浓度为1×1019cm-3以上的区域。
图13是本实施方式的栅极场板结构的说明图。图13是栅极场板结构的深度方向的镓和铝的浓度分布。
在图13中，镓的原子浓度分布以虚线表示，铝的原子浓度分布以实线表示。图13中的铝的原子浓度分布中设置的误差条表示±20％的范围。氧化硅区域32b的第3位置中的镓的原子浓度是铝的原子浓度的80％以上120％以下。另外，第3位置与第4位置之间的任意位置中的镓的原子浓度是铝的原子浓度的80％以上120％以下。
氧化硅区域32b的第3位置中的镓的原子浓度例如是铝的原子浓度的90％以上110％以下。另外，第3位置与第4位置之间的任意位置中的镓的原子浓度是铝的原子浓度的90％以上110％以下。
氧化硅区域32b的镓的原子浓度分布和铝的原子浓度分布例如实质上一致。
氧化硅区域32b包含与四个氧结合的4配位的铝。换句话说，氧化硅区域32b具有替换了氧化硅的硅位的铝。
另外，氧化硅区域32b包含铝和镓的复合体。铝和镓的复合体是铝和镓相邻、进行电子的交换的铝和镓的成对结构。
氧化硅区域32b中的铝的原子浓度例如是1×1017cm-3以上2×1020cm-3以下。氧化硅区域32b中的镓的原子浓度是1×1017cm-3以上2×1020cm-3以下。
保护绝缘层32中的各区域的元素的原子浓度、厚度例如能够通过SIMS来测量。另外，保护绝缘层32中的各区域的厚度例如能够通过TEM来测量。另外，例如能够通过XPS来检测在氧化硅区域32b中是否存在与四个氧结合的铝。另外，例如能够通过XPS或者FTIR来检测铝和镓是否形成了复合体。
以下，说明本实施方式的作用和效果。在氮化物半导体的HEMT中，当施加高的漏极电压时，存在导通电阻增大的“电流崩塌”这样的问题。认为“电流崩塌”主要是由于电子陷落到栅电极与漏极电极间的保护绝缘层中而产生的。电子被2DEG和漏极电极间的电场加速，陷落到保护绝缘层中。
认为由于电子陷落到保护绝缘层中而异质结面的势能(potential)发生变动，2DEG密度下降，由此导通电阻增大。
在本实施方式的HEMT 300中，保护绝缘层32中的铝和镓与第1实施方式的栅极绝缘层22中相同地形成成对结构而变得无害。因而，保护绝缘层32中的电子陷落的能级降低。由此，电子向保护绝缘层32中的陷落得到抑制，电流崩塌得到抑制。
保护绝缘层32中的铝和镓的成对结构例如能够通过如下来形成：在栅极场板结构形成之后，向栅极场板电极34与源极电极18之间施加使电压的极性交互地变化的电压应力。
栅极场板电极34优选是包含镓和磷(P)的n型的多晶硅、或者包含镓和磷(P)或镓和砷(As)的n型的多晶碳化硅。通过使n型杂质的磷相对p型杂质的镓过剩，能够将栅极场板电极34设为n型。
栅极场板电极34优选是n型的多晶硅或者n型的多晶碳化硅。通过使用n型的多晶硅或者n型的多晶碳化硅，使沟道层15a的带下降，使2DEG浓度上升。因而，难以发生因电流崩塌导致的导通电阻的上升。
在本实施方式的HEMT 300中，从使阈值电压上升的观点出发，栅电极29优选是p型的多晶硅或者p型的多晶碳化硅，从抑制电流崩塌的观点出发，栅极场板电极34优选是n型的多晶硅或者n型的多晶碳化硅。
根据本实施方式，与第1和第2实施方式同样地，阈值电压的变动得到抑制。而且，因电流崩塌导致的导通电阻的增大得到抑制。由此，实现可靠性更高的半导体装置。
(第4实施方式)
本实施方式的半导体装置除了在栅电极与栅极绝缘层之间还具备p型的氮化物半导体层以外，与第1实施方式相同。因而，省略与第1实施方式重复的内容的描述。
图14是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 400。
如图14所示，HEMT 400(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22、p型氮化镓层24以及栅电极28。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)和势垒层15b(第2氮化物半导体区域)。
本实施方式的HEMT 400具有p型氮化镓层24。p型氮化镓层24是p型的氮化物半导体层的一个例子。p型氮化镓层24设置于栅电极28与栅极绝缘层22之间。
p型氮化镓层24提升沟道层15a的带，使HEMT 400的阈值电压上升。因而，容易实现常断的HEMT 400。
根据本实施方式，与第1实施方式同样地，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。另外，容易实现常断的半导体装置。
(第5实施方式)
本实施方式的半导体装置除了具备栅极凹槽(gate recess)结构以外，与第1实施方式相同。因而，省略与第1实施方式重复的内容的描述。
图15是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 500。
如图15所示，HEMT 500(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22、栅电极28以及沟槽(凹槽)30。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)、势垒层15b(第2氮化物半导体区域)。
本实施方式的HEMT 500在源极电极18与漏极电极20之间的设置于势垒层15b和沟道层15a的沟槽(凹槽)30的内面形成栅极绝缘层22。另外，在沟槽30内设置栅电极28。
沟槽30的底部位于沟道层15a内。栅极绝缘层22与沟道层15a和栅电极28相接。本实施方式的HEMT 500的栅极结构是所谓的MOS(Metal Oxide Semiconductor：金属氧化物半导体)型。
HEMT 500具备MOS型的栅极结构，由此容易实现常断。
根据本实施方式，与第1实施方式同样地，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。另外，容易实现常断的半导体装置。
(第6实施方式)
本实施方式的半导体装置除了具备p型氮化镓层24以外，与第5实施方式相同。因而，省略与第5实施方式重复的内容的详述。
图16是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 600。
如图16所示，HEMT 600(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22、p型氮化镓层24、栅电极28以及沟槽(凹槽)30。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)和势垒层15b(第2氮化物半导体区域)。
p型氮化镓层24提升沟道层15a的带，使HEMT 600的阈值电压上升。因而，更容易实现常断。
根据本实施方式，与第5实施方式同样地，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。另外，更容易实现常断的半导体装置。
(第7实施方式)
本实施方式的半导体装置除了沟槽(凹槽)30的底部位于势垒层15b以外，与第6实施方式相同。因而，省略与第6实施方式重复的内容的详述。
图17是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 700。
如图17所示，HEMT 700(半导体装置)具备基板10、缓冲层12、氮化物半导体层15、源极电极18(第1电极)、漏极电极20(第2电极)、栅极绝缘层22、p型氮化镓层24、栅电极28以及沟槽(凹槽)30。氮化物半导体层15具备沟道层15a(第1氮化物半导体区域)和势垒层15b(第2氮化物半导体区域)。
沟槽(凹槽)30的底部位于势垒层15b。因而，在栅电极28的下方形成2DEG。p型氮化镓层24提升沟道层15a的带，使HEMT 700的阈值电压上升。因而，容易实现常断。
根据本实施方式，与第6实施方式同样地，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。另外，容易实现常断的半导体装置。
(第8实施方式)
本实施方式的半导体装置在作为纵型器件这点与第1实施方式不同。省略与第1实施方式重复的内容的详述。
图18是本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是使用了III-V族半导体的HEMT 800。本实施方式的半导体装置是在基板的背面侧具备漏极电极的纵型的HEMT。
如图18所示，本实施方式的HEMT具备基板10、沟道层15a、势垒层15b、p型阻挡区域15c、源极区域17、p型接触区域21、源极电极18、漏极电极20、p型氮化镓层24、栅电极28以及栅极绝缘层22。
基板10例如是n型的GaN。沟道层15a例如是比基板10浓度低的n型的AlXGa1-XN(0≤X<1)。势垒层15b例如是不掺杂的AlYGa1-YN(0<Y≤1、X<Y)。p型阻挡区域15c例如是p型的GaN。源极区域17例如是n型的AlYGa1-YN(0<Y≤1、X<Y)。p型接触区域21例如是p型的AlZGa1-ZN(0≤Z<1)。
本实施方式的HEMT通过施加到栅电极28的栅极电压来控制从源极电极18流到漏极电极20的电流的导通状态和截止状态。
p型阻挡区域15c具备通过在导通状态中将两个p型阻挡区域15c之间耗尽来阻断电流的功能。p型阻挡区域15c例如能够通过用蚀刻来去除由外延生长形成的p型的GaN的一部分来形成。
p型接触区域21具有使源极电极18和p型阻挡区域15c电导通的功能。p型接触区域21例如能够通过将镁(Mg)和氢(H)进行离子注入来形成。
例如，也可以将未图示的源极场板设置于势垒层15b和源极区域17之上。另外，也可以将未图示的栅极场板设置于源极区域17之上。另外，源极区域17也可以与栅电极28重叠。
本实施方式的HEMT 800通过设为纵型的结构，例如集成度得到提高。
根据本实施方式，与第1实施方式同样地，阈值电压的变动得到抑制。因而，实现可靠性高的半导体装置。另外，实现提高集成度的半导体装置。
(第9实施方式)
本实施方式的电源电路和计算机具有HEMT。
图19是本实施方式的计算机的示意图。本实施方式的计算机是服务器900。
服务器900在壳体40内具有电源电路42。服务器900是使服务器软件工作的计算机。
电源电路42具有第1实施方式的HEMT 100。也可以代替HEMT100，应用第2～第8实施方式的HEMT 200、HEMT 300、HEMT 400、HEMT 500、HEMT 600、HEMT 700、HEMT 800。电源电路42例如是车载用的电源电路。
电源电路42由于具有阈值电压的变动得到抑制的HEMT 100，具备高的可靠性。另外，服务器900由于具有电源电路42，具备高的可靠性。
根据本实施方式，能够实现具备高的可靠性的电源电路和计算机。
在实施方式中，作为晶体管以HEMT为例进行了说明，但是本发明也能够应用于HEMT以外的结构的晶体管。
在实施方式中，作为氮化物半导体层的材料，以氮化镓、氮化铝镓为例进行了说明，但是例如也能够应用含有铟(In)的氮化铟镓、氮化铟铝、氮化铟铝镓。另外，作为氮化物半导体层的材料也能够应用氮化铝。
另外，在实施方式中，作为势垒层15b，以不掺杂的氮化铝镓为例进行了说明，但是也能够应用n型的氮化铝镓。
说明了本发明的几个实施方式，但是这些实施方式是作为例子来提示的，没有意图限定发明的范围。这些实施方式能够以其它的各种方式来实施，能够在不超出发明的主旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围、主旨内，并且包含于权利要求书所记载的发明及其等同的范围内。
此外，能够将上述实施方式总结为以下的技术方案。
技术方案1
一种半导体装置，具备：
包含镓(Ga)的氮化物半导体层；
栅电极；
第1电极，位于所述氮化物半导体层之上；
第2电极，位于所述氮化物半导体层之上，所述栅电极位于该第2电极与所述第1电极之间；以及
栅极绝缘层，位于所述氮化物半导体层与所述栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域，
在将所述第1氧化物区域的所述氮化物半导体层一侧的端部设为第1端部、所述第1氧化物区域的所述栅电极一侧的端部设为第2端部、所述第1端部与所述第2端部之间的距离设为d1、从所述第1端部向所述第2端部的方向分开d1/10的位置设为第1位置的情况下，所述第1位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。
技术方案2
根据技术方案1所述的半导体装置，
在将从所述第1端部向所述第2端部的方向分开9×d1/10的位置设为第2位置的情况下，所述第1位置与所述第2位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
技术方案3
根据技术方案1或2所述的半导体装置，
所述第1氧化物区域包含与四个氧结合的所述至少任一个元素。
技术方案4
根据技术方案1～3中的任一项所述的半导体装置，
所述第1氧化物区域包含所述至少任一个元素和镓的复合体。
技术方案5
根据技术方案1～4中的任一项所述的半导体装置，
所述第1氧化物区域中的所述至少任一个元素的原子浓度是1×1017cm-3以上2×1020cm-3以下，所述第1氧化物区域中的镓的原子浓度是1×1017cm-3以上2×1020cm-3以下。
技术方案6
根据技术方案1～5中的任一项所述的半导体装置，
所述第1氧化物区域的厚度是20nm以上50nm以下。
技术方案7
根据材料技术方案1～6中的任一项所述的半导体装置，
所述第1氧化物区域包含从由氧化硅、氮添加氧化硅、硅酸铪、氮添加硅酸铪、硅酸锆以及氮添加硅酸锆组成的群中选择的至少一种材料。
技术方案8
根据技术方案1～7中的任一项所述的半导体装置，
所述栅极绝缘层具有位于所述第1氧化物区域与所述氮化物半导体层之间的第1氮化物区域。
技术方案9
根据技术方案1～8中的任一项所述的半导体装置，
所述栅电极具有包含镓的多晶硅或者包含镓的多晶碳化硅。
技术方案10
根据技术方案1～8中的任一项所述的半导体装置，
所述栅电极具有包含镓和硼的p型的多晶硅、或者包含镓和硼或镓和铝的p型的多晶碳化硅。
技术方案11
根据技术方案1～10中的任一项所述的半导体装置，还具备：
绝缘层，位于所述氮化物半导体层之上的所述栅电极与所述第2电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第2氧化物区域；以及
第3电极，所述绝缘层位于该第3电极与所述氮化物半导体层之间，该第3电极与所述栅电极电连接，
在将所述第2氧化物区域的所述氮化物半导体层一侧的端部设为第3端部、所述第2氧化物区域的所述第3电极一侧的端部设为第4端部、所述第3端部与所述第4端部之间的距离设为d2、从所述第3端部向所述第4端部的方向分开d2/10的位置设为第3位置的情况下，所述第3位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。
技术方案12
根据技术方案11所述的半导体装置，
在将从所述第3端部向所述第4端部的方向分开9×d2/10的位置设为第4位置的情况下，所述第3位置与所述第4位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。
技术方案13
根据技术方案11或12所述的半导体装置，
所述第3电极具有包含镓和磷(P)的n型的多晶硅、或者包含镓和磷(P)或镓和砷(As)的n型的多晶碳化硅。
技术方案14
一种半导体装置，具备：
包含镓(Ga)的氮化物半导体层；
栅电极；
栅极绝缘层，位于所述氮化物半导体层与所述栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域，
在将所述第1氧化物区域的所述氮化物半导体层一侧的端部设为第1端部、所述第1氧化物区域的所述栅电极一侧的端部设为第2端部、所述第1端部与所述第2端部之间的距离设为d1、从所述第1端部向所述第2端部的方向分开d1/10的位置设为第1位置的情况下，所述第1位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。
技术方案15
根据技术方案14所述的半导体装置，
在将从所述第1端部向所述第2端部的方向分开9×d1/10的位置设为第2位置的情况下，所述第1位置与所述第2位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上120％以下。
技术方案16
根据技术方案14或15所述的半导体装置，
所述第1氧化物区域包含与四个氧结合的所述至少任一个元素。
技术方案17
根据技术方案14～16中的任一项所述的半导体装置，
所述第1氧化物区域包含所述至少任一个元素和镓的复合体。
技术方案18
根据技术方案14～17中的任一项所述的半导体装置，
所述栅电极具有包含镓和硼的p型的多晶硅、或者包含镓和硼或镓和铝的p型的多晶碳化硅。
技术方案19
一种电源电路，具备：
技术方案1～18中的任一项所述的半导体装置。
技术方案20
一种计算机，具备：
技术方案1～18中的任一项所述的半导体装置。

Claims (20)

1.一种半导体装置，具备：
包含镓(Ga)的氮化物半导体层；
栅电极；
第1电极，位于所述氮化物半导体层之上；
第2电极，位于所述氮化物半导体层之上，所述栅电极位于该第2电极与所述第1电极之间；以及
栅极绝缘层，位于所述氮化物半导体层与所述栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域，
在将所述第1氧化物区域的所述氮化物半导体层一侧的端部设为第1端部、所述第1氧化物区域的所述栅电极一侧的端部设为第2端部、所述第1端部与所述第2端部之间的距离设为d1、从所述第1端部向所述第2端部的方向分开d1/10的位置设为第1位置的情况下，所述第1位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
2.根据权利要求1所述的半导体装置，其中，
在将从所述第1端部向所述第2端部的方向分开9×d1/10的位置设为第2位置的情况下，所述第1位置与所述第2位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
3.根据权利要求1或2所述的半导体装置，其中，
所述第1氧化物区域包含与四个氧结合的所述至少任一个元素。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述第1氧化物区域包含所述至少任一个元素和镓的复合体。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
所述第1氧化物区域中的所述至少任一个元素的原子浓度是1×1017cm-3以上且2×1020cm-3以下，所述第1氧化物区域中的镓的原子浓度是1×1017cm-3以上且2×1020cm-3以下。
6.根据权利要求1至5中的任一项所述的半导体装置，其中，
所述第1氧化物区域的厚度是20nm以上且50nm以下。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
所述第1氧化物区域包含从由氧化硅、氮添加氧化硅、硅酸铪、氮添加硅酸铪、硅酸锆以及氮添加硅酸锆组成的群中选择的至少一种材料。
8.根据权利要求1至7中的任一项所述的半导体装置，其中，
所述栅极绝缘层具有位于所述第1氧化物区域与所述氮化物半导体层之间的第1氮化物区域。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述栅电极具有包含镓的多晶硅或者包含镓的多晶碳化硅。
10.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述栅电极具有包含镓和硼的p型的多晶硅、或者包含镓和硼或镓和铝的p型的多晶碳化硅。
11.根据权利要求1至10中的任一项所述的半导体装置，还具备：
绝缘层，位于所述氮化物半导体层之上的所述栅电极与所述第2电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第2氧化物区域；以及
第3电极，所述绝缘层位于该第3电极与所述氮化物半导体层之间，该第3电极与所述栅电极电连接，
在将所述第2氧化物区域的所述氮化物半导体层一侧的端部设为第3端部、所述第2氧化物区域的所述第3电极一侧的端部设为第4端部、所述第3端部与所述第4端部之间的距离设为d2、从所述第3端部向所述第4端部的方向分开d2/10的位置设为第3位置的情况下，所述第3位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
12.根据权利要求11所述的半导体装置，其中，
在将从所述第3端部向所述第4端部的方向分开9×d2/10的位置设为第4位置的情况下，所述第3位置与所述第4位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
13.根据权利要求11或12所述的半导体装置，其中，
所述第3电极具有包含镓和磷(P)的n型的多晶硅、或者包含镓和磷(P)或镓和砷(As)的n型的多晶碳化硅。
14.一种半导体装置，具备：
包含镓(Ga)的氮化物半导体层；
栅电极；以及
栅极绝缘层，位于所述氮化物半导体层与所述栅电极之间，具有包含铝(Al)和硼(B)中的至少任一个元素、镓(Ga)以及硅(Si)的第1氧化物区域，
在将所述第1氧化物区域的所述氮化物半导体层一侧的端部设为第1端部、所述第1氧化物区域的所述栅电极一侧的端部设为第2端部、所述第1端部与所述第2端部之间的距离设为d1、从所述第1端部向所述第2端部的方向分开d1/10的位置设为第1位置的情况下，所述第1位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
15.根据权利要求14所述的半导体装置，其中，
在将从所述第1端部向所述第2端部的方向分开9×d1/10的位置设为第2位置的情况下，所述第1位置与所述第2位置之间的任意位置中的镓的原子浓度是所述至少任一个元素的原子浓度的80％以上且120％以下。
16.根据权利要求14或15所述的半导体装置，其中，
所述第1氧化物区域包含与四个氧结合的所述至少任一个元素。
17.根据权利要求14至16中的任一项所述的半导体装置，其中，
所述第1氧化物区域包含所述至少任一个元素和镓的复合体。
18.根据权利要求14至17中的任一项所述的半导体装置，其中，
所述栅电极具有包含镓和硼的p型的多晶硅、或者包含镓和硼或镓和铝的p型的多晶碳化硅。
19.一种电源电路，具备：
权利要求1至18中的任一项所述的半导体装置。
20.一种计算机，具备：
权利要求1至18中的任一项所述的半导体装置。
CN201810177242.6A 2017-04-24 2018-03-05 半导体装置、电源电路以及计算机 Active CN108735811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017085423A JP6736513B2 (ja) 2017-04-24 2017-04-24 半導体装置、電源回路、及び、コンピュータ
JP2017-085423 2017-04-24

Publications (2)

Publication Number Publication Date
CN108735811A true CN108735811A (zh) 2018-11-02
CN108735811B CN108735811B (zh) 2021-02-12

Family

ID=63854155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810177242.6A Active CN108735811B (zh) 2017-04-24 2018-03-05 半导体装置、电源电路以及计算机

Country Status (3)

Country Link
US (1) US10347734B2 (zh)
JP (1) JP6736513B2 (zh)
CN (1) CN108735811B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463263A (zh) * 2020-01-22 2020-07-28 吴健 具有场板结构的低栅电荷器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732821B2 (ja) * 2018-02-22 2020-07-29 株式会社東芝 半導体装置の製造方法
US10680094B2 (en) * 2018-08-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode
JP7165328B2 (ja) * 2019-02-01 2022-11-04 国立大学法人東海国立大学機構 半導体装置および半導体装置の製造方法
JP7354029B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN103518267A (zh) * 2011-05-19 2014-01-15 丰田合成株式会社 Ⅲ族氮化物半导体发光元件及其制造方法
WO2015198512A1 (ja) * 2014-06-26 2015-12-30 株式会社デンソー 半導体装置およびその製造方法
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270562A (en) 1975-12-08 1977-06-11 Osaka Sanso Kougiyou Kk Process for treating dissolved ammonia nitrogen
JPS5926216A (ja) 1982-08-03 1984-02-10 Hitachi Zosen Corp 繊維強化樹脂製品の製造方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP6552951B2 (ja) 2015-03-24 2019-07-31 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN103518267A (zh) * 2011-05-19 2014-01-15 丰田合成株式会社 Ⅲ族氮化物半导体发光元件及其制造方法
WO2015198512A1 (ja) * 2014-06-26 2015-12-30 株式会社デンソー 半導体装置およびその製造方法
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463263A (zh) * 2020-01-22 2020-07-28 吴健 具有场板结构的低栅电荷器件及其制造方法
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法

Also Published As

Publication number Publication date
US10347734B2 (en) 2019-07-09
US20180308950A1 (en) 2018-10-25
JP6736513B2 (ja) 2020-08-05
CN108735811B (zh) 2021-02-12
JP2018186127A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
CN108735811A (zh) 半导体装置、电源电路以及计算机
US9837519B2 (en) Semiconductor device
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN104716176B (zh) 半导体器件
CN103797581B (zh) 用于生长iii‑v外延层的方法和半导体结构
US20230148156A1 (en) Semiconductor Component Having A SiC Semiconductor Body
CN108321198A (zh) 半导体装置、电源电路、计算机和半导体装置的制造方法
US8426895B2 (en) Semiconductor device and manufacturing method of the same
Nela et al. High-performance nanowire-based E-mode power GaN MOSHEMTs with large work-function gate metal
JP6773629B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
CN106024879A (zh) 半导体器件和制造半导体器件的方法
CN104465730A (zh) 半导体装置及其制造方法
CN108028273A (zh) 半导体装置和制造半导体装置的方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN102332469A (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
US9685551B2 (en) Semiconductor device and inverter circuit
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN107393890A (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
US10497572B2 (en) Method for manufacturing semiconductor device
Li et al. Normally-off AlGaN/AlN/GaN HEMT with a composite recessed gate
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
US11201238B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
SK289027B6 (sk) Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy
JP7106882B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant