WO2006129553A1 - Iii－ｖ族窒化物系化合物半導体装置、及び電極形成方法 - Google Patents

Iii－ｖ族窒化物系化合物半導体装置、及び電極形成方法 Download PDF

Info

Publication number
WO2006129553A1
WO2006129553A1 PCT/JP2006/310484 JP2006310484W WO2006129553A1 WO 2006129553 A1 WO2006129553 A1 WO 2006129553A1 JP 2006310484 W JP2006310484 W JP 2006310484W WO 2006129553 A1 WO2006129553 A1 WO 2006129553A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
compound semiconductor
nitride compound
iii
Prior art date
Application number
PCT/JP2006/310484
Other languages
English (en)
French (fr)
Inventor
Nariaki Ikeda
Seikoh Yoshida
Original Assignee
The Furukawa Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by The Furukawa Electric Co., Ltd. filed Critical The Furukawa Electric Co., Ltd.
Priority to JP2007505316A priority Critical patent/JP5242156B2/ja
Priority to EP06746863A priority patent/EP1887618A4/en
Publication of WO2006129553A1 publication Critical patent/WO2006129553A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Definitions

  • the present invention relates to a III-V group nitride compound semiconductor device, and more specifically, a V-V group nitride compound semiconductor device in which an electrode having a low contact resistance is formed on an n-type layer of the semiconductor, particularly
  • the present invention relates to a GaN-based semiconductor device and an electrode forming method thereof.
  • III-V group nitride compound semiconductors represented by GaN, InGaN, AlGaN, AlInGaN, etc. have a large band gap energy and a direct transition type, and are excellent in high-temperature operation.
  • Research and development of electronic and optical devices such as light-emitting elements, light-receiving elements, field-effect transistors (FETs), and high-mobility transistors (HEMTs) are underway.
  • metal organic chemical vapor deposition is used for its manufacture.
  • a GaN buffer layer is formed on a semi-insulating substrate such as a sapphire substrate by applying (MOCVD) method or gas source molecular beam epitaxial growth (GSMBE) method, and then on this buffer layer.
  • MOCVD metal-organic chemical vapor deposition
  • GSMBE gas source molecular beam epitaxial growth
  • a GaN-based compound semiconductor having a predetermined composition is sequentially epitaxially grown to form a predetermined layer structure in which the outermost layer becomes an n-type layer functioning as an active layer.
  • a source electrode and a drain electrode are formed on the active layer, and a gate electrode is formed between these electrodes.
  • the electrode material is directly deposited on the surface of the n-type layer on which the electrode is to be formed by a predetermined thickness, for example, by a vacuum deposition method, and the whole is heat-treated. It is customary.
  • a laminate of a Ti layer and an A1 layer is used as a configuration of such an electrode material. The formed electrode is required to have good adhesion to the n-type layer and low contact specific resistance with the n-type layer.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-55840
  • Patent Document 2 JP-A-7-221103
  • III-V nitride compound semiconductors particularly electrodes formed in n-type layers of GaN-based semiconductors, have a laminated structure formed by vapor deposition using Ti and A1 as materials, and then heat treatment In many cases, the electrode is in ohmic contact. At that time, the higher the heat treatment temperature, the more the reaction between the T layer formed on the surface of the n-type layer of the m-v group nitride compound semiconductor and the mV group nitride compound semiconductor progresses, and the electrode is further to the semiconductor layer. Tend to stick together. When A1 with a melting point near 660 ° C is used as the electrode material at the same time
  • the present invention provides an electrode forming method and an MV group nitride system having such an electrode, in which good adhesion to the n-type semiconductor surface is obtained by heat treatment, and the contact specific resistance is low.
  • An object of the present invention is to provide a compound semiconductor device. It is another object of the present invention to provide a Group III V nitride compound semiconductor electronic device having such an electrode, having a low on-resistance during operation and a large maximum current.
  • the present inventors have found that at least Ti, Al, Si as the electrode material of the electrode formed on the surface of the n-type layer of the group III V nitride compound semiconductor. It was found that an electrode having a low contact specific resistance and a close contact with the semiconductor surface can be obtained by using. In particular, a good electrode can be obtained by forming a Ti layer on the surface of the n-type layer of III-V nitride compound semiconductor and laminating the Ti layer mainly with a mixed crystal phase of A1 and Si. Can be formed.
  • a Si layer and an A1 layer may be stacked on a Ti layer formed on the surface of an n-type layer of a III-V nitride compound semiconductor, and a mixed crystal phase of Si and A1 may be formed by heat treatment. Furthermore, by forming the Mo layer on the A1 layer or the layer that also contains the mixed crystal phase of A1 and Si, an electrode that maintains good surface morphology can be formed even by heat treatment.
  • Mo Nb, Ta, W, Re, Os, Ni, Pt, Ir, and Ti may be used as the outermost layer of the electrode, and an Au or Pt layer may be formed thereon.
  • a preferable thickness of the Ti layer formed on the surface of the n-type layer of the group III V nitride compound semiconductor is 0.02 m to 0.03 m.
  • the preferred thickness of the layer consisting of Si and A1 is 0.0 8 / ⁇ ⁇ to 0.12 / zm, Si: Al preferred! / Swallow and iti, 0.05: 0.95 to 0.35: 0.65.
  • a layer composed of Si and A1 can also be formed by stacking the Si layer and the A1 layer in this order and then diffusing both by heat treatment.
  • the preferable thickness of the Si layer is 0.01 ⁇ m to 0.03 ⁇ m
  • the preferable thickness of the Al layer is 0 ⁇ m.
  • an electrode formed on the surface of an n-type layer of a group III nitride compound semiconductor at least Ti, Al, and Si are used as an electrode material, whereby adhesion to the semiconductor surface is achieved.
  • the contact specific resistance force provides an effect that a dipole electrode can be formed.
  • FIG. 1 is a cross-sectional view of a GaN-based semiconductor field-effect transistor showing a first embodiment according to the present invention.
  • FIG. 2 is a diagram showing the results of comparing contact resistances according to differences in electrode structures.
  • FIG. 3 is a cross-sectional view of a GaN-based semiconductor field-effect transistor showing a second embodiment according to the present invention.
  • FIG. 4 is a cross-sectional view of a GaN-based semiconductor field-effect transistor showing a third embodiment according to the present invention.
  • Electron supply layer 6 A1 and Si alloy layer
  • FIG. 1 is a cross-sectional view of a GaN-based semiconductor field effect transistor which is a first embodiment of a Group III-V nitride compound semiconductor device according to the present invention.
  • this GaN-based semiconductor field effect transistor an undoped GaN layer that forms, for example, a buffer layer 2 having a GaN force and a channel layer 3 of a field effect transistor is formed on a silicon (111) substrate 1.
  • An undoped AlGaN layer as an electron supply layer 4 is formed on the channel layer 3, and a source electrode S, a gate electrode G, and a drain electrode D are formed thereon.
  • the undoped AlGaN layer (electron supply layer 4) is heterojunction to the surface of the undoped GaN layer (channel layer 3) corresponding to the channel length, Two-dimensional electron gas is generated at the interface. Therefore, the two-dimensional electron gas becomes a carrier and the channel layer 3 becomes conductive.
  • the source electrode S and the drain electrode D are the Ti layer 5 from the side close to the surface of the electron supply layer 4, the A1 and Si alloy layer 6 and the Mo layer as a layer containing the mixed crystal phase of A1 and Si. 7 are laminated in this order.
  • the gate electrode G is formed by laminating the surface force Ni layer 10 and the Au layer 11 of the electron supply layer 4 in this order.
  • FIG. 2 shows contact resistance depending on the difference in the laminated structure of the source electrode S and the drain electrode D. It is a figure which shows the result of having compared anti-Rc.
  • Sample “A” shows the case where the source electrode S and drain electrode D according to the first embodiment are formed, and samples “A” to “D” form the source electrode and drain electrode that are used in the prior art. Show the case.
  • the first layer formed on the electron supply layer 4 is a Ti layer
  • the second layer formed thereon is a layer composed of a mixed crystal phase of A1 and Si, or an A1 layer.
  • the barrier metal layer is a layer formed on the second layer.
  • sample “A” in which the second layer is a mixed crystal phase of Si and A1 sample “B” to which the second layer is A1 is used. It can be seen that the contact resistance Rc of the source and drain electrodes, that is, the contact specific resistance can be greatly reduced compared to “D”. This shows that a GaN-based semiconductor field-effect transistor with lower on-resistance during operation can be realized.
  • the GaN-based semiconductor field-effect transistor can be manufactured as follows.
  • the substrate 1 made of silicon (111) is introduced into a MOCVD (Metal Organic Chemical Vapor Deposition) device, and the vacuum inside the MOCVD device is reduced to 1 X 10 " 6 hPa or less with a turbo pump. Then, the degree of vacuum was set to lOOhPa, and the temperature of substrate 1 was raised to 1100 ° C.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • substrate 1 was rotated at 900 rpm, the raw material trimethylaluminum (TMA) was 100 cm 3 Zmin, and ammonia was 12 Introduced on the surface of the substrate 1 at a flow rate of 1 liter Zmin, the growth of the buffer layer 2 made of GaN force was performed, the growth time was 4 min, and the thickness of the buffer layer 2 was about 50 nm.
  • TMA trimethylaluminum
  • channel layer 3 having a GaN layer force was grown by introducing trimethylgallium (TMG) onto buffer layer 2 at a flow rate of 100 cm 3 Zmin and ammonia at 12 liters Zmin.
  • the growth time was lOOOsec, and the channel layer 3 film thickness was 800 nm.
  • an electron supply layer 4 composed of an AlGaN layer was introduced at a flow rate of trimethylamine (TMA) 50 cm Z mm, trimethylgallium (TMG) 100 cm 3 Zmin, and ammonia 12 liter Zmin.
  • An SiO 2 film is formed on the electron supply layer 4 by, for example, plasma CVD (Chemical Vapor Deposition).
  • the thickness of the SiO film is about 300 nm.
  • a source electrode S and a drain electrode D were formed by sequentially depositing an alloy film of Ti, Al and Si, and Mo in order to expose the surface of the electron supply layer 4 by opening the portion where the metal is to be formed. After that, heat treatment was performed at 900 ° C for 1 minute.
  • the thickness of the Ti layer 5 is 0.025 ⁇ m
  • the thickness of the alloy layer 6 of Al and Si is 0.10 / zm
  • the Al: Si thread ratio is 0.88: 0.12.
  • the source electrode S and the drain electrode D are masked, a Si O mask is formed with an opening in the portion to become the gate electrode G, and Ni and Au are sequentially deposited to form the gate electrode G.
  • the electric field shown in Fig. 1 The electric field shown in Fig. 1
  • the contact specific resistance of the source electrode S and the drain electrode D produced in this way was 0.5 ⁇ mm.
  • FIG. 3 is a cross-sectional view of a GaN-based semiconductor field effect transistor which is a second embodiment of the III-V nitride compound semiconductor device according to the present invention.
  • a semiconductor portion is manufactured in the same manner as the semiconductor manufacturing process shown in the first embodiment.
  • a source electrode S ′ and a drain electrode D ′ are to be formed at a layer 5 having a thickness of 0.025 111, a Si layer 8 having a thickness of 0.010 m, and a thickness of 0.090 m.
  • A1 layer 9 was sequentially deposited in this order, and Mo layer 7 was further deposited. Further, the Ni layer 10 and the Au layer 11 were vapor-deposited on the gate electrode part to form the gate electrode G.
  • FIG. 4 is a cross-sectional view of a GaN-based semiconductor field effect transistor which is a third embodiment of the III-V nitride compound semiconductor device according to the present invention.
  • the GaN-based semiconductor field effect transistor according to the third embodiment is based on the configuration of the GaN-based semiconductor field effect transistor according to the first embodiment.
  • a source electrode S "and a drain electrode D" are further provided with a Ti layer 12 further formed on the uppermost layer of the pole D.
  • an insulating protective film 13 made of SiOx, SiNx or the like is provided on the source electrode S "and the drain electrode D".
  • a T transition as an adhesion layer at the uppermost layer of the source electrode S and the drain electrode D, that is, at the boundary between each electrode and the insulating protective film 13
  • insulation protection is directly provided on the Mo layer 7.
  • the Mo layer 7 can be replaced with a layer made of Nb, Ta, W, Re, Os, Ni, Pt or Ir.
  • the Ti layer is formed as the uppermost layer.
  • the adhesion of the insulating protective film 13 can be improved.
  • a Ti layer may be provided in place of the Mo layer 7, and the insulating protective film 13 may be formed thereon.
  • the GaN-based semiconductor field effect transistor that works according to the third embodiment is formed in the same process as the GaN-based semiconductor field effect transistor that works according to the first embodiment.
  • the Mo layer 7 is vapor-deposited, the Ti layer as the adhesion layer is vapor-deposited, and then heat treatment is performed to form the source electrode S and the drain electrode D.
  • an insulating protective film 13 is deposited. It is also possible to provide a Ti layer as an adhesion layer after depositing the Mo layer 7 and performing heat treatment, but in order to simplify the manufacturing process, it is preferable to perform the heat treatment after depositing the transition layer. ,.
  • the III-V group nitride compound semiconductor device and the electrode type according to the present invention This method is useful for a group III V nitride compound semiconductor device in which an electrode having a low contact resistance is formed on an n-type layer of an mV group nitride compound semiconductor and an electrode forming method thereof. It is suitable for GaN-based semiconductor devices in which electrodes with low resistance are formed and the electrode formation method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　本発明はIII－Ｖ族窒化物系化合物半導体装置に関し、更に詳しくは、該半導体のｎ型層に低接触抵抗の電極が形成されたIII－Ｖ族窒化物系化合物半導体装置、特にＧａＮ系半導体装置および、その電極形成方法に関し、接触比抵抗の低い電極形成方法およびそのような電極を有する半導体装置を提供するため、III－Ｖ族窒化物系化合物半導体のｎ型層の表面に形成される電極の電極材料に少なくともＴｉ、Ａｌ、Ｓｉを用いる。特に、III－Ｖ族窒化物系化合物半導体のｎ型層の表面にＴｉ層を形成し、Ｔｉ層にＡｌとＳｉの混晶相からなる層を積層することによって良好な電極を形成できる。

Description

明 細 書
m— V族窒化物系化合物半導体装置、及び電極形成方法
技術分野
[0001] 本発明は III V族窒化物系化合物半導体装置に関し、更に詳しくは、該半導体の n型層に低接触抵抗の電極が形成された ΠΙ— V族窒化物系化合物半導体装置、特 に GaN系半導体装置および、その電極形成方法に関する。
背景技術
[0002] GaN, InGaN, AlGaN, AlInGaNなどに代表される III V族窒化物系化合物半 導体は、そのバンドギャップエネルギーが大きぐかつ直接遷移型であり、しかも高温 動作が優れており、特に GaNを用いた発光素子、受光素子、電界効果トランジスタ（ FET)、高移動度トランジスタ (HEMT)などの電子 ·光デバイスの開発研究が行われ ている。
[0003] 例えば、 GaNを用いる FETの場合、その製造に際しては、有機金属化学気相成長
(MOCVD)法やガスソース分子線ェピタキシャル成長（GSMBE)法を適用して、ま ず半絶縁性の例えばサフアイャ基板の上に、 GaNのバッファ層を形成し、ついでこ のバッファ層の上に所定組成の GaN系化合物半導体を順次ェピタキシャル成長さ せて最表層が活性層として機能する n型層になって ヽる所定の層構造を形成する。 そして、この活性層の上に、ソース電極とドレイン電極が形成され、またこれら電極の 間にはゲート電極が形成される。
[0004] ところで、これら電極の形成に関しては、電極を形成すべき n型層の表面に、直接、 電極材料を例えば真空蒸着法で所定の厚みだけ蒸着し、つ!ヽで全体に熱処理を行 うのが通例である。そのような電極材料の構成としては、 Ti層と A1層を積層したものが 使用されている。そして、形成された電極に対しては、 n型層との密着性が良好であり 、かつ n型層との間の接触比抵抗が低いことが要求される。
[0005] 特許文献 1 :特開 2004— 55840号公報
特許文献 2：特開平 7— 221103号公報
発明の開示 発明が解決しょうとする課題
[0006] III V族窒化物系化合物半導体、特に GaN系半導体の n型層に形成される電極と しては、 Tiおよび A1を材料として蒸着法等により積層構造が形成され、その後熱処 理されてォーミック接触する電極を形成することが多い。その際、熱処理温度が高い ほど、 m—v族窒化物系化合物半導体の n型層表面に形成した T層と m V族窒化 物系化合物半導体との反応が進み、より電極が半導体層に対して密着する傾向があ る。し力しながら、同時に電極材料として融点が 660°C近傍にある A1を使用した場合
、熱処理によって表面モフォロジ一が悪ィ匕し、かつ、十分に低い接触比抵抗を得られ ないという問題があった。
[0007] そこで、本発明は、熱処理によって、 n型半導体表面との良好な密着性が得られ、 かつ接触比抵抗の低 、電極形成方法およびそのような電極を有する m— V族窒化 物系化合物半導体装置を提供することを目的とする。さらには、そのような電極を有 し、動作時のオン抵抗が小さく最大電流が大きい III V族窒化物系化合物半導体電 子デバイスを提供することを目的とする。
課題を解決するための手段
[0008] 本発明者等は、上記問題を解決するために鋭意検討した結果、 III V族窒化物系 化合物半導体の n型層の表面に形成される電極の電極材料に少なくとも Ti、 Al、 Si を用いることにより、半導体表面と密着し、かつ、接触比抵抗の小さい電極を得られる ことを見出した。特に、 III— V族窒化物系化合物半導体の n型層の表面に Ti層を形 成し、 Ti層に主に A1と Siの混晶相カもなる層を積層することによって良好な電極を形 成できる。 III— V族窒化物系化合物半導体の n型層の表面に形成された Ti層に、 Si 層および A1層を積層し、熱処理によって、 Siと A1の混晶相を形成させてもよい。さら には、 A1層又は A1と Siの混晶相カもなる層の上に Mo層を形成することによって、熱 処理によっても良好な表面モフォロジーを維持する電極を形成できる。電極の最表 層は Moのほか、 Nb、 Ta、 W、 Re、 Os、 Ni、 Pt、 Ir、 Tiを使用してもよぐさらにその 上に、 Au又は Pt層を形成してもよい。
[0009] 上記、 III V族窒化物系化合物半導体の n型層の表面に形成される Ti層の好まし い厚さは、 0. 02 m〜0. 03 mである。 Siと A1力らなる層の好ましい厚さは、 0. 0 8 /ζ πι〜0. 12 /z mであり、 Si:Alの好まし!/ヽ糸且成 itiま、 0. 05 : 0. 95〜0. 35 : 0. 65 である。また、 Siと A1からなる層は Si層と A1層をこの順に積層した後、熱処理によって 両者を拡散させることによつても構成することができる。このように、 Si層と A1層をそれ ぞれ積層する場合には、 Si層の好ましい厚さは、 0. 01 μ m〜0. 03 μ mであり、 Al 層の好ましい厚さは、 0. 07 m〜0. 10 mである。以上のように、 III V族窒化物 系化合物半導体の n型層の表面に電極を構成する各層を積層した後、 650°C〜 11 00°C、より好ましくは、 800°C〜1000°Cの範囲で熱処理することが好ましい。
[0010] なお、電極上に絶縁保護膜を設ける場合には、電極と絶縁保護膜との境界部とな る電極最上層に Ti層を形成することが好ましい。これによつて、電極と絶縁保護膜と の密着性を向上させることができる。
発明の効果
[0011] III V族窒化物系化合物半導体の n型層の表面に形成される電極の形成方法に おいて、少なくとも Ti、 Al、 Siを電極材料に使用することにより、半導体表面との密着 性がよぐ接触比抵抗力 、さい電極を形成できるという効果を奏する。
図面の簡単な説明
[0012] [図 1]図 1は、本発明にかかる第 1の実施形態を示す GaN系半導体電界効果トランジ スタの断面図である。
[図 2]図 2は、電極構造の違いに応じてコンタクト抵抗を比較した結果を示す図である
[図 3]図 3は、本発明にかかる第 2の実施形態を示す GaN系半導体電界効果トランジ スタの断面図である。
[図 4]図 4は、本発明にかかる第 3の実施形態を示す GaN系半導体電界効果トランジ スタの断面図である。
符号の説明
[0013] 1 :基板
2 :バッファ層
3 :チヤネノレ層
4 :電子供給層 6 :A1と Siの合金層
7 : Mo層
8 : Si層
9 :A1層
10 :Ni層
l l :Au層
12 :Ti層
13 :絶縁保護膜
発明を実施するための最良の形態
[0014] 以下、本発明にかかる III— V族窒化物系化合物半導体装置の実施の形態を図面 を参照して説明する。なお、この実施の形態により本発明が限定されるものではない
[0015] (第 1の実施形態）
図 1は本発明に係る III V族窒化物系化合物半導体装置の第 1の実施形態である GaN系半導体電界効果トランジスタの断面図である。この GaN系半導体電界効果ト ランジスタは、シリコン（111)基板 1上に、例えば GaN力 成るバッファ層 2、電界効 果トランジスタのチャネル層 3となるアンドープ GaN層が形成されて!、る。チャネル層 3の上には電子供給層 4としてのアンドープ AlGaN層が形成され、その上にソース電 極 S、ゲート電極 G、およびドレイン電極 Dが形成されている。
[0016] ここで、チャネルの長さに相当するアンドープ GaN層（チャネル層 3)の表面にはァ ンドープ AlGaN層（電子供給層 4)がへテロ接合しているため、接合している部分の 界面には 2次元電子ガスが発生する。そのため、 2次元電子ガスがキャリアとなってチ ャネル層 3は導電性を示すようになる。また、ソース電極 Sおよびドレイン電極 Dは、電 子供給層 4の表面に近接した側から Ti層 5、 A1と Siの混晶相カもなる層としての A1と Siの合金層 6、 Mo層 7をこの順に積層して形成されている。また、ゲート電極 Gは、 電子供給層 4の表面力 Ni層 10、 Au層 11をこの順に積層して形成されて 、る。
[0017] 図 2は、ソース電極 Sおよびドレイン電極 Dの積層構造の違いに応じてコンタクト抵 抗 Rcを比較した結果を示す図である。サンプル「A」は、この第 1の実施形態にかか るソース電極 Sおよびドレイン電極 Dを形成した場合を示し、サンプル 」〜「D」は、 従来技術に力かるソース電極およびドレイン電極を形成した場合を示して 、る。各サ ンプルとも、電子供給層 4上に形成される第 1の層は Ti層であり、その上に形成され る第 2の層が A1と Siの混晶相からなる層、もしくは A1層とされている。また、バリアメタ ル層は、第 2の層上に形成される層を示している。
[0018] 図 2から明らかなように、第 2の層を Siと A1の混晶相としたサンプル「A」では、第 2の 層を A1層とした従来技術に力かるサンプル「B」〜「D」に比して、ソース電極およびド レイン電極のコンタクト抵抗 Rc、つまり接触比抵抗を大幅に低減できることがわかる。 これによつて、動作時のオン抵抗が一層小さい GaN系半導体電界効果トランジスタ を実現できることがわかる。
[0019] 上記の GaN系半導体電界効果トランジスタは以下のようにして作製することが可能 である。
(1)半導体作製工程
まず、シリコン（111)からなる基板 1を MOCVD (Metal Organic Chemical Vapor De position)装置内に導入し、ターボポンプで MOCVD装置内の真空度を 1 X 10"6hPa 以下になるまで真空引きした後、真空度を lOOhPaとし基板 1を 1100°Cに昇温した。 温度が安定したところで、基板 1を 900rpmで回転させ、原料となるトリメチルアルミ- ゥム（TMA)を 100cm3Zmin、アンモニアを 12リットル Zminの流量で基板 1の表面 に導入し GaN力 成るバッファ層 2の成長を行った。成長時間は 4minでバッファ層 2 の膜厚は 50nm程度である。
[0020] その後、トリメチルガリウム（TMG)を 100cm3Zmin、アンモニアを 12リットル Zmin の流量でバッファ層 2の上に導入して GaN層力 成るチャネル層 3の成長を行った。 成長時間は lOOOsecで、チャネル層 3の膜厚は 800nmであった。次に、トリメチルァ ノレ^ -ヮム (TMA) 50cm Z mm、トリメチルガリウム（TMG)を 100cm3Zmin、ァ ンモ-ァを 12リットル Zminの流量で導入し、 Al Ga N層から成る電子供給層 4
0.25 0.75
の成長を行った。成長時間は 40secで、電子供給層 4の膜厚は 20nmである。このよ うにして、図 1に示した半導体装置の構造 (電極部分を除く。）が完成する。 [0021] (2)電極形成工程
電子供給層 4上に、例えばプラズマ CVD (Chemical Vapor Deposition)〖こより、 SiO 膜を形成する。 SiO膜の厚さは 300nm程度である。次に、パターユングを行って、
2 2
ゲート電極 Gを形成すべき箇所の SiO膜をマスクして、ソース電極 Sとドレイン電極 D
2
を形成すべき箇所を開口して電子供給層 4の表面を表出させ、そこに、 Ti、 Alと Siの 合金膜、 Moを順次蒸着してソース電極 Sとドレイン電極 Dを形成した。その後、 900 °Cで 1分の熱処理をおこなった。 Ti層 5の厚さは 0. 025 μ m、 Alと Siの合金層 6の厚 さは 0. 10 /z mであり、 Al : Siの糸且成比は 0. 88 : 0. 12である。次いで、逆に、ソース 電極 S、ドレイン電極 Dの上をマスクし、ゲート電極 Gとなる部分に開口部を設けた Si Oマスクを形成し、 Ni、 Auを順次蒸着してゲート電極 Gを形成し、図 1に示した電界
2
効果トランジスタを製作する。このようにして作製されたソース電極 Sおよびドレイン電 極 Dの接触比抵抗は 0. 5 Ω mmであった。
[0022] 熱処理後の電極部の断面をォージェ観察したところ、 Ti層には A1が拡散し、 Ti : Al 組成比がほぼ 25 : 60で厚さ 0. 025 111の1^ 1層が形成されてぃた。また、 TiAl層 上の AlSi層には Moが拡散し、 Al : Si : Mo組成比がほぼ 57 : 7 : 10の厚さ0. Ι μ ηι の混晶相が形成されていた。以上のように、熱処理によって、電極を構成する元素の 拡散は見られたが、電極表面のモフォロジ一は、熱処理前に比べ遜色のないもので あり、ワイヤボンディングに際しても問題は見られな力つた。
[0023] (第 2の実施形態）
図 3は本発明に係る III V族窒化物系化合物半導体装置の第 2の実施形態である GaN系半導体電界効果トランジスタの断面図である。第 1の実施形態に示す半導体 作製工程と同様にして、半導体部分を作製する。電極形成工程において、ソース電 極 S 'とドレイン電極 D 'を形成すべき箇所に厚さ 0. 025 111の1層5、厚さ0. 010 mの Si層 8、厚さ 0. 090 mの A1層 9をこの順に順次蒸着し、さらに Mo層 7を蒸着し た。さらにゲート電極部に Ni層 10、 Au層 11を蒸着してゲート電極 Gを形成した。そ の後、 900°Cで 1分の熱処理をおこなったところ、ソース電極 S，およびドレイン電極 D ，の内部では、 Siと A1の混晶相が形成されており、接触比抵抗は 0. 5 Ω πιπιであった [0024] なお、このように Siと Alの混晶相を形成することによって、その混晶相の下部および 上部には、それぞれ混晶しきれなカゝつた Si層と A1層とが残存する場合がある。この場 合、 Ti層 5上に、 Si層、 Siと A1の混晶相からなる層、 A1層がこの順に積層された構成 のソース電極 S，およびドレイン電極 D，が形成される。
[0025] (第 3の実施形態）
図 4は本発明に係る III V族窒化物系化合物半導体装置の第 3の実施形態である GaN系半導体電界効果トランジスタの断面図である。図 4に示すように、この第 3の 実施形態に力かる GaN系半導体電界効果トランジスタは、第 1の実施形態にかかる GaN系半導体電界効果トランジスタの構成をもとに、ソース電極 Sおよびドレイン電 極 Dの最上層に Ti層 12をさらに形成したソース電極 S"およびドレイン電極 D"を備え る。また、ソース電極 S"上およびドレイン電極 D"上には、 SiOx、 SiNx等からなる絶 縁保護膜 13を備える。
[0026] このようにソース電極 Sおよびドレイン電極 Dの最上層、つまり各電極と絶縁保護膜 13との境界部に密着層として T遷を形成することで、 Mo層 7上に直に絶縁保護膜 1 3を形成する場合に比して、各電極に対する絶縁保護膜 13の密着性を向上させるこ とができる。なお、 Mo層 7は、 Nb、 Ta、 W、 Re、 Os、 Ni、 Ptまたは Irからなる層に置 き換えることが可能であり、この各場合について最上層に Ti層を形成することで、絶 縁保護膜 13の密着性を向上させることができる。また、 Mo層 7に替えて Ti層を設け 、その上に絶縁保護膜 13を形成してもよい。
[0027] この第 3の実施形態に力かる GaN系半導体電界効果トランジスタは、第 1の実施形 態に力かる GaN系半導体電界効果トランジスタと同様の工程で形成される。ただし、 電極形成工程では、 Mo層 7を蒸着し、密着層としての Ti層を蒸着した後、熱処理を 行ってソース電極 Sおよびドレイン電極 Dを形成する。さらに、ゲート電極 Gを形成し た後、絶縁保護膜 13を蒸着する。なお、 Mo層 7を蒸着し、熱処理を行った後、密着 層としての Ti層を設けることもできるが、製造工程を簡略化する上では、 T遷を蒸着 した後に熱処理を行う方が好まし 、。
産業上の利用可能性
[0028] 以上のように、本発明にかかる III V族窒化物系化合物半導体装置および電極形 成方法は、 m V族窒化物系化合物半導体の n型層に低接触抵抗の電極を形成し た III V族窒化物系化合物半導体装置およびその電極形成方法に有用であり、特 に、接触比抵抗が小さい電極を形成した GaN系半導体装置およびその電極形成方 法に適している。

Claims

請求の範囲
[1] m V族窒化物系化合物半導体カゝら成る n型層の表面に形成される電極の材料が 少なくとも、 Ti、 Al、 Siを含んでいることを特徴とする III— V族窒化物系化合物半導 体装置。
[2] 前記電極は III V族窒化物系化合物半導体力 成る n型層の表面に少なくとも第 1 の層と第 2の層がこの順に積層された電極であって、
該第 1の層は少なくとも Tiを含み、該第 2の層は少なくとも A1と Siを含んでいることを 特徴とする請求項 1に記載の III V族窒化物系化合物半導体装置。
[3] 前記第 2の層は、主に A1と Siの混晶相からなる層を含むことを特徴とする請求項 2 に記載の III V族窒化物系化合物半導体装置。
[4] 前記第 2の層は、 Si層と A1層がこの順に Ti層上に積層された構成となっていること を特徴とする請求項 2又は 3に記載の III V族窒化物系化合物半導体装置。
[5] 前記電極は Mo、 Nb、 Ta、 W、 Re、 Os、 Ni、 Pt、 Ir、 Tから選ばれる 1種又は複数 種力もなる層が Ti、 Al、 Siを含む層にさらに積層されていることを特徴とする請求項 1
〜4のいずれか 1項に記載の III V族窒化物系化合物半導体装置。
[6] 前記電極上に絶縁保護膜を備え、
前記電極は、前記絶縁保護膜との境界部に Ti層を有することを特徴とする請求項
1〜5のいずれか一つに記載の III V族窒化物系化合物半導体装置。
[7] III V族窒化物系化合物半導体に電極を形成する方法であって、該電極が少なく とも Ti、 Al、 Siを含む層を有しており、
III V族窒化物系化合物半導体力も成る n型層の表面に少なくとも Tiからなる第 1 の層と、 A1と Siからなる第 2の層を積層することを特徴とする III— V族窒化物系化合 物半導体の電極形成方法。
[8] III V族窒化物系化合物半導体に電極を形成する方法であって、該電極が少なく とも Ti、 Al、 Siを含む層を有しており、
III V族窒化物系化合物半導体力も成る n型層の表面に少なくとも Tiからなる層と
、 S ゝらなる層と、 A1からなる層をこの順に積層した後、熱処理することを特徴とする II
I V族窒化物系化合物半導体の電極形成方法。
[9] 前記 Ti、 Al、 Siを含む層に、さらに Mo、 Nb、 Ta、 W、 Re、 Os、 Ni、 Pt、 Ir、 1から 選ばれる 1種又は複数種力 なる層を積層することを特徴とする請求項 7又は 8に記 載の III V族窒化物系化合物半導体の電極形成方法。
[10] 最上層に Ti層を形成することを特徴とする請求項 7〜9のいずれか一つに記載の III
V族窒化物系化合物半導体の電極形成方法。
PCT/JP2006/310484 2005-06-03 2006-05-25 Iii－ｖ族窒化物系化合物半導体装置、及び電極形成方法 WO2006129553A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007505316A JP5242156B2 (ja) 2005-06-03 2006-05-25 Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
EP06746863A EP1887618A4 (en) 2005-06-03 2006-05-25 III-V GROUP NITRIDE COMPOUND SEMICONDUCTOR DEVICE AND ELECTRODE FORMATION METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005163858 2005-06-03
JP2005-163858 2005-06-03

Publications (1)

Publication Number Publication Date
WO2006129553A1 true WO2006129553A1 (ja) 2006-12-07

Family

ID=37481482

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310484 WO2006129553A1 (ja) 2005-06-03 2006-05-25 Iii－ｖ族窒化物系化合物半導体装置、及び電極形成方法

Country Status (6)

Country Link
US (1) US20080006846A1 (ja)
EP (1) EP1887618A4 (ja)
JP (1) JP5242156B2 (ja)
KR (1) KR20080011647A (ja)
CN (1) CN101138074A (ja)
WO (1) WO2006129553A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014195A1 (ja) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
JP2009124001A (ja) * 2007-11-16 2009-06-04 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
CN101958345A (zh) * 2007-03-30 2011-01-26 富士通株式会社 化合物半导体器件及其制造方法
JP2013229499A (ja) * 2012-04-26 2013-11-07 Rohm Co Ltd 窒化物半導体装置およびその製造方法
JP2014515562A (ja) * 2011-06-03 2014-06-30 レイセオン カンパニー 金フリー・オーミックコンタクト
CN110205673A (zh) * 2019-05-17 2019-09-06 中国科学院上海技术物理研究所 一种基于气态源分子束外延的大失配InGaAs材料生长方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192683B2 (ja) * 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP5685020B2 (ja) 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
JP7068577B2 (ja) 2018-03-28 2022-05-17 日亜化学工業株式会社 窒化物半導体発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320984A (ja) * 1996-05-31 1997-12-12 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH1140852A (ja) * 1997-07-16 1999-02-12 Sanyo Electric Co Ltd ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物系化合物半導体への電極形成方法
JP2004111910A (ja) * 2002-07-25 2004-04-08 Matsushita Electric Ind Co Ltd コンタクト形成方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154364B2 (ja) * 1994-01-28 2001-04-09 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
JPH118410A (ja) * 1997-06-18 1999-01-12 Nichia Chem Ind Ltd ｎ型窒化物半導体の電極
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP2003282479A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320984A (ja) * 1996-05-31 1997-12-12 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH1140852A (ja) * 1997-07-16 1999-02-12 Sanyo Electric Co Ltd ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物系化合物半導体への電極形成方法
JP2004111910A (ja) * 2002-07-25 2004-04-08 Matsushita Electric Ind Co Ltd コンタクト形成方法および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1887618A4 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958345A (zh) * 2007-03-30 2011-01-26 富士通株式会社 化合物半导体器件及其制造方法
US8440549B2 (en) 2007-03-30 2013-05-14 Fujitsu Limited Compound semiconductor device including aln layer of controlled skewness
WO2009014195A1 (ja) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
JP2009049391A (ja) * 2007-07-24 2009-03-05 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
JP2009124001A (ja) * 2007-11-16 2009-06-04 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2014515562A (ja) * 2011-06-03 2014-06-30 レイセオン カンパニー 金フリー・オーミックコンタクト
JP2013229499A (ja) * 2012-04-26 2013-11-07 Rohm Co Ltd 窒化物半導体装置およびその製造方法
CN110205673A (zh) * 2019-05-17 2019-09-06 中国科学院上海技术物理研究所 一种基于气态源分子束外延的大失配InGaAs材料生长方法
CN110205673B (zh) * 2019-05-17 2021-01-01 中国科学院上海技术物理研究所 一种基于气态源分子束外延的大失配InGaAs材料生长方法

Also Published As

Publication number Publication date
EP1887618A1 (en) 2008-02-13
CN101138074A (zh) 2008-03-05
JPWO2006129553A1 (ja) 2008-12-25
JP5242156B2 (ja) 2013-07-24
US20080006846A1 (en) 2008-01-10
EP1887618A4 (en) 2009-07-22
KR20080011647A (ko) 2008-02-05

Similar Documents

Publication Publication Date Title
JP5242156B2 (ja) Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
JP4224737B2 (ja) 半導体素子
CN100377364C (zh) 半导体器件及其制备方法
JP4381380B2 (ja) 半導体装置及びその製造方法
JP4530171B2 (ja) 半導体装置
US8729603B2 (en) GaN-based semiconductor element
WO2005074019A1 (ja) 半導体装置
JP2003059948A (ja) 半導体装置及びその製造方法
CN101853881A (zh) 半导体装置以及半导体装置的制造方法
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
JP2013247196A (ja) 窒化物半導体装置およびその製造方法
US9484425B2 (en) Biased reactive refractory metal nitride capped contact of group III-V semiconductor device
CN103035696A (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
JP4906023B2 (ja) ＧａＮ系半導体装置
JP5217151B2 (ja) 電界効果トランジスタ及びその製造方法
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
JP5128060B2 (ja) 半導体素子および半導体素子の製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP2007088252A5 (ja)
JP2007088252A (ja) 電界効果トランジスタ
JP6838257B2 (ja) 半導体装置
JP2006261474A (ja) 窒化物系半導体デバイス
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680007935.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007505316

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006746863

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11839895

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077020807

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2006746863

Country of ref document: EP