JP2009049391A - 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置 - Google Patents

半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置 Download PDF

Info

Publication number
JP2009049391A
JP2009049391A JP2008187792A JP2008187792A JP2009049391A JP 2009049391 A JP2009049391 A JP 2009049391A JP 2008187792 A JP2008187792 A JP 2008187792A JP 2008187792 A JP2008187792 A JP 2008187792A JP 2009049391 A JP2009049391 A JP 2009049391A
Authority
JP
Japan
Prior art keywords
layer
metal
semiconductor layer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008187792A
Other languages
English (en)
Other versions
JP5357457B2 (ja
Inventor
Hiroyuki Sazawa
洋幸 佐沢
Yoshiaki Honda
祥晃 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008187792A priority Critical patent/JP5357457B2/ja
Publication of JP2009049391A publication Critical patent/JP2009049391A/ja
Application granted granted Critical
Publication of JP5357457B2 publication Critical patent/JP5357457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0891Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】GaN系半導体装置において、金属コンタクトの接触抵抗を低減する。
【解決手段】NおよびGaを含む半導体層と、半導体層にオーミック接続される導電層と、半導体層と導電層との界面に金属が分布して存在する金属分布領域と、半導体層に金属の原子が侵入して存在する金属侵入領域と、を備える半導体装置を提供する。金属分布領域および金属侵入領域は、半導体層の上層に金属を主成分とする金属層、金属の拡散を防止する拡散防止層および導電層を順次形成して、金属層、拡散防止層および導電層を熱処理することにより形成されるものとすることができる。
【選択図】図1

Description

本発明は、半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置に関する。特に、本発明は、半導体層にオーミック接続される電極の接触抵抗を低減する半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置に関する。
たとえば非特許文献1は、AlGaNおよびGaNの半導体構造を有する電界効果トランジスタにおいて、金属電極のコンタクト抵抗を低減する金属膜組成、金属膜厚およびアニールの条件を開示する。当該文献によれば、金属膜組成としてTi、Al、NiおよびAuの積層構造を採用して、各層の膜厚を各々30nm、180nm、40nmおよび150nmとする。そして、窒素ガス雰囲気におけるRTA(Rapid Thermal Annealing)処理を900℃、30秒の条件で実行することにより、7.3×10−7Ωcmの特性接触抵抗が得られたと報告している。
B.Jacob他著、「Optimisation of the Ti/Al/Ni/Au ohmic contact on AlGaN/GaN FET structures」、Journal of Crystal Growth、241巻、2002年、P15−18
前記文献に開示の技術によれば、金属コンタクトの構造およびRTAの処理条件を最適化することにより接触抵抗の低減を実現できる。しかし、同文献にも開示の通り、最適条件からずれると接触抵抗は著しく増大する。同文献は、あくまでも接触抵抗低減を中心観点とした金属コンタクトの特定条件下における最適化条件を開示しているに過ぎない。製造条件に敏感でない金属コンタクトの接触抵抗低減技術の提供が望まれる。
上記課題を解決するために、本発明の第1の形態においては、NおよびGaを含む半導体層と、半導体層にオーミック接続される導電層と、半導体層と導電層との界面に金属が分布して存在する金属分布領域と、半導体層に金属の原子が侵入して存在する金属侵入領域と、を備える半導体装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態の半導体装置100の一部断面を示す。本実施形態の半導体装置100はたとえばFET(Field Effect Transistor)であってよく、図1に示す断面は、たとえばFETのソースあるいはドレインのコンタクト部分を示す。半導体装置100は、基板102、第1半導体層104、第2半導体層106、導電層108、金属分布領域110および金属侵入領域112を備える。
基板102は、たとえば単結晶Al(サファイア)、SiC、Si等であってよく、これら単結晶Al等の表面にGaN単結晶のエピタキシャル成長層を含んでもよい。エピタキシャル成長法として、たとえば有機金属気相成長法、分子線エピタキシャル成長法を例示できる。
第1半導体層104および第2半導体層106は、NおよびGaを含む半導体層の一例である。第1半導体層104および第2半導体層106の界面は、NおよびGaを含む半導体のヘテロ接合界面の一例である。第1半導体層104および第2半導体層106には、Gaと置換して混晶を構成する3族元素、たとえばAlが含まれてもよい。具体的には、第1半導体層104および第2半導体層106として、AlGa1−xN(0≦x≦1)で表される半導体層が挙げられる。第1半導体層104として、たとえばGaN層(上式でx=0)が例示できる。第2半導体層106として、たとえばAlGa1−xN(0<x<1)層が例示できる。
GaN層およびAlGaN層は、たとえば有機金属気相成長法または分子線エピタキシャル成長法等のエピタキシャル成長法により形成できる。GaN層およびAlGaN層は、不純物が導入されない真性半導体層であってよく、P型またはN型の伝導型となる不純物が導入されてもよい。
導電層108は、第2半導体層106にオーミック接続される。導電層108は、半導体装置100のオーミックコンタクト電極として機能する。また、導電層108は、金属侵入領域112を介して第1半導体層104にオーミック接続されてもよい。導電層108の主成分としてAlを例示できる。導電層108は、たとえば金属のスパッタリングあるいは蒸着による膜形成とフォトリソグラフィ法を用いたパターニングにより形成できる。
導電層108は、たとえばAlの単一層であってもよく、複数の材料が積層された多層積層構造であってもよい。たとえば導電層108の上層に、導電性の中間層およびキャップ層が形成されてもよい。中間層は、導電層108とキャップ層との間の接着層または相溶防止層として、キャップ層は導電層108の酸化防止層またはボールアップ防止層として機能させることができる。中間層として、Ni、Ta、Nb、W、Pt、MoあるいはAuを例示できる。キャップ層として、Ni、Ta、Nb、W、Pt、MoあるいはAuを例示できる。
金属分布領域110は、第2半導体層106と導電層108との界面に存在して、金属分布領域110には、金属が均一に分布して存在する。金属分布領域110に分布する金属として、Tiが例示できる。なお、金属分布領域110に分布する金属は、金属分布領域110にだけ存在するわけではなく、導電層108にも存在してよい。
金属侵入領域112は、少なくとも第2半導体層106に存在して、金属侵入領域112には、金属分布領域110に分布する金属と同種の金属の原子が侵入して存在する。金属侵入領域112は、第2半導体層106を貫通して第1半導体層104にも存在してよい。なお、図1において金属侵入領域112の断面形状を擬似的に円形で表示するが、円形には限られない。
本実施形態の半導体装置100では、半導体層である第2半導体層106に金属侵入領域112が形成されるので、オーミックコンタクト電極として機能する導電層108のコンタクト抵抗を低減できる。当該コンタクト抵抗の低減効果は、金属侵入領域112の形成という物理的な性状によって得られるものであり、製造プロセス条件の最適化等によって得られる効果を超越する。
金属侵入領域112に侵入する金属としてTiを例示できる。Tiは、第1半導体層104または第2半導体層106に含まれるNと化合してTiNを構成してもよい。TiNは仕事関数が小さいから、金属侵入領域112内のTiがTiNを構成することにより、金属と半導体の間の障壁を低減して、さらにコンタクト抵抗を低減できる。
金属侵入領域112は、半導体層である第2半導体層106における界面と平行な面内において不均一に形成されている。これにより、金属侵入領域112と第1半導体層104または第2半導体層106との接触面積が大きくなり、コンタクト抵抗を低減できる。また、金属侵入領域112は、第2半導体層106における侵入深さが6nm以上の領域に達して形成されている。これにより、金属侵入領域112の半導体層内における接触面積を増大して、コンタクト抵抗を低減できる。
金属侵入領域112は、第1半導体層104と第2半導体層106との接合界面つまりヘテロ接合界面に達して形成されてもよい。当該ヘテロ接合界面に2次元電子ガスを形成してチャネルとする高電子移動度トランジスタのようなデバイスに適用すれば、導電層108とチャネル領域との間を低抵抗の金属侵入領域112で接続できる。その結果、導電層108からチャネル領域に至る経路の抵抗を低減できる。
金属侵入領域112は、当該ヘテロ接合界面に達しない半導体層の領域つまり第2半導体層106に形成されてもよい。たとえば複数のヘテロ接合によって量子井戸を形成する場合に、当該量子井戸内での侵入金属によるキャリアの散乱を抑制できる。
金属侵入領域112に侵入する金属は、導電層108に比較して金属侵入領域112に多く存在してよい。また、金属侵入領域112における金属の濃度は、モル分率1%以上100%未満の範囲であってよい。金属侵入領域112におけるGaの濃度は、金属侵入領域112以外の第1半導体層104および第2半導体層106におけるGaの濃度より低くてよく、たとえば50%以上低く形成されてよい。金属侵入領域112は、その周囲に3族元素たとえばAlが存在してよい。つまり第1半導体層104および第2半導体層106おいて金属侵入領域112を囲んで3族元素たとえばAlが存在してよい。
これら金属侵入領域112の特徴的な性状は、金属分布領域110および金属侵入領域112が以下のような方法によって形成されることにより得られる。すなわち、第1半導体層104および第2半導体層106の上層に金属(たとえばTi)を主成分とする金属層を形成する。当該金属層を構成する金属(たとえばTi)の拡散を防止する拡散防止層を形成する。さらに導電層108を形成して、金属層、拡散防止層および導電層108を熱処理することにより金属分布領域110および金属侵入領域112が形成される。拡散防止層を構成する材料は、導電層108を構成する材料たとえばAlの融点より高い融点を有することができる。
図2〜図6は、半導体装置100の製造工程における断面の一例を示す。図2に示すように、たとえばサファイアで例示される基板102上に、たとえばGaNで例示される第1半導体層104を形成した後に、さらにたとえばAlGaNで例示される第2半導体層106を形成する。第1半導体層104および第2半導体層106は、有機金属気相成長法、分子線エピタキシャル成長法等のエピタキシャル成長法により形成できる。第1半導体層104の膜厚としてたとえば2μmが、第2半導体層106の膜厚として30nmが例示できる。第1半導体層104および第2半導体層106には、半導体装置100のデバイス構成に応じて、適宜ドナーまたはアクセプタとなる不純物を導入できる。
図3に示すように、第2半導体層106の上面にパターニングされたレジスト膜120を形成する。レジスト膜120は、第2半導体層106上の全面にレジストを塗布して、導電層108を形成する領域に開口が形成されるようフォトリソグラフィによりパターニングする。なお、導電層108を形成するためのレジスト膜120の形成前に、半導体装置100のデバイス構成に応じたプロセスを完了できる。たとえばFETのソース領域およびドレイン領域への不純物のイオン打ち込みおよびアニール、ゲート電極の形成等のプロセスを完了してよい。
図4に示すように、レジスト膜120を形成した第2半導体層106の上面に、金属層130、拡散防止層132、導電層134、中間層136およびキャップ層138を順次形成する。金属層130、拡散防止層132、導電層134、中間層136およびキャップ層138は、たとえば蒸着法、スパッタリング法その他の金属薄膜堆積法により形成できる。金属層130は、金属分布領域110および金属侵入領域112を形成する金属を含む。拡散防止層132は、金属層130を構成する金属の拡散を防止する。導電層134は、加工されて導電層108になる。
金属層130を主に構成する金属としてTiが例示でき、Ti層の膜厚として20nmが例示できる。導電層134を主に構成する材料としてAlが例示でき、Al層の膜厚として180nmが例示できる。中間層136を主に構成する金属としてNiが例示でき、Ni層の膜厚として25nmが例示できる。キャップ層138を主に構成する金属としてAuが例示でき、Au膜の膜厚として30nmが例示できる。なお、中間層136およびキャップ層138を構成する材料として、他にTa、Nb、W、PtまたはMoを適用できる。
拡散防止層132を構成する材料は、導電層134を構成する材料の融点より高い融点を有する。拡散防止層132が導電層134より高い融点を有するので、導電層134が溶融する状態においても金属層130を構成する金属の導電層134への拡散を防止できる。拡散防止層132を主に構成する材料としてAu、Ag、Cu、W、Mo、Cr、Nb、Pt、PdおよびSiが例示できるが、前記例示した金属のうちAu、Ag、Cu、Pt 、Pd、Siが好ましい。拡散防止層132を主に構成する材料としてさらにAu、Ag、Cu、Siがより好ましく、特にAuが好ましい。
拡散防止層132は、前記例示したAu、Ag、Cu、W、Mo、Cr、Nb、Pt、PdおよびSiから選択されたいずれかの材料、またはこれらの合金、またはこれらの窒化物もしくは酸化物であってよい。これらの中でも、何れかの金属、またはこれらの合金が好ましい。拡散防止層132は、10nm以上500nm以下、好ましくは15nm以上200nm以下、さらに好ましくは25nm以上80nm以下の膜厚で形成できる。
図5に示すように、たとえばレジスト膜120を剥離して、パターニングされた金属層140、拡散防止層142、導電層144、中間層146およびキャップ層148を形成する。ここではレジスト膜120を剥離することによるリフトオフ法によるパターニングを例示するが、ドライエッチング等によってパターニングを実行してもよい。
図6に示すように、金属層140、拡散防止層142、導電層144、中間層146およびキャップ層148の形成後に、たとえばRTAによる熱処理を施す。当該熱処理により、金属層140は溶融または軟化して、金属層140を構成する金属は、第1半導体層104および第2半導体層106に拡散する。一方、金属層140の上層には拡散防止層142が存在するので、導電層144の方向への金属層140を構成する金属の拡散は抑制される。そのため金属層140を構成する金属は、より強い濃度勾配を受けて第1半導体層104および第2半導体層106の方向に拡散する。この結果、金属分布領域110および金属侵入領域112が形成される。
上記熱処理によって、導電層144も溶融または軟化して、拡散防止層142、中間層146およびキャップ層148が原形を止めないほどに融合される場合がある。このような場合、熱処理の結果形成される導電層108は、導電層144を構成する元素に加えて、これら拡散防止層142、中間層146およびキャップ層148を構成する元素を含んで形成されることになる。なお、中間層146およびキャップ層148を形成しない場合も本実施形態の半導体装置100を構成することは可能であり、このような場合には熱処理の結果形成された導電層108に中間層146およびキャップ層148を構成する元素を含まないことは言うまでもない。
熱処理は、650℃以上900℃以下の温度範囲で実行でき、750℃以上900℃以下の温度範囲が好ましく、790℃以上870℃以下の温度範囲がさらに好ましい。本実施形態における熱処理の条件として、窒素雰囲気、熱処理温度800℃、処理時間30秒が例示できる。以上のような処理により、図1に示すコンタクト部分を有する半導体装置100が製造できる。
表1は、上記のようにして製造した半導体装置100におけるコンタクト部分の接触抵抗の評価結果を示す。実施例1〜4において、拡散防止層142(拡散防止層132)であるAu層の膜厚を変化させて、接触抵抗を評価した。また、各実施例におけるコンタクト部分の断面を、TEM(Transmission Electron Microscope)およびEDX(Energy Dispersive X−ray spectrometer)で観察して、金属侵入領域112の大きさをTi進入深さとして評価した。
実施例1〜4において、金属層140(金属層130)であるTi層の膜厚を20nm、導電層144(導電層134)であるAl層の膜厚を180nmとした。また実施例1〜4において、中間層146(中間層136)であるNi層の膜厚を25nm、キャップ層148(キャップ層138)であるAu層の膜厚を30nmとした。拡散防止層142(拡散防止層132)であるAu層の膜厚は、実施例1では60nm、実施例2では30nm、実施例3では20nm、実施例4では10nmとした。熱処理は、何れの実施例においても、窒素雰囲気、800℃、30秒の条件におけるRTA処理とした。
接触抵抗として、TLM(Transmission Line Model)法による特性接触抵抗を2端子プロービングにより評価した。Ti進入深さは、TEMによる断面観察および同視野でのEDXによるTiプロファイルの観察から、Ti濃度の高い領域を金属侵入領域112として特定して、当該金属侵入領域112の深さ方向への到達距離として評価した。また、比較例1として、拡散防止層142(拡散防止層132)を備えないものを作成して、実施例と同様に評価した。
図7は、表1に示す特性接触抵抗およびTi進入深さをAu膜厚の関数として示す。特性接触抵抗は対数で示す。図7において、黒四角のプロットは、対数特性接触抵抗の実測値を示しており、黒丸のプロットは、Ti侵入深さの実測値を示している。×印は比較例1の特性接触抵抗値を示している。実線202および実線204は対数特性接触抵抗の実験直線を示しており、破線206はTi侵入深さの実験曲線を示す。
図7より、拡散防止層142(拡散防止層132)であるAu層の膜厚が大きいほど、特性接触抵抗が低下していることがわかる。また、Au膜厚が大きいほど、Ti進入深さが大きくなることがわかる。当該結果は、拡散防止層142(拡散防止層132)の接触抵抗低下に対する効果を直接示しており、Ti進入深さが大きいほど特性接触抵抗が低下することを示している。
また、図7の結果は、10nm程度のAu膜厚で、比較例1の半分程度の接触抵抗に低減できることを示しており、Au膜厚が10nm以上で大きな接触抵抗低減効果が得られていることを示している。なお、実線202および実線204の実験直線は、Au膜厚が20〜30nmの範囲にあるとき対数特性接触抵抗の変曲点が存在することを示している。これは、接触抵抗低減のメカニズムが変化していることを示唆していると考えられる。同様の示唆は、破線206の実験曲線がAu膜厚30nm付近を境に変曲していることからも読み取れる。すなわち、60nmを大きく超えてAu膜厚を増加させたとしても大きな接触抵抗の低減効果が望み難くなることを示唆している。
以上のことから、接触抵抗低減の効果を得るには、拡散防止層142(拡散防止層132)であるAu層の膜厚を10nm以上好ましくは25nm以上とするのがよく、Au膜厚の上限値は、加工容易性を考慮して500nm以下とするのが好ましい。Au膜厚が30nm以上になると接触抵抗低減の効果が減退すること、および加工容易性をさらに考慮して、Au膜厚の上限値は200nm以下あるいは80nm以下とすることがさらに好ましい。
表2は、熱処理温度以外の半導体装置100の製造条件を実施例2と同様にした半導体装置100におけるコンタクト部分の接触抵抗の評価結果を示す。実施例5、実施例6および実施例7の各熱処理温度は、750℃、850℃、900℃とした。
図8は、実施例2および実施例5〜7の特性接触抵抗を熱処理温度の関数として示す。黒丸のプロットは実測値を、実線は実験曲線を示す。図8より、特性接触抵抗を小さくする最適の熱処理温度があることがわかる。熱処理温度は、750℃以上900℃以下の温度範囲が好ましく、790℃以上870℃以下の温度範囲がさらに好ましい。
表3は、半導体装置100におけるコンタクト部分の接触抵抗の評価結果およびTi進入深さを示す。表3において、実施例8は、Al組成0.465のAlGaN層を形成した基板(HEMT用のエピタキシャル基板)を用いて実施例1と同様の製造条件により作成した半導体装置100の例である。HEMT用のエピタキシャル基板は、例えばNTTアドバンステクノロジ株式会社のAlGaN/GaNエピウエハ(製品名)として入手することができる。
表3において、実施例9は、Al組成0.24のAlGaN層を形成した基板(HEMTエピタキシャル基板)を用いて実施例1と同様の製造条件により作成した半導体装置100の例である。表3において、実施例10は、Al組成がゼロのエピタキシャル基板を用いて実施例1と同様の製造条件により作成した半導体装置100の例である。実施例10のエピタキシャル基板は、n型の伝導型にした。n型を与えるSiの濃度は2.0×1018cm−3に制御した。
接触抵抗として、TLM(Transmission Line Model)法による特性接触抵抗を4端子プロービングにより評価した。Ti進入深さは、TEMによる断面観察および同視野でのEDXによるTiプロファイルの観察から、Ti濃度の高い領域を金属侵入領域112として特定して、当該金属侵入領域112の深さ方向への到達距離を評価した。
比較例2として、Al組成0.465のAlGaN層を形成した基板(HEMT用のエピタキシャル基板)を用いて表1の比較例1と同様の製造条件により半導体装置を作成した。比較例3として、Al組成がゼロのエピタキシャル基板を用いて表1の比較例1と同様の製造条件により半導体装置を作成した。比較例3のエピタキシャル基板は、実施例10と同様にn型の伝導型にした。比較例2および比較例3を、実施例8〜10と同様に評価した。
Al組成0.35以上のAlGaN層を形成した基板(HEMT用のエピタキシャル基板)はワイドバンドギャップが実現されることから実用上有利な基板として期待されるが、接触抵抗が大きくなることが予想される。しかし、本実施形態の技術を用いれば、表3の実施例8に示すとおり、Al組成0.35以上のAlGaN層を形成した基板(HEMT用のエピタキシャル基板)を用いても、実施例9に示すAl組成が0.24程度の従前の半導体装置100と同程度の抵抗値に低減できる。さらにAl組成の大きいAlGaN層を形成した基板(HEMT用のエピタキシャル基板)を用いた場合でも、Al組成が0.24程度の従前の半導体装置100と同程度の抵抗値に低減できることが期待できる。すなわち、本実施形態の技術は、ワイドバンドギャップと、コンタクト抵抗の低いオーミック接続との双方を実現することができる。
また、Al組成が各々0.465、0.24、0の実施例8および比較例2、実施例1および比較例1、実施例10および比較例3の各特性接触抵抗の比較結果から、以下の事項が考察できる。すなわち、Al組成が0.465の実施例8と比較例2とを比較すれば、実施例8の接触抵抗は比較例2の接触抵抗よりも10−2倍程度小さく、Al組成が0.24の実施例1と比較例1とを比較すると、実施例1の接触抵抗は比較例1の接触抵抗より10−1倍程度小さい。さらにAl組成がゼロのAlGaN層を形成しないHEMT用エピタキシャル基板を用いた実施例10と比較例3とを比較すると、実施例10の接触抵抗は比較例3の接触抵抗よりも0.8倍程度小さい。
上記の結果は、何れのAl組成のHEMT用のエピタキシャル基板を用いた場合でも、本実施形態の技術の適用により接触抵抗が小さくなったことを示すとともに、Al組成が大きくなるに従い、本実施形態の技術による効果が大きくなることを示している。すなわち、Al組成が0、0.24、0.465と大きくなるに従い、本実施形態の技術を適用する実施例と比較例との接触抵抗の減少度合いは0.8倍、0.1倍、0.01倍と大きくなり、Al組成が0.465を超えてさらに大きくなった場合にも、接触抵抗の減少の度合いがさらに大きくなることが期待できる。
図9は、実施例2の製造条件による半導体装置100のコンタクト部分を観察したTEM像を示す。第1半導体層104と第2半導体層106の境界が判読し難いので同一領域として符号を付しているが、第1半導体層104の上層に第2半導体層106が形成されている。第2半導体層106の上層には導電層108が形成されている。第2半導体層106と導電層108との境界には界面IFが形成される。
図10は、図9のTEM像と同一視野でのEDXによるTiマッピング像を示す。Ti濃度が大きいほど白く表示される。図9から、第2半導体層106と導電層108との界面IFに白く表示される領域、すなわち金属分布領域110が形成されていることがわかる。また、第1半導体層104および第2半導体層106の領域に白く表示される円形の領域、すなわち金属侵入領域112が形成されていることがわかる。図10に示すように金属侵入領域112は界面IFが属する平面において不均一に形成されている。
図11は、図9のTEM像と同一視野でのEDXによるGaマッピング像を示す。Ga濃度が大きいほど白く表示される。図11から、金属侵入領域112が形成されている領域のGa濃度が低下していることがわかる。本実施例2における金属侵入領域112でのGa濃度の低下は、金属侵入領域112ではない領域と比較して10〜43%に低下していると測定される。
図12は、図9のTEM像と同一視野でのEDXによるAlマッピング像を示す。Al濃度が大きいほど白く表示される。図12から、金属侵入領域112の周囲がAlによって囲まれていることがわかる。
図13は、比較例1におけるTEM像を示す。図13において第1半導体層104と第2半導体層106との境界が判別できるので符号を分けて表示した。図9と同様に、第2半導体層106の上層に導電層108が形成され、第2半導体層106と導電層108との境界には界面IFが形成されている。
図14は、図13のTEM像と同一視野でのEDXによるTiマッピング像を示す。Ti濃度が大きいほど白く表示される。比較例1においては、図10に示すような金属侵入領域112が形成されていないことがわかる。このことからも接触抵抗の低減は、金属侵入領域112が形成されることに起因することが強く支持される。なお、比較例1におけるTiの進入深さは5nm以下と観測される。
また図14に示すように、比較例1においては、Ti濃度の高い領域は導電層108に形成されている。一方図10に示すように、実施例2においては、Ti濃度の高い領域は導電層108ではなく第1半導体層104および第2半導体層106に形成されている。すなわち、実施例2においては、Tiは導電層108より第1半導体層104および第2半導体層106に多く存在する。図14および図10を対比すれば、拡散防止層142(拡散防止層132)であるAu層の存在により、Tiの導電層108への拡散が抑制される一方、Tiの第1半導体層104および第2半導体層106への注入が発生していることがわかる。
図15は、図13のTEM像と同一視野でのEDXによるGaマッピング像を示す。Ga濃度が大きいほど白く表示される。また、図16は、図13のTEM像と同一視野でのEDXによるAlマッピング像を示す。Al濃度が大きいほど白く表示される。図15および図16においては、図11および図12に示されたような金属侵入領域112に特徴的な元素プロファイルは何ら表示されていないことがわかる。
以上説明した本実施形態の半導体装置100によれば、導電層108下部の半導体層とのコンタクト部分に、金属分布領域110および金属侵入領域112が形成される。これにより、コンタクト部分の接触抵抗が著しく低減される。なお、当該効果は金属侵入領域112という特徴的な導電領域が半導体と導電層(電極)との界面に形成されることによって得られるものであり、熱処理条件等を最適化することによってさらに接触抵抗を低減できる可能性を含むことは言うまでもない。
図17は、本実施形態の半導体装置100の一例としての発光装置300を示す。発光装置300は、第1半導体層302、第2半導体層304、第3半導体層306、電極308、金属分布領域310、金属侵入領域312、透明電極314およびコンタクトパッド316を備える。
第1半導体層302は、NおよびGaを含むたとえば第1伝導型としてn型の半導体層であってよく、第2半導体層304は、第1半導体層302と第1へテロ接合を形成する、NおよびGaを含むたとえばn型の半導体層であってよい。第2半導体層304は、キャリアの再結合による放射光を発生する。第3半導体層306は、第2半導体層304と第2ヘテロ接合を形成する、NおよびGaを含むたとえば第2伝導型としてp型の半導体層であってよい。
電極308は、第1半導体層302とオーミック接続される。金属分布領域310は、第1半導体層302と電極308との界面に金属たとえばTiが分布して存在する。金属侵入領域312は、第1半導体層302に金属たとえばTiが侵入して存在する。透明電極314は、第3半導体層306に接して形成され、コンタクトパッド316は透明電極314にコンタクトする。
発光装置300は、電極308と透明電極314との間に電流を流すことにより、第2半導体層304でキャリアの再結合を生じ、これにより発光する。発光装置300において、電極308と第1半導体層302との間には、金属分布領域310および金属侵入領域312が形成されている。このため、オーミックコンタクトの接触抵抗を低減できる。発光装置300においては、消費電力の低減、発熱量の低減、発光効率の向上が求められており、接触抵抗の低減によってこれら要求を満足できる効果が期待できる。
なお、透明電極314に代えて、電極308と同様の電極を構成できる。すなわち、透明電極314に代える電極が第3半導体層306とオーミック接続されてもよく、透明電極314に代える電極と第3半導体層306との界面に金属分布領域が形成されてもよい。そして第3半導体層306にたとえばTiを侵入させて金属侵入領域を形成してもよい。また、金属侵入領域312は、第1へテロ接合または第2へテロ接合の界面に達して形成されてもよい。
図18は、本実施形態の半導体装置100の一例としての高キャリア移動度トランジスタ400を示す。高キャリア移動度トランジスタ400は、基板402と、バッファ層404と、基板402の上層に形成されNおよびGaを含むノンドープ半導体層406と、ノンドープ半導体層406よりバンドギャップが大きくノンドープ半導体層406とヘテロ接合を形成する不純物がドープされたドープド半導体層408と、ノンドープ半導体層406とドープド半導体層408とのヘテロ接合界面に形成されたチャネル領域410と、ドープド半導体層408とショットキー接続されるゲート電極424と、ドープド半導体層408とオーミック接続されるソース電極412と、ドープド半導体層408とオーミック接続されるドレイン電極418と、ドープド半導体層408とソース電極412との界面に金属が分布して存在する金属分布領域414と、ドープド半導体層に金属の原子が侵入して存在する金属侵入領域416と、ドープド半導体層408とドレイン電極418との界面に金属が分布して存在する金属分布領域420と、ドープド半導体層408に金属の原子が侵入して存在する金属侵入領域422と、を備える。
高キャリア移動度トランジスタ400によれば、ソース電極412とドープド半導体層408との界面に金属分布領域414および金属侵入領域416が形成される。そして、ドレイン電極418とドープド半導体層408との界面に金属分布領域420および金属侵入領域422が形成される。この結果、ソースドレイン間のオン抵抗を低減できる。高周波領域で動作する高キャリア移動度トランジスタ400において、オン抵抗の低減は高周波動作を確保する上で特に効果が大きい。なお、金属侵入領域416、金属侵入領域422は、チャネル領域410に達して形成されてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本実施形態の半導体装置100の一部断面を示す。 半導体装置100の製造工程における断面の一例を示す。 半導体装置100の製造工程における断面の一例を示す。 半導体装置100の製造工程における断面の一例を示す。 半導体装置100の製造工程における断面の一例を示す。 半導体装置100の製造工程における断面の一例を示す。 表1に示す特性接触抵抗およびTi進入深さをAu膜厚の関数として示す。 実施例2および実施例5〜7の特性接触抵抗を熱処理温度の関数として示す。 実施例2の製造条件による半導体装置100のコンタクト部分を観察したTEM像を示す。 図9のTEM像と同一視野でのEDXによるTiマッピング像を示す。 図9のTEM像と同一視野でのEDXによるGaマッピング像を示す。 図9のTEM像と同一視野でのEDXによるAlマッピング像を示す。 比較例1におけるTEM像を示す。 図13のTEM像と同一視野でのEDXによるTiマッピング像を示す。 図13のTEM像と同一視野でのEDXによるGaマッピング像を示す。 図13のTEM像と同一視野でのEDXによるAlマッピング像を示す。 本実施形態の半導体装置100の一例としての発光装置300を示す。 本実施形態の半導体装置100の一例としての高キャリア移動度トランジスタ400を示す。
符号の説明
100 半導体装置
102 基板
104 第1半導体層
106 第2半導体層
108 導電層
110 金属分布領域
112 金属侵入領域
120 レジスト膜
130 金属層
132 拡散防止層
134 導電層
136 中間層
138 キャップ層
140 金属層
142 拡散防止層
144 導電層
146 中間層
148 キャップ層
300 発光装置
302 第1半導体層
304 第2半導体層
306 第3半導体層
308 電極
310 金属分布領域
312 金属侵入領域
314 透明電極
316 コンタクトパッド
400 高キャリア移動度トランジスタ
402 基板
404 バッファ層
406 ノンドープ半導体層
408 ドープド半導体層
410 チャネル領域
412 ソース電極
414 金属分布領域
416 金属侵入領域
418 ドレイン電極
420 金属分布領域
422 金属侵入領域
424 ゲート電極

Claims (30)

  1. NおよびGaを含む半導体層と、
    前記半導体層にオーミック接続される導電層と、
    前記半導体層と前記導電層との界面に金属が分布して存在する金属分布領域と、
    前記半導体層に前記金属の原子が進入して存在する金属侵入領域と、
    を備える半導体装置。
  2. 前記金属侵入領域は、前記半導体層における前記界面と平行な面内において不均一に形成されている、
    請求項1に記載の半導体装置。
  3. 前記金属侵入領域は、前記半導体層における侵入深さが6nm以上の領域に達して形成されている、
    請求項1に記載の半導体装置。
  4. 前記半導体層には、NおよびGaを含む半導体のヘテロ接合界面を有し、
    前記金属侵入領域は、前記ヘテロ接合界面に達して形成されている、
    請求項1に記載の半導体装置。
  5. 前記半導体層には、NおよびGaを含む半導体のヘテロ接合界面を有し、
    前記金属侵入領域は、前記ヘテロ接合界面に達しない前記半導体層の領域に形成されている、
    請求項1に記載の半導体装置。
  6. 前記金属は、前記導電層に比較して前記金属侵入領域に多く存在する、
    請求項1に記載の半導体装置。
  7. 前記金属侵入領域における前記金属の濃度は、モル分率1%以上100%未満の範囲である、
    請求項1に記載の半導体装置。
  8. 前記金属侵入領域におけるGaの濃度は、前記金属侵入領域以外の前記半導体層におけるGaの濃度より低い、
    請求項1に記載の半導体装置。
  9. 前記金属侵入領域におけるGaの濃度は、前記金属侵入領域以外の前記半導体層におけるGaの濃度より50%以上低い、
    請求項8に記載の半導体装置。
  10. 前記半導体層には、Gaと置換して混晶を構成する3族元素が含まれ、
    前記半導体層における前記金属侵入領域を囲んで前記3族元素が存在する、
    請求項1に記載の半導体装置。
  11. 前記3族元素がAlである、
    請求項10に記載の半導体装置。
  12. 前記導電層の上層に形成され、前記導電層の酸化を防止する導電性のキャップ層と、
    前記導電層と前記キャップ層との間に形成された導電性の中間層と、
    をさらに備える請求項1乃至請求項11の何れか一項に記載の半導体装置。
  13. 前記金属がTiである、
    請求項1乃至請求項12の何れか一項に記載の半導体装置。
  14. 前記Tiは、前記半導体層に含まれるNと化合してTiNを構成している、
    請求項13に記載の半導体装置。
  15. 前記導電層の主成分がAlである、
    請求項1乃至請求項14の何れか一項に記載の半導体装置。
  16. 前記金属分布領域および前記金属侵入領域は、前記半導体層の上層に前記金属を主成分とする金属層、前記金属の拡散を防止する拡散防止層および前記導電層を順次形成し、前記金属層、前記拡散防止層および前記導電層を熱処理することにより形成される、
    請求項1に記載の半導体装置。
  17. 前記拡散防止層を構成する材料は、前記導電層を構成する材料の融点より高い融点を有する、
    請求項16に記載の半導体装置。
  18. NおよびGaを含む半導体層を形成する段階と、
    前記半導体層の上層に金属層を形成する段階と、
    前記金属層の上層に前記金属層を構成する金属の拡散を防止する拡散防止層を形成する段階と、
    前記拡散防止層の上層に導電層を形成する段階と、
    前記半導体層、前記金属層、前記拡散防止層および前記導電層を熱処理する段階と、
    を備える半導体装置の製造方法。
  19. 前記拡散防止層を構成する材料は、前記導電層を構成する材料の融点より高い融点を有する、
    請求項18に記載の半導体装置の製造方法。
  20. 前記導電層を形成した後に、導電性の中間層および前記導電層の酸化を防止する導電性のキャップ層を形成する段階、
    をさらに備える請求項18または請求項19に記載の半導体装置の製造方法。
  21. 前記金属層を主に構成する金属がTiである、
    請求項18乃至請求項20の何れか一項に記載の半導体装置の製造方法。
  22. 前記導電層を主に構成する材料がAlである、
    請求項18乃至請求項21の何れか一項に記載の半導体装置の製造方法。
  23. 前記拡散防止層を主に構成する材料が、Au、Ag、Cu、W、Mo、Cr、Nb、Pt、PdおよびSiから選択されたいずれかの材料、またはこれらの合金、またはこれらの窒化物もしくは酸化物である、
    請求項18乃至請求項22の何れか一項に記載の半導体装置の製造方法。
  24. 前記拡散防止層を主に構成する材料がAuである、
    請求項23に記載の半導体装置の製造方法。
  25. 前記拡散防止層の膜厚を10nm以上500nm以下、好ましくは15nm以上200nm以下、さらに好ましくは25nm以上80nm以下に形成する、
    請求項24に記載の半導体装置の製造方法。
  26. 前記熱処理は、650℃以上900℃以下の温度範囲で実行する、
    請求項25に記載の半導体装置の製造方法。
  27. 基板と、
    前記基板の上層に形成され、NおよびGaを含むノンドープ半導体層と、
    前記ノンドープ半導体層よりバンドギャップが大きく前記ノンドープ半導体層とヘテロ接合を形成する不純物がドープされたドープド半導体層と、
    前記ノンドープ半導体層と前記ドープド半導体層とのヘテロ接合界面に形成されたチャネル領域と、
    前記ドープド半導体層とショットキー接続されるゲート電極と、
    前記ドープド半導体層とオーミック接続されるソース電極およびドレイン電極と、
    前記ドープド半導体層と前記ソース電極および前記ドレイン電極との界面に金属が分布して存在する金属分布領域と、
    前記ドープド半導体層に前記金属の原子が侵入して存在する金属侵入領域と、
    を備える高キャリア移動度トランジスタ。
  28. 前記金属侵入領域が前記チャネル領域に達して形成されている、
    請求項27に記載の高キャリア移動度トランジスタ。
  29. NおよびGaを含む第1伝導型の第1半導体層と、
    前記第1半導体層と第1へテロ接合を形成し、キャリアの再結合による放射光を発生する、NおよびGaを含む第1伝導型の第2半導体層と、
    前記第2半導体層と第2ヘテロ接合を形成する、NおよびGaを含む第2伝導型の第3半導体層と、
    前記第1半導体層または前記第3半導体層とオーミック接続される電極と、
    前記第1半導体層または前記第3半導体層と前記電極との界面に金属が分布して存在する金属分布領域と、
    前記第1半導体層または前記第3半導体層に前記金属の原子が侵入して存在する金属侵入領域と、
    を備える発光装置。
  30. 前記金属侵入領域が前記第1へテロ接合または前記第2へテロ接合の界面に達して形成されている、
    請求項29に記載の発光装置。
JP2008187792A 2007-07-24 2008-07-18 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置 Expired - Fee Related JP5357457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008187792A JP5357457B2 (ja) 2007-07-24 2008-07-18 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007192684 2007-07-24
JP2007192684 2007-07-24
JP2008187792A JP5357457B2 (ja) 2007-07-24 2008-07-18 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置

Publications (2)

Publication Number Publication Date
JP2009049391A true JP2009049391A (ja) 2009-03-05
JP5357457B2 JP5357457B2 (ja) 2013-12-04

Family

ID=40281442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008187792A Expired - Fee Related JP5357457B2 (ja) 2007-07-24 2008-07-18 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置

Country Status (6)

Country Link
US (1) US20100207137A1 (ja)
JP (1) JP5357457B2 (ja)
KR (1) KR20100051647A (ja)
CN (1) CN101779273B (ja)
TW (1) TW200913024A (ja)
WO (1) WO2009014195A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520014A (ja) * 2010-02-11 2013-05-30 クリー インコーポレイテッド 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
US8513705B2 (en) 2009-09-24 2013-08-20 Samsung Electronics Co., Ltd. Power electronic devices, methods of manufacturing the same, and integrated circuit modules including the same
JP2017208500A (ja) * 2016-05-20 2017-11-24 株式会社デンソー 有機トランジスタ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8844793B2 (en) 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
IT201900019980A1 (it) * 2019-10-29 2021-04-29 St Microelectronics Srl Metodo di fabbricazione di un terminale di porta di un dispositivo hemt, e dispositivo hemt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969623A (ja) * 1995-09-01 1997-03-11 Nichia Chem Ind Ltd n型窒化物半導体の電極
JPH09167857A (ja) * 1995-12-15 1997-06-24 Toshiba Corp 半導体素子及びその製造方法
JPH10303407A (ja) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2003077862A (ja) * 2001-09-06 2003-03-14 Toyoda Gosei Co Ltd III族窒化物系化合物半導体素子用のn型電極
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2006129553A1 (ja) * 2005-06-03 2006-12-07 The Furukawa Electric Co., Ltd. Iii-v族窒化物系化合物半導体装置、及び電極形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JP3299145B2 (ja) * 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のp型電極およびその形成方法
JP2004111910A (ja) * 2002-07-25 2004-04-08 Matsushita Electric Ind Co Ltd コンタクト形成方法および半導体装置
WO2005083761A1 (ja) * 2004-02-26 2005-09-09 Nec Corporation 窒化物半導体装置のオーム性電極構造
JP4733371B2 (ja) * 2004-08-18 2011-07-27 三菱化学株式会社 n型窒化物半導体用のオーミック電極およびその製造方法
JP2007066963A (ja) * 2005-08-29 2007-03-15 New Japan Radio Co Ltd 窒化物半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969623A (ja) * 1995-09-01 1997-03-11 Nichia Chem Ind Ltd n型窒化物半導体の電極
JPH09167857A (ja) * 1995-12-15 1997-06-24 Toshiba Corp 半導体素子及びその製造方法
JPH10303407A (ja) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2003077862A (ja) * 2001-09-06 2003-03-14 Toyoda Gosei Co Ltd III族窒化物系化合物半導体素子用のn型電極
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2006129553A1 (ja) * 2005-06-03 2006-12-07 The Furukawa Electric Co., Ltd. Iii-v族窒化物系化合物半導体装置、及び電極形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513705B2 (en) 2009-09-24 2013-08-20 Samsung Electronics Co., Ltd. Power electronic devices, methods of manufacturing the same, and integrated circuit modules including the same
JP2013520014A (ja) * 2010-02-11 2013-05-30 クリー インコーポレイテッド 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
JP2017208500A (ja) * 2016-05-20 2017-11-24 株式会社デンソー 有機トランジスタ

Also Published As

Publication number Publication date
TW200913024A (en) 2009-03-16
JP5357457B2 (ja) 2013-12-04
WO2009014195A1 (ja) 2009-01-29
CN101779273A (zh) 2010-07-14
KR20100051647A (ko) 2010-05-17
US20100207137A1 (en) 2010-08-19
CN101779273B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5144585B2 (ja) 半導体装置およびその製造方法
JP5357457B2 (ja) 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
TWI543380B (zh) 具有包含經氧化之鎳之閘極的半導體裝置及其相關製造方法
EP2416364A2 (en) Second Schottky Contact Metal Layer to improve Gan Schottky Diode Performance
US9153682B2 (en) Semiconductor device
CN107871784B (zh) 半导体器件
US10079296B2 (en) High electron mobility transistor with indium nitride layer
JP2011210751A (ja) Iii族窒化物半導体素子、iii族窒化物半導体素子の製造方法、および電子装置
KR101455526B1 (ko) 도펀트를 3족 질화물 구조로 주입시키는 방법 및 형성된 장치
Jia et al. AlGaN/GaN Schottky diode fabricated by Au free process
JP7025853B2 (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP2015056627A (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
CN109346521B (zh) 氮化物半导体元件
JP2011238866A (ja) 半導体装置及びその製造方法
JP2011054809A (ja) 窒化物半導体装置およびその製造方法
JP2014110320A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
KR20200133594A (ko) 쇼트키 다이오드 및 그의 제조방법
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP6090474B2 (ja) 半導体装置および半導体装置の製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP2010219384A (ja) Iii族窒化物半導体からなる半導体装置、およびその製造方法
JP5846779B2 (ja) 半導体装置及びその製造方法
JP6293394B1 (ja) 半導体装置、および、半導体装置の製造方法
Xie et al. Ta/Al/CuW low temperature ohmic contacts for GaN-on-Si HEMT
KR102137747B1 (ko) 전력 소자

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5357457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees