KR20200133594A - 쇼트키 다이오드 및 그의 제조방법 - Google Patents

쇼트키 다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20200133594A
KR20200133594A KR1020190059050A KR20190059050A KR20200133594A KR 20200133594 A KR20200133594 A KR 20200133594A KR 1020190059050 A KR1020190059050 A KR 1020190059050A KR 20190059050 A KR20190059050 A KR 20190059050A KR 20200133594 A KR20200133594 A KR 20200133594A
Authority
KR
South Korea
Prior art keywords
layer
gallium oxide
schottky
oxide layer
contact metal
Prior art date
Application number
KR1020190059050A
Other languages
English (en)
Other versions
KR102275146B1 (ko
Inventor
임유승
강태영
경신수
김호중
Original Assignee
파워큐브세미 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워큐브세미 (주) filed Critical 파워큐브세미 (주)
Priority to KR1020190059050A priority Critical patent/KR102275146B1/ko
Priority to PCT/KR2020/004013 priority patent/WO2020235796A1/ko
Priority to US17/612,831 priority patent/US20220223746A1/en
Priority to CN202080037348.1A priority patent/CN113853685A/zh
Publication of KR20200133594A publication Critical patent/KR20200133594A/ko
Application granted granted Critical
Publication of KR102275146B1 publication Critical patent/KR102275146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

쇼트키 다이오드 및 그의 제조방법을 제공한다. 상기 쇼트키 다이오드를 제공한다. 쇼트키 다이오드는 제1형 도펀트가 도핑된 반도체층인 산화갈륨층, 상기 산화갈륨층에 오믹 접촉하는 캐소드, 및 상기 산화갈륨층에 쇼트키 접촉하는 쇼트키 접촉 금속층을 구비하는 애노드를 포함한다. 상기 산화갈륨층은 상기 쇼트키 접촉 금속층과의 계면에 접하고, 상기 제1형 도펀트와 반대 도전형의 제2형 도펀트를 함유하되 상기 제2형 도펀트의 농도가 상기 쇼트키 접촉 금속층과의 계면으로부터 멀어질수록 낮은 농도를 갖는 영역인 중간층을 포함한다.

Description

쇼트키 다이오드 및 그의 제조방법{Schottky diode and method for fabricating the same}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 쇼트키 다이오드에 관한 것이다.
쇼트키 다이오드 혹은 쇼트키 배리어 다이오드는 금속과 반도체의 접합에 의해 생기는 쇼트키 장벽을 이용한 소자로서, PN 접합을 갖는 다이오드에 비해 순방향 턴-온 전압이 비교적 낮고 스위칭 속도가 빠른 장점을 가진다. 이러한 쇼트키 다이오드는 전력 반도체 소자의 스위칭 소자로 이용되고 있다.
이러한 쇼트키 다이오드로 Si 웨이퍼 상에 SiC를 에피택셜 성장시켜 SiC층을 형성한 SiC 쇼트키 다이오드, 혹은 Si 웨이퍼 상에 GaN을 에피택셜 성장시켜 GaN층을 형성한 GaN 쇼트키 다이오드가 개발되어 있다.
그러나, SiC 쇼트키 다이오드는 Si 웨이퍼와 격자 불일치가 크기 때문에 Si 웨이퍼 상에 결함이 적은 단일 결정을 가지는 층을 성장시키는 것이 곤란한 단점이 있다. GaN 쇼트키 다이오드는 AlN 등의 버퍼층을 통하지 않고서는 결정 성장이 어렵기 때문에 양산성이 양호하지 않은 문제점이 있다.
이를 해결하기 위해, 산화갈륨을 사용한 쇼트키 다이오드가 개발되고 있다. 산화갈륨은 충분히 높은 항복전압을 제공하면서 저비용으로 잉곳을 제조할 수 있는 장점이 있다.
본 발명이 해결하고자 하는 과제는, 쇼트키 장벽 높이 향상을 통해 턴-온 전압이 증가하고 누설전류가 안정된 산화갈륨 기반 쇼트키 다이오드를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 쇼트키 다이오드를 제공한다. 쇼트키 다이오드는 제1형 도펀트가 도핑된 반도체층인 산화갈륨층, 상기 산화갈륨층에 오믹 접촉하는 캐소드, 및 상기 산화갈륨층에 쇼트키 접촉하는 쇼트키 접촉 금속층을 구비하는 애노드를 포함한다. 상기 산화갈륨층은 상기 쇼트키 접촉 금속층과의 계면에 접하고, 상기 제1형 도펀트와 반대 도전형의 제2형 도펀트를 함유하되 상기 제2형 도펀트의 농도가 상기 쇼트키 접촉 금속층과의 계면으로부터 멀어질수록 낮은 농도를 갖는 영역인 중간층을 포함한다.
일 예에서, 상기 제2형 도펀트는 상기 쇼트키 접촉 금속층 내에 함유된 금속과 동일한 금속일 수 있다. 상기 쇼트키 접촉 금속층과 상기 중간층은 Ni, Co, 또는 이들의 조합을 함유할 수 있다. 다른 예에서, 상기 쇼트키 접촉 금속층은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합을 함유하고, 상기 중간층 내의 제2형 도펀트는 Li, Na, Cs, Rb, Ca, Sr, Ba, Sc, Y, Ti, Zr, Hf, Ta, Fe, Co, Ni, Zn, Al, Nd, Sm 또는 이들의 조합을 함유할 수 있다.
상기 중간층는 상기 쇼트키 접촉 금속층의 폭 대비 넓은 폭을 가질 수 있다.
상기 산화갈륨층은 베타-산화갈륨(β-Ga2O3)층일 수 있다. 상기 산화갈륨층은 제1 산화갈륨층 및 상기 제1 산화갈륨층에 비해 저농도로 도핑된 제2 산화갈륨 층을 구비하고, 상기 캐소드는 상기 제1 산화갈륨층에 오믹 접촉하고, 상기 애노드는 상기 제2 산화갈륨층에 쇼트키 접촉하고, 상기 중간층은 상기 제2 산화갈륨층 내에 위치할 수 있다. 상기 제2 산화갈륨층은 상기 제1 산화갈륨층으로부터 에피택셜 성장된 층일 수 있다. 상기 제1 산화갈륨층은 Sn 도핑된 산화갈륨층이고, 상기 제2 산화갈륨층은 Si 도핑된 산화갈륨층일 수 있다.
상기 쇼트키 다이오드는 1.25 내지 1.5 eV의 쇼트키 장벽 높이를 나타낼 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 쇼트키 다이오드의 제조방법을 제공한다. 쇼트키 다이오드의 제조방법은 제1형 도펀트가 도핑된 반도체층인 산화갈륨층을 제공하는 단계, 상기 산화갈륨층에 접촉하는 캐소드를 형성하는 단계, 상기 산화갈륨층에 접촉하는 쇼트키 접촉 금속층을 형성하는 단계, 및 상기 쇼트키 접촉 금속층이 형성된 산화갈륨층을 열처리하여 상기 쇼트키 접촉 금속층과의 계면에 접하고, 상기 제1형 도펀트와 반대 도전형의 제2형 도펀트를 함유하되 상기 제2형 도펀트의 농도가 상기 쇼트키 접촉 금속층과의 계면으로부터 멀어질수록 낮은 농도를 갖는 영역인 중간층을 형성하는 단계를 포함한다.
일 예에서, 상기 쇼트키 접촉 금속층은 상기 제2형 도펀트를 함유하고, 상기 열처리 단계에서 상기 산화갈륨층 내로 상기 쇼트키 접촉 금속층 내에 함유된 제2 도펀트를 확산시켜 중간층을 형성할 수 있다. 상기 쇼트키 접촉 금속층은 스퍼터링법을 사용하여 형성할 수 있다. 상기 쇼트키 접촉 금속층은 상기 제2형 도펀트로서 Ni, Co, 또는 이들의 조합을 함유할 수 있다. 상기 쇼트키 접촉 금속층은 대향타겟 스퍼터링(facing target sputtering)법을 사용하여 형성할 수 있다.
다른 예에서, 상기 산화갈륨층에 접촉하는 쇼트키 접촉 금속층을 형성하기 전에, 상기 산화갈륨층 상에 상기 제2형 도펀트를 함유하는 확산도핑층을 형성하고, 상기 쇼트키 접촉 금속층은 상기 확산도핑층 상에 형성할 수 있다. 상기 확산도핑층은 스퍼터링법을 사용하여 형성할 수 있다. 상기 쇼트키 접촉 금속층은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합을 함유하고, 상기 확산도핑층은 상기 제2형 도펀트로서 Li, Na, Cs, Rb, Ca, Sr, Ba, Sc, Y, Ti, Zr, Hf, Ta, Fe, Co, Ni, Zn, Al, Nd, Sm 또는 이들의 조합을 함유할 수 있다.
상기 열처리는 진공 또는 불활성 기체 분위기 내에서 수행될 수 있다. 상기 열처리는 300 내지 600℃에서 수행될 수 있다. 상기 열처리는 RTA (Rapid thermal annealing)법을 사용하여 수행될 수 있다. 상기 열처리에 의해 상기 쇼트키 다이오드의 쇼트키 장벽 높이 또는 턴-온 전압이 증가될 수 있다.
상기 산화갈륨층은 베타-산화갈륨(β-Ga2O3)층일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 쇼트키 다이오드의 제조방법의 다른 예를 제공한다. 쇼트키 다이오드의 제조방법은 불순물 반도체층인 산화갈륨층을 제공하는 단계, 상기 산화갈륨층에 접촉하는 캐소드를 형성하는 단계, 상기 산화갈륨층에 접촉하고 자성을 갖는 쇼트키 접촉 금속층을 대향타겟 스퍼터링법을 사용하여 형성하는 단계, 및 상기 쇼트키 접촉 금속층이 형성된 산화갈륨층을 열처리하는 단계를 포함한다.
상술한 바와 같이 본 발명 실시예에 따른 쇼트키 다이오드는 쇼트키 장벽 높이 향상을 통해 턴-온 전압이 증가하고 누설전류가 안정될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 쇼트키 다이오드의 제조방법을 나타낸 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 쇼트키 다이오드의 제조방법을 나타낸 단면도이다.
도 4는 제조예들과 비교예들에 따른 쇼트키 다이오드들의 전류밀도-전압(J-V) 그래프들이다.
도 5는 제조예들과 비교예들에 따른 쇼트키 다이오드들의 쇼트키 장벽 높이(schottky barrier height; SBH)(a), 이상 계수(ideal factor, n)(b), 및 온 저항값(c)을 나타낸 그래프들이다.
도 6a 및 도 6b는 각각 제조예 3 및 비교예 3에 따른 쇼트키 다이오드들의 측정시 온도의 변화에 따른 전류밀도-전압(J-V) 그래프들이다.
도 7은 제조예 1, 제조예 3, 및 비교예 3에 따른 쇼트키 다이오드들의 단면들을 투과전자현미경(Transmission electron microscope, TEM)으로 촬영한 사진들을 나타낸다.
도 8은 제조예 1, 제조예 3, 및 비교예 3에 따른 쇼트키 다이오드들의 단면들을 에너지 분산형 분광분석법(Energy dispersive spectroscopy, EDS)을 사용하여 분석한 단면 성분 분석 사진들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 쇼트키 다이오드의 제조방법을 나타낸 단면도들이다.
도 1을 참조하면, 산화갈륨층이 제공될 수 있다. 상기 산화갈륨층은 제1형 도펀트 일 예로서, n형 또는 p형 도펀트로 도핑된 불순물 반도체층일 수 있고, 제1 산화갈륨층(10) 및 상기 제1 산화갈륨층(10)에 비해 저농도로 도핑된 제2 산화갈륨 층(20)을 구비할 수 있다. 상기 제2 산화갈륨층(20)은 드리프트층으로 불리워질 수도 있다. 상기 제1 산화갈륨층(10) 및 제2 산화갈륨층(20)은 단일 결정성 산화갈륨층으로, α, β, γ, δ, ε 등의 결정상을 갖는 산화갈륨 구체적으로 베타-산화갈륨(β-Ga2O3)층들일 수 있다.
상기 제1 산화갈륨층(10) 및 제2 산화갈륨층(20)은 모두 n형 도펀트로 도핑된 층으로, 상기 제1 산화갈륨층(10)은 상기 제2 산화갈륨층(20) 대비 도펀트의 농도가 약 100 배 내지 500배 높을 수 있다. n형 도펀트로는 Si, Sn 또는 이들의 조합이 사용될 수 있다. 구체적으로, 상기 제1 산화갈륨층(10)은 Sn 도핑된 산화갈륨층일 수 있고, 상기 제2 산화갈륨층(20)은 Si 도핑된 산화갈륨층일 수 있다.
상기 제1 산화갈륨층(10)은 산화갈륨 기판 구체적으로, 융액 성장법(melt growth) 등을 이용하여 형성된 벌크 결정을 절단 가공한 것일 수 있다. 상기 제1 산화갈륨층(10)은 수백 마이크로미터의 두께 구체적으로 약 500 내지 1000 um의 두께를 가질 수 있다. 상기 제2 산화갈륨층(20)은 상기 제1 산화갈륨층(10)의 상부면으로부터 에피택셜 성장된 층으로, 구체적으로 PVD(physical vapor deposition)법, PLD(pulsed laser deposition)법, MBE(molecular beam epitaxy)법, MOCVD(metal-organic chemical vapor deposition)법, HVPE(Hydride vapor phase epitaxy)법등을 이용하여 성장된 층일 수 있다. 상기 제2 산화갈륨층(20)은 약 5 내지 10 um의 두께를 가질 수 있다.
상기 제1 산화갈륨층(10)에 오믹 접촉하는 캐소드 전극(30)이 배치될 수 있다. 일 예로서, 상기 제1 산화갈륨층(10)의 하부면 상에 캐소드 전극(30)이 배치될 수 있다. 상기 캐소드 전극(30)은 오믹 접촉 금속층(30a)과 이에 비해 저항이 낮은 캐소드 저저항층(30b)의 이중층 구조를 가질 수 있다. 상기 오믹 접촉 금속층(30a)은 티타늄(Ti), 인듐(In), 또는 이들의 조합일 수 있다. 캐소드 저저항층(30b)은 금(Au), 알루미늄(Al), 또는 이들의 조합일 수 있다.
상기 제2 산화갈륨층(20) 상에, 상기 제2 산화갈륨층(20)에 쇼트키 접촉하는 애노드 전극(40)이 배치될 수 있다. 상기 애노드 전극(40)은 상기 제2 산화갈륨층(20)의 전자친화도 대비 높은 일함수를 갖는 금속층인 쇼트키 접촉 금속층(42), 일 예로서 4.4 ~ 6 eV 구체적으로는 5 eV 이상의 일함수를 갖는 금속층을 구비할 수 있다. 상기 쇼트키 접촉 금속층(42)은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합일 수 있다. 나아가 상기 애노드 전극(40)은 상기 쇼트키 접촉 금속층(42)의 상부에 이보다 저항이 낮은 애노드 저저항층(44)을 더 구비할 수 있다. 상기 애노드 저저항층(44)은 금(Au), 알루미늄(Al), 또는 이들의 조합일 수 있다. 다른 예에서, 상기 쇼트키 접촉 금속층(42)과 상기 애노드 저저항층(44) 사이에 확산방지층(43)이 더 배치될 수 있다. 상기 확산방지층(43)은 티타늄(Ti) 또는 TiN층일 수 있다. 상기 애노드 전극(40)은 리프트-오프 또는 포토리소그라피법 등의 방법을 사용하여 패턴화될 수 있다.
상기 쇼트키 접촉 금속층(42)은 스퍼터링 구체적으로는 대향타겟 스퍼터링(facing target sputtering)법을 사용하여 형성할 수 있다. 특히, 상기 쇼트키 접촉 금속층이 자성을 갖는 금속 일 예로서, 강자성체인 Ni, Co, 또는 이들의 조합 인 경우, 대향타겟 스퍼터링법을 사용하여 형성할 수 있고, 이 경우 필름 성막시 2차 전자에 의한 발생할 수 있는 이온 충돌(ion bombardment)를 최소화하고 구속자계(magnetic confinement)를 형성하여 높은 플라즈마 밀도를 유지함으로써 높은 스퍼터링 수율(sputtering yield)와 함께 고품질의 쇼트키 접촉 금속층을 형성할 수 있다.
상기 애노드 전극(40)까지 형성된 소자를 열처리할 수 있다. 이 열처리는 진공 또는 불활성 기체 분위기에서 수행될 수 있으며, 약 200 내지 600℃ 구체적으로는 300 내지 600℃, 더 구체적으로는 350 내지 450℃에서 수행될 수 있다. 또한, 이 열처리는 RTA (Rapid thermal annealing)법을 사용하여 수행될 수 있다.
상기 열처리 과정에서 상기 애노드 전극(40)에 포함된 쇼트키 접촉 금속층(42)을 구성하는 금속 특히, 대향타겟 스퍼터링(facing target sputtering)법을 사용하여 형성한 Ni, Co, 또는 이들의 조합인 금속 즉, 제1형 도펀트와 반대 도전형을 갖는 제2형 도펀트 일 예로서, p형 도펀트는 이에 접하는 상기 제2 산화갈륨층(20) 내로 확산될(D) 수 있다.
도 2를 참조하면, 쇼트키 접촉 금속층(42)을 구성하는 금속의 확산에 의해 중간층(interlayer, 20a)이 형성될 수 있다. 상기 중간층(20a)은 상기 애노드 전극(40) 즉, 쇼트키 접촉 금속층(42)의 폭 대비 넓은 폭으로 형성될 수 있다. 다시 말해서, 상기 제2 산화갈륨층(20)은 상기 쇼트키 접촉 금속층(42)과의 계면에 접하고 상기 쇼트키 접촉 금속층(42) 내에 함유된 금속 즉, 제2형 도펀트와 동일한 금속이 확산된, 분산된 혹은 도핑된 영역인 중간층(20a)을 구비할 수 있다. 상기 중간층(20a)는 약 5 내지 20nm 일 예로서, 8 내지 15nm의 두께로 형성될 수 있다. 또한, 상기 중간층(20a) 내에서, 상기 쇼트키 접촉 금속층(42) 내에 함유된 금속과 동일한 제2 도펀트인 금속은 상기 쇼트키 접촉 금속층(42)과의 계면으로부터 멀어질수록 낮은 농도를 가질 수 있다. 이와 같이, 상기 중간층(20a) 내에서 상기 쇼트키 접촉 금속층(42)을 구성하는 금속 즉, 제2형 도펀트는 농도구배를 가질 수 있다.
쇼트키 접촉 금속층(42)을 구성하는 금속이 Ni, Co, 또는 이들의 조합인 제2형 도펀트 즉, p형 도펀트인 경우, 상기 중간층(20a)의 생성으로 인해 쇼트키 장벽 높이가 증가될 수 있다. 구체적으로, 본 실시예에 따른 쇼트키 다이오드는 약 1.25 내지 1.5 eV, 구체적으로는 1.3 내지 1.4 eV의 쇼트키 장벽 높이를 나타낼 수 있다. 또한, 상기 중간층(20a)의 생성으로 인해 턴-온 전압이 증가할 뿐 아니라 항복 전압이 증가하고 누설전류가 감소할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 쇼트키 다이오드의 제조방법을 나타낸 단면도이다. 본 실시예에 따른 쇼트키 다이오드의 제조방법은 후술하는 것을 제외하고는 도 1 및 도 2를 참조하여 설명한 쇼트키 다이오드의 제조방법과 유사할 수 있다.
도 3을 참조하면, 제2 산화갈륨층(20) 상에, 상기 제2 산화갈륨층(20)에 쇼트키 접촉하는 애노드 전극(40)이 배치될 수 있다. 상기 애노드 전극(40)은 도 1을 참조하여 설명한 바와 같이, 쇼트키 접촉 금속층(42), 확산방지층(43), 및 애노드 저저항층(44)을 구비할 수 있다. 상기 애노드 저저항층(44) 및/또는 확산방지층(43)은 경우에 따라 생략될 수도 있다. 상기 쇼트키 접촉 금속층(42)은 상기 제2 산화갈륨층(20)의 전자친화도 대비 높은 일함수를 갖는 금속층인, 일 예로서 4.4 ~ 6 eV 구체적으로는 5 eV 이상의 일함수를 갖는 금속층을 구비할 수 있다. 상기 쇼트키 접촉 금속층(42)은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합일 수 있다. 상기 애노드 전극(40)의 하부 구체적으로 쇼트키 접촉 금속층(42)과 제2 산화갈륨층(20) 사이에 확산도핑층(41)을 형성할 수 있다. 상기 확산도핑층(41)은 제2형 도펀트 일 예로서 p형 도펀트 구체적으로, Li, Na, Cs, Rb, Ca, Sr, Ba, Sc, Y, Ti, Zr, Hf, Ta, Fe, Co, Ni, Zn, Al, Nd, Sm 또는 이들의 조합층일 수 있다. 상기 확산도핑층(41)은 스퍼터링법을 사용하여 형성할 수 있고, 또한 매우 얇은 두께 일 예로서, 수 옹스트롱 혹은 수 나노미터 정도의 두께로 형성할 수 있다. 일 예로서, 상기 확산도핑층(41)이 자성을 갖는 Fe, Co, Ni, Nd, Sm 또는 이들의 조합층인 경우에는 대향타겟 스퍼터링법을 사용하여 형성할 수 있다.
상기 애노드 전극(40)까지 형성된 소자를 열처리할 수 있다. 이 열처리는 진공 또는 불활성 기체 분위기에서 수행될 수 있으며, 약 200 내지 600℃ 구체적으로는 300 내지 600℃, 더 구체적으로는 350 내지 450℃에서 수행될 수 있다. 또한, 이 열처리는 RTA (Rapid thermal annealing)법을 사용하여 수행될 수 있다.
상기 열처리 과정에서 상기 확산도핑층(41)을 구성하는 금속 즉, p형 도펀트들은 이에 접하는 상기 제2 산화갈륨층(20) 내로 완전히 확산될(D) 수 있다. 그 결과, 상기 확산도핑층(41)을 구성하는 금속의 확산, 분산 또는 도핑에 의해 중간층(interlayer, 도 2의 20a)이 형성될 수 있다. 또한, 상기 확산도핑층(41)을 구성하는 금속이 이에 접하는 상기 제2 산화갈륨층(20) 내로 완전히 확산됨(D)에 따라, 상기 중간층(도 2의 20a)과 상기 쇼트키 접촉 금속층(42)은 접촉하여 쇼트키 접촉을 구성할 수 있다.
또한, 상기 중간층(도 2의 20a) 내에서, 상기 확산도핑층(41) 내에 함유되었된 금속 즉, p형 도펀트 금속은 상기 쇼트키 접촉 금속층(42)과의 계면으로부터 멀어질수록 낮은 농도를 가질 수 있다. 이와 같이, 상기 중간층(20a) 내에서 상기 확산도핑층(41) 내에 함유되었된 금속 즉, p형 도펀트는 농도구배를 가질 수 있다. 다시 말해서, 상기 중간층(도 2의 20a) 내에서, 상기 제2 산화갈륨층(20) 내의 n형 캐리어 농도는 상기 쇼트키 접촉 금속층(42)과의 계면으로부터 멀어질수록 높은 농도를 가질 수 있다.
상기 확산도핑층(41) 내에 함유되었던 금속이 상기 제2 산화갈륨층(20) 내로 확산된 상기 중간층(도 2의 20a)에 의해 쇼트키 장벽 높이가 증가될 수 있다. 구체적으로, 본 실시예에 따른 쇼트키 다이오드는 약 1.25 내지 1.5 eV, 구체적으로는 1.3 내지 1.4 eV의 쇼트키 장벽 높이를 나타낼 수 있다. 또한, 상기 중간층(도 2의 20a)의 생성으로 인해 턴-온 전압이 증가할 뿐 아니라 항복 전압이 증가하고 누설전류가 감소할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<쇼트키 다이오드 제조예 1>
Sn이 약 1018 atmos/cm-3의 농도로 도핑된 약 650 um 두께의 베타-산화갈륨 웨이퍼의 상부면 상에, HVPE (Halid Vapor Phase Epitaxy)를 사용하여 Si이 약 1016 atmos/cm-3의 농도로 도핑된 베타-산화갈륨 에피층을 약 5 um 두께로 성장시켰다. 베타-산화갈륨 웨이퍼의 하부면 상에, 전자빔 증발기(E-beam evaporator)를 사용하여 약 10 nm의 Ti층과 약 40 nm의 Au층을 적층하여 Ti/Au 전극을 형성하였다. 상기 베타-산화갈륨 에피층 상에 대향타겟 스퍼터링(facing target sputtering) 방식을 사용하여 약 300 nm의 Ni층을 증착하였다.
<쇼트키 다이오드 제조예들 2 내지 4>
Ni층을 형성한 후, 100 mTorr의 Ar 가스 분위기 200 ℃, 400 ℃, 또는 600 ℃로 1 분간 RTA (Rapid thermal annealing)을 진행한 것을 제외하고는 쇼트키 다이오드 제조예 1과 동일한 방법으로 쇼트키 다이오드를 제조하였다.
<다이오드 비교예 1>
상기 베타-산화갈륨 에피층 상에 약 300 nm의 Ni층을 전자빔 증발기를 사용하여 증착한 것을 제외하고는 쇼트키 다이오드 제조예 1과 동일한 방법을 사용하여 쇼트키 다이오드를 제조하였다.
<쇼트키 다이오드 비교예들 2 내지 4>
Ni층을 형성한 후, 100 mTorr의 Ar 가스 분위기 200 ℃(비교예 2), 400 ℃(비교예 3), 또는 600 ℃(비교예 4)로 1 분간 RTA (Rapid thermal annealing)을 진행한 것을 제외하고는 쇼트키 다이오드 비교예 1과 동일한 방법으로 쇼트키 다이오드를 제조하였다.
도 4는 제조예들과 비교예들에 따른 쇼트키 다이오드들의 전류밀도-전압(J-V) 그래프들이다. 구체적으로, (a)는 제조예들 1 내지 4에 따른 쇼트키 다이오드들의 정바이어스 J-V 그래프이고, (b)는 제조예들 1 내지 4에 따른 쇼트키 다이오드들의 역바이어스 J-V 그래프이고, (c)는 비교예들 1 내지 4에 따른 쇼트키 다이오드들의 정바이어스 J-V 그래프이고, (b)는 비교예들 1 내지 4에 따른 쇼트키 다이오드들의 역바이어스 J-V 그래프이다.
도 4를 참조하면, 제조예들의 경우 열처리 온도가 증가함에 따라 정바이어스 영역의 턴-온 전압이 우측으로 이동하는 것을 볼 수 있으며, 특히 400 ℃로 열처리한 경우 턴-온 전압의 큰 이동을 확인할 수 있다(a). 또한, 제조예들의 경우 열처리 온도가 400 ℃까지 증가하는 경우 역바이어스 영역의 누설 전류 값이 점차로 낮아지나 열처리 온도가 600 ℃일 때는 다시 누설 전류 값이 높아진 것을 확인할 수 있다(c). 이와 다르게 비교예들의 경우 열처리 온도 변화에 따른 정바이어스 영역의 턴-온 전압의 변화가 적으며(b) 또한 역바이어스 영역의 누설전류값의 변화 또한 적은 것을 확인할 수 있다(d).
도 5는 제조예들과 비교예들에 따른 쇼트키 다이오드들의 쇼트키 장벽 높이(schottky barrier height; SBH)(a), 이상 계수(ideal factor, n)(b), 및 온 저항값(c)을 나타낸 그래프들이다.
또한, 하기 표 1에서 제조예들 1 내지 4에 따른 쇼트키 다이오드들의 여러가지 특성들을 정리하였다.
열처리 온도 쇼트키 장벽 높이(eV) 이상 계수 (n) 온-저항
(mΩㅇcm2)		 턴온 전압
(V)		 항복 전압
(V)
제조예 1 - 0.85 1.18 5.44 0.85 -
제조예 2 200 ℃ 0.96 1.07 7.72 0.79 -
제조예 3 400 ℃ 1.31 1.05 6.27 1.11 -444
제조예 4 600 ℃ 1.36 1.08 6.96 1.11 -444
도 5 및 표 1을 참조하면, 제조예들의 경우 열처리 온도가 400 ℃까지 증가함에 따라 쇼트키 장벽 높이(SBH)가 증가하나 이 후의 온도에서는 쇼트키 장벽 높이 증가가 미미하여 약 1.25 내지 1.5 eV의 값, 구체적으로는 1.3 내지 1.4 eV의 값을 나타냈고, 비교예들의 경우 열처리 온도에 따른 쇼트키 장벽 높이는 1 eV 이하에서 거의 변화 없는 것으로 나타났다(a).
이상 계수(n) 값은 제조예들의 경우 열처리 온도가 400 ℃까지 증가함에 따라 이상적인 값인 1에 근접한 후 600 ℃로 열처리한 경우 다소 증가하였고, 약 1.01 내지 1.1의 값, 구체적으로는 약 1.03 내지 1.09의 값을 나타내었다. 반면, 비교예들의 경우 열처리 온도에 관계없이 약 1.05 정도의 이상 계수 값을 나타내었다(b).
온 저항 값은 제조예들의 경우 열처리 온도가 증가함에 따라 소폭 상승하나 그 상승폭이 미미하고, 비교예들의 경우 열처리 온도에 관계없이 유사한 온 저항 값을 나타내었다(c).
도 6a 및 도 6b는 각각 제조예 3 및 비교예 3에 따른 쇼트키 다이오드들의 측정시 온도의 변화에 따른 전류밀도-전압(J-V) 그래프들이다.
도 6a를 참조하면, 제조예 3에 따른 쇼트키 다이오드는 측정 온도가 증가함에 따라 역바이어스 영역에서의 초기 누설 전류는 증가하지만, 측정 온도가 175 ℃ 이상에서는 전압값이 증가함에 따른 누설 전류 증가폭이 감소하였다(a). 정바이어스 영역에서는 측정 온도가 증가함에 따라 턴온 전압이 좌측으로 이동하며 기울기가 감소하는 것을 확인할 수 있다(b).
도 6b를 참조하면, 비교예 3에 따른 쇼트키 다이오드는 온도증가에 따라 누설전류가 지속적으로 증가하는 등 온도 특성이 제조예 3에 따른 쇼트키 다이오드 대비 양호하지 못함을 알 수 있다.
도 7은 제조예 1, 제조예 3, 및 비교예 3에 따른 쇼트키 다이오드들의 단면들을 투과전자현미경(Transmission electron microscope, TEM)으로 촬영한 사진들을 나타낸다. 도 8은 제조예 1, 제조예 3, 및 비교예 3에 따른 쇼트키 다이오드들의 단면들을 에너지 분산형 분광분석법(Energy dispersive spectroscopy, EDS)을 사용하여 분석한 단면 성분 분석 사진들이다.
도 7 및 도 8을 참조하면, Ni층을 대향타겟 스퍼터링법을 사용하여 형성한 경우 열처리하기 전(제조예 1)과는 달리 400 ℃에서 열처리 후(제조예 3)에는 Ni층과 산화갈륨 에피층 사이의 계면 구체적으로, 산화갈륨 에피층 내에 약 10nm 두께의 중간층(interlayer)이 생성된 것을 확인할 수 있다. 이 중간층은 EDS 성분 분석 결과(도 6(b))를 참조하면 Ni가 열처리 과정에서 산화갈륨 에피층 내로 확산되어 형성된 층으로, 이 중간층 내에서 Ni는 산화갈륨 에피층의 표면(Ni층과의 계면)으로부터 산화갈륨 에피층 내부로 들어갈수록 낮은 농도를 갖는 것을 확인할 수 있다. 이와 같이, Ni층을 대향타겟 스퍼터링법을 사용하여 형성하고 400 ℃에서 열처리한 소자에서는 Ni층과 접하는 산화갈륨 에피층 내에 Ni가 도핑된 층 즉, 중간층이 생성되고 이 중간층 내에서 Ni는 농도구배를 갖는 것을 알 수 있다. 이러한, 중간층은 앞서 설명한 바와 같이, 쇼트키 장벽 높이를 증가시키고 항복 전압을 증가시키는 등의 역할을 수행할 수 있다.
한편, Ni층을 전자빔 증발기를 사용하여 형성하고 400 ℃로 열처리하더라도, Ni층과 산화갈륨 에피층 사이에서 Ni의 확산등이 일어나지 않아 중간층이 생성되지 않음을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (24)

  1. 제1형 도펀트가 도핑된 반도체층인 산화갈륨층;
    상기 산화갈륨층에 오믹 접촉하는 캐소드; 및
    상기 산화갈륨층에 쇼트키 접촉하는 쇼트키 접촉 금속층을 구비하는 애노드를 포함하고,
    상기 산화갈륨층은 상기 쇼트키 접촉 금속층과의 계면에 접하고, 상기 제1형 도펀트와 반대 도전형의 제2형 도펀트를 함유하되 상기 제2형 도펀트의 농도가 상기 쇼트키 접촉 금속층과의 계면으로부터 멀어질수록 낮은 농도를 갖는 영역인 중간층을 포함하는 쇼트키 다이오드.
  2. 청구항 1에 있어서,
    상기 제2형 도펀트는 상기 쇼트키 접촉 금속층 내에 함유된 금속과 동일한 금속인 쇼트키 다이오드.
  3. 청구항 2에 있어서,
    상기 쇼트키 접촉 금속층과 상기 중간층은 Ni, Co, 또는 이들의 조합을 함유하는 쇼트키 다이오드.
  4. 청구항 1에 있어서,
    상기 쇼트키 접촉 금속층은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합을 함유하고,
    상기 중간층 내의 제2형 도펀트는 Li, Na, Cs, Rb, Ca, Sr, Ba, Sc, Y, Ti, Zr, Hf, Ta, Fe, Co, Ni, Zn, Al, Nd, Sm 또는 이들의 조합을 함유하는 쇼트키 다이오드.
  5. 청구항 1에 있어서,
    상기 중간층는 상기 쇼트키 접촉 금속층의 폭 대비 넓은 폭을 갖는 쇼트키 다이오드.
  6. 청구항 1에 있어서,
    상기 산화갈륨층은 베타-산화갈륨(β-Ga2O3)층인 쇼트키 다이오드.
  7. 청구항 1에 있어서,
    상기 산화갈륨층은 제1 산화갈륨층 및 상기 제1 산화갈륨층에 비해 저농도로 도핑된 제2 산화갈륨 층을 구비하고,
    상기 캐소드는 상기 제1 산화갈륨층에 오믹 접촉하고,
    상기 애노드는 상기 제2 산화갈륨층에 쇼트키 접촉하고,
    상기 중간층은 상기 제2 산화갈륨층 내에 위치하는 쇼트키 다이오드.
  8. 청구항 7에 있어서,
    상기 제2 산화갈륨층은 상기 제1 산화갈륨층으로부터 에피택셜 성장된 층인 쇼트키 다이오드.
  9. 청구항 7에 있어서,
    상기 제1 산화갈륨층은 Sn 도핑된 산화갈륨층이고, 상기 제2 산화갈륨층은 Si 도핑된 산화갈륨층인 쇼트키 다이오드.
  10. 청구항 1에 있어서,
    상기 쇼트키 다이오드는 1.25 내지 1.5 eV의 쇼트키 장벽 높이를 나타내는 쇼트키 다이오드.
  11. 제1형 도펀트가 도핑된 반도체층인 산화갈륨층을 제공하는 단계;
    상기 산화갈륨층에 접촉하는 캐소드를 형성하는 단계;
    상기 산화갈륨층에 접촉하는 쇼트키 접촉 금속층을 형성하는 단계; 및
    상기 쇼트키 접촉 금속층이 형성된 산화갈륨층을 열처리하여 상기 쇼트키 접촉 금속층과의 계면에 접하고, 상기 제1형 도펀트와 반대 도전형의 제2형 도펀트를 함유하되 상기 제2형 도펀트의 농도가 상기 쇼트키 접촉 금속층과의 계면으로부터 멀어질수록 낮은 농도를 갖는 영역인 중간층을 형성하는 단계를 포함하는 쇼트키 다이오드 제조방법.
  12. 청구항 11에 있어서,
    상기 쇼트키 접촉 금속층은 상기 제2형 도펀트를 함유하고,
    상기 열처리 단계에서 상기 산화갈륨층 내로 상기 쇼트키 접촉 금속층 내에 함유된 제2 도펀트를 확산시켜 중간층을 형성하는 쇼트키 다이오드 제조방법.
  13. 청구항 12에 있어서,
    상기 쇼트키 접촉 금속층은 스퍼터링법을 사용하여 형성하는 쇼트키 다이오드 제조방법.
  14. 청구항 12에 있어서,
    상기 쇼트키 접촉 금속층은 상기 제2형 도펀트로서 Ni, Co, 또는 이들의 조합을 함유하는 쇼트키 다이오드 제조방법.
  15. 청구항 14에 있어서,
    상기 쇼트키 접촉 금속층은 대향타겟 스퍼터링(facing target sputtering)법을 사용하여 형성하는 쇼트키 다이오드 제조방법.
  16. 청구항 11에 있어서,
    상기 산화갈륨층에 접촉하는 쇼트키 접촉 금속층을 형성하기 전에,
    상기 산화갈륨층 상에 상기 제2형 도펀트를 함유하는 확산도핑층을 형성하는 단계를 더 포함하고,
    상기 쇼트키 접촉 금속층은 상기 확산도핑층 상에 형성하는 쇼트키 다이오드 제조방법.
  17. 청구항 16에 있어서,
    상기 확산도핑층은 스퍼터링법을 사용하여 형성하는 쇼트키 다이오드 제조방법.
  18. 청구항 16에 있어서,
    상기 쇼트키 접촉 금속층은 Se, Os, Rh, Co, Cu, Pd, Au, Ir, Pt, W, Ag, Ni, 또는 이들의 조합을 함유하고,
    상기 확산도핑층은 상기 제2형 도펀트로서 Li, Na, Cs, Rb, Ca, Sr, Ba, Sc, Y, Ti, Zr, Hf, Ta, Fe, Co, Ni, Zn, Al, Nd, Sm 또는 이들의 조합을 함유하는 쇼트키 다이오드 제조방법.
  19. 청구항 11에 있어서,
    상기 열처리는 진공 또는 불활성 기체 분위기 내에서 수행되는 쇼트키 다이오드 제조방법.
  20. 청구항 11에 있어서,
    상기 열처리는 300 내지 600℃에서 수행되는 쇼트키 다이오드 제조방법.
  21. 청구항 11에 있어서,
    상기 열처리는 RTA (Rapid thermal annealing)법을 사용하여 수행되는 쇼트키 다이오드 제조방법.
  22. 청구항 20에 있어서,
    상기 열처리에 의해 상기 쇼트키 다이오드의 쇼트키 장벽 높이 또는 턴-온 전압이 증가되는 쇼트키 다이오드 제조방법.
  23. 청구항 11에 있어서,
    상기 산화갈륨층은 베타-산화갈륨(β-Ga2O3)층인 쇼트키 다이오드 제조방법.
  24. 불순물 반도체층인 산화갈륨층을 제공하는 단계;
    상기 산화갈륨층에 접촉하는 캐소드를 형성하는 단계;
    상기 산화갈륨층에 접촉하고 자성을 갖는 쇼트키 접촉 금속층을 대향타겟 스퍼터링(facing target sputtering)법을 사용하여 형성하는 단계; 및
    상기 쇼트키 접촉 금속층이 형성된 산화갈륨층을 열처리하는 단계를 포함하는 쇼트키 다이오드 제조방법.
KR1020190059050A 2019-05-20 2019-05-20 쇼트키 다이오드 및 그의 제조방법 KR102275146B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190059050A KR102275146B1 (ko) 2019-05-20 2019-05-20 쇼트키 다이오드 및 그의 제조방법
PCT/KR2020/004013 WO2020235796A1 (ko) 2019-05-20 2020-03-24 쇼트키 다이오드 및 그의 제조방법
US17/612,831 US20220223746A1 (en) 2019-05-20 2020-03-24 Schottky diode and method for fabricating the same
CN202080037348.1A CN113853685A (zh) 2019-05-20 2020-03-24 肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190059050A KR102275146B1 (ko) 2019-05-20 2019-05-20 쇼트키 다이오드 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20200133594A true KR20200133594A (ko) 2020-11-30
KR102275146B1 KR102275146B1 (ko) 2021-07-08

Family

ID=73458586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190059050A KR102275146B1 (ko) 2019-05-20 2019-05-20 쇼트키 다이오드 및 그의 제조방법

Country Status (4)

Country Link
US (1) US20220223746A1 (ko)
KR (1) KR102275146B1 (ko)
CN (1) CN113853685A (ko)
WO (1) WO2020235796A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131792A (ko) 2022-03-07 2023-09-14 세종대학교산학협력단 니켈-코발트 합금/산화갈륨 기반 전력 반도체 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295459A (ja) * 1988-02-19 1989-11-29 Sanken Electric Co Ltd シヨツトキバリア半導体装置
KR20080052325A (ko) * 2006-12-04 2008-06-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
KR20140095080A (ko) * 2011-11-09 2014-07-31 가부시키가이샤 다무라 세이사쿠쇼 쇼트키 배리어 다이오드
JP2017112126A (ja) * 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
WO2018183374A1 (en) * 2017-03-29 2018-10-04 QROMIS, Inc. Vertical gallium nitride schottky diode
JP2018170509A (ja) * 2018-05-17 2018-11-01 株式会社Flosfia 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889537B2 (en) * 2010-07-09 2014-11-18 International Business Machines Corporation Implantless dopant segregation for silicide contacts
US20120280281A1 (en) * 2011-05-05 2012-11-08 National Semiconductor Corporation Gallium nitride or other group iii/v-based schottky diodes with improved operating characteristics
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
WO2019003861A1 (ja) * 2017-06-29 2019-01-03 三菱電機株式会社 酸化物半導体装置、および、酸化物半導体装置の製造方法
WO2019218908A1 (zh) * 2018-05-17 2019-11-21 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米阵列的弹道输运型半导体器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295459A (ja) * 1988-02-19 1989-11-29 Sanken Electric Co Ltd シヨツトキバリア半導体装置
KR20080052325A (ko) * 2006-12-04 2008-06-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
KR20140095080A (ko) * 2011-11-09 2014-07-31 가부시키가이샤 다무라 세이사쿠쇼 쇼트키 배리어 다이오드
JP2017112126A (ja) * 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
WO2018183374A1 (en) * 2017-03-29 2018-10-04 QROMIS, Inc. Vertical gallium nitride schottky diode
JP2018170509A (ja) * 2018-05-17 2018-11-01 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
WO2020235796A1 (ko) 2020-11-26
US20220223746A1 (en) 2022-07-14
CN113853685A (zh) 2021-12-28
KR102275146B1 (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
US8823013B2 (en) Second Schottky contact metal layer to improve GaN schottky diode performance
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
TWI433240B (zh) 具有自我對準耐高溫接點之半導體元件及其製造方法
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
JP6543869B2 (ja) 半導体素子及びその製造方法
US9564491B2 (en) Semiconductor device
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
KR102275146B1 (ko) 쇼트키 다이오드 및 그의 제조방법
US8232581B2 (en) Method for manufacturing an III-V engineered substrate and the III-V engineered substrate thereof
US20110287626A1 (en) Ohmic electrode and method of forming the same
CN108878509B (zh) 氮化镓晶体管及其制造方法
US11973137B2 (en) Stacked buffer in transistors
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JPH0831767A (ja) 電極構造の製造方法
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
KR102394975B1 (ko) 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US11757009B2 (en) Semiconductor device and method for manufacturing the same
CN114005866A (zh) GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
CN116053312A (zh) 一种p型栅增强型氧化镓基CAVET器件及其制备方法
JPH09293854A (ja) 高濃度ドープ半導体およびその製造方法
CN117199124A (zh) 功率器件外延结构及其制备方法、功率器件
CN113809151A (zh) 基于GaN-HEMT的增强型器件的制备方法
CN114005867A (zh) 高电子迁移率异质结结构及制备方法、二极管、晶体管
CN114823919A (zh) 一种n型氧化镓p型金刚石的MPS二极管及其制备方法
JP2012174825A (ja) へテロ接合電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)