WO2019003861A1 - 酸化物半導体装置、および、酸化物半導体装置の製造方法 - Google Patents

酸化物半導体装置、および、酸化物半導体装置の製造方法 Download PDF

Info

Publication number
WO2019003861A1
WO2019003861A1 PCT/JP2018/022020 JP2018022020W WO2019003861A1 WO 2019003861 A1 WO2019003861 A1 WO 2019003861A1 JP 2018022020 W JP2018022020 W JP 2018022020W WO 2019003861 A1 WO2019003861 A1 WO 2019003861A1
Authority
WO
WIPO (PCT)
Prior art keywords
gallium oxide
oxide semiconductor
layer
type
epitaxial layer
Prior art date
Application number
PCT/JP2018/022020
Other languages
English (en)
French (fr)
Inventor
洋平 湯田
達郎 綿引
古川　彰彦
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/617,526 priority Critical patent/US10971634B2/en
Priority to DE112018003362.7T priority patent/DE112018003362B4/de
Priority to CN201880040851.5A priority patent/CN110809826B/zh
Priority to JP2019526762A priority patent/JP6685476B2/ja
Publication of WO2019003861A1 publication Critical patent/WO2019003861A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

ショットキー界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させる。酸化物半導体装置は、ｎ型の酸化ガリウムエピタキシャル層（２）と、酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層（５）と、酸化物半導体層の側面を少なくとも一部覆って形成される誘電体層（７）と、アノード電極（４）と、カソード電極（３）とを備え、酸化物半導体層の下面と酸化ガリウム基板（１）との間、または、酸化物半導体層（５ａ）の下面と酸化ガリウムエピタキシャル層（２）との間に、ヘテロｐｎ接合が形成される。

Description

酸化物半導体装置、および、酸化物半導体装置の製造方法
　本願明細書に開示される技術は、酸化物半導体装置および酸化物半導体装置の製造方法に関するものである。
　パワーエレクトロニクス（ｐｏｗｅｒ　ｅｌｅｃｔｒｏｎｉｃｓ、略称パワエレ）は、電気の直流、交流または周波数などの変換などを迅速、かつ、効率的に行う技術であり、従来からの電力工学に加え、近年の半導体を基礎とした電子工学と制御工学とが融合した技術を示す用語である。
　パワエレは、今日では動力用、産業用、輸送用、さらには家庭用など、電気が使われるところには必ずといってよいほど応用されている技術である。
　近年、全エネルギー消費に占める電気エネルギーの比率、すなわち、電力化率は、日本のみならず、世界的にみても上昇傾向が続いている。その背景として、近年では、電気の利用面において、利便性および省エネルギー性に優れた機器が開発され、電気の利用率が向上していることが挙げられる。これらの基礎を担っている技術が、パワエレ技術である。
　また、パワエレ技術とは、変換対象となる電気の状態（たとえば、周波数、電流または電圧の大きさなど）がいかなるものであれ、利用する機器に適した電気の状態に変換する技術であるともいえる。パワエレ技術における基本要素は、整流部およびインバータである。そして、それらの基礎をなすのが半導体であり、さらに半導体を応用したダイオードまたはトランジスタなどの半導体素子である。
　現在のパワエレ分野において、半導体整流素子であるダイオードは、電気機器をはじめとする、様々な用途に利用されている。そして、ダイオードは、幅広い範囲の周波数帯に応用されている。
　近年では、高耐圧、かつ、大容量の用途において、低損失、かつ、高周波数で動作可能なスイッチング素子が開発され、実用化されている。また、用いられる材料もワイドギャップ材料に移行し、素子の高耐圧化が図られている。
　代表格としては、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ　ｂａｒｒｉｅｒ　ｄｉｏｄｅ、すなわち、ＳＢＤ）、または、ｐｎダイオード（ＰＮＤ）などがあり、これらのダイオードは、様々な用途に幅広く使われている。
　たとえば、特許文献１に例示されるような、ショットキー接合とｐｎ接合とを併設した、ｍｅｒｇｅｄ　Ｐ－ｉ－ｎ／ｓｃｈｏｔｔｋｙ　ｄｉｏｄｅ（ＭＰＳ）構造の半導体装置が開発されている。
　ＭＰＳ構造では、ＰＮＤのバイポーラ動作によって、ＳＢＤ単体の場合と比較して、定格を超える大きなサージ電流を小さな電圧降下で流すことができる。そのため、ＭＰＳ構造では、順方向サージ耐量が改善される。このようにして、順方向電圧降下の増大を抑制し、かつ、順方向サージ耐量の高い、整流機能を有する半導体装置が開発されている。
　また、特許文献２に例示されるように、終端構造とドリフト層との界面のｐｎ接合部から発生する空乏層によって、トレンチの底部における電界集中を緩和することができる。これによって、半導体装置の順方向電圧および逆方向リーク電流を低減することができ、整流動作を簡単に行うことができる半導体装置が開発されている。
特開２０１２－２２７４２９号公報 特開２０１４－１２７５７３号公報
　特許文献１に例示された半導体装置では、ＭＰＳ構造を構成するｐｎ材料の間に当該ｐｎ材料間の界面よりも下方まで達する溝部が形成されている。このような構成であることによって、順方向の電圧降下の増大は抑制される一方で、逆電圧が印加された場合の耐圧が低下してしまうという問題があった。
　また、特許文献２に例示されたＳｉＣを用いた半導体装置では、同一材料によるｐｎ接合が形成されることが想定されており、半導体層に用いる材料に酸化物が想定されていない。酸化物材料を用いた場合には、ショットキー界面への金属原子などの拡散を防止する必要がある。また、ｐ型酸化物半導体が、酸化によってｐ型導電性を失うことに対する対策が不十分であるといった問題があった。
　本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、酸化物半導体材料によって形成される酸化物半導体装置において、ショットキー界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させる技術を提供することを目的とするものである。
　本願明細書に開示される技術の第１の態様は、ｎ型の酸化ガリウム基板の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層と、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層と、前記酸化物半導体層の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層と、前記酸化ガリウムエピタキシャル層の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層とショットキー接合を形成するアノード電極と、前記酸化ガリウム基板の下面に形成され、かつ、前記酸化ガリウム基板とオーミック接合を形成するカソード電極とを備え、前記酸化物半導体層の下面と前記酸化ガリウム基板との間、または、前記酸化物半導体層の下面と前記酸化ガリウムエピタキシャル層との間に、ヘテロｐｎ接合が形成される。
　また、本願明細書に開示される技術の第２の態様は、ｎ型の酸化ガリウム基板の下面に、前記酸化ガリウム基板とオーミック接合するカソード電極を形成し、前記酸化ガリウム基板の上面に、ｎ型の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達する溝部を形成し、前記溝部の側面の少なくとも一部に誘電体層を形成し、前記誘電体層が側面に形成された状態の前記溝部内に、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であり、かつ、前記誘電体層よりも誘電率の高い材料によって構成されるｐ型の酸化物半導体層を形成し、前記酸化ガリウムエピタキシャル層の上面に、前記酸化ガリウムエピタキシャル層とショットキー接合するアノード電極を形成し、前記酸化物半導体層の下面と前記酸化ガリウム基板との間、または、前記酸化物半導体層の下面と前記酸化ガリウムエピタキシャル層との間に、ヘテロｐｎ接合が形成される。
　また、本願明細書に開示される技術の第３の態様は、ｎ型の酸化ガリウム基板の下面に、前記酸化ガリウム基板とオーミック接合するカソード電極を形成し、前記酸化ガリウム基板の上面に、ｎ型の第１の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記第１の酸化ガリウムエピタキシャル層の上面に、前記第１の酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層を部分的に形成し、前記酸化物半導体層の側面の少なくとも一部に、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層を形成し、前記第１の酸化ガリウムエピタキシャル層、前記酸化物半導体層および前記誘電体層を覆って、ｎ型の第２の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記第２の酸化ガリウムエピタキシャル層の上面に、前記第２の酸化ガリウムエピタキシャル層とショットキー接合するアノード電極を形成し、前記酸化物半導体層の下面と前記第１の酸化ガリウムエピタキシャル層の上面との間に、ヘテロｐｎ接合が形成される。
　また、本願明細書に開示される技術の第４の態様は、ｎ型の酸化ガリウム基板の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層と、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層と、前記酸化物半導体層の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層と、前記酸化ガリウムエピタキシャル層の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層および前記酸化物半導体層と直接接合を形成するソース電極と、前記酸化ガリウムエピタキシャル層および前記酸化物半導体層と、前記誘電体層を介して接触するゲート電極と、前記酸化ガリウム基板の下面に形成され、かつ、前記酸化ガリウム基板と直接接合するドレイン電極とを備え、前記酸化ガリウムエピタキシャル層の下面と前記酸化ガリウム基板との間に、ヘテロｐｎ接合が形成される。
　本願明細書に開示される技術の第１の態様は、ｎ型の酸化ガリウム基板の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層と、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層と、前記酸化物半導体層の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層と、前記酸化ガリウムエピタキシャル層の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層とショットキー接合を形成するアノード電極と、前記酸化ガリウム基板の下面に形成され、かつ、前記酸化ガリウム基板とオーミック接合を形成するカソード電極とを備え、前記酸化物半導体層の下面と前記酸化ガリウム基板との間、または、前記酸化物半導体層の下面と前記酸化ガリウムエピタキシャル層との間に、ヘテロｐｎ接合が形成される。このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置において、ショットキー界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させることができる。
　また、本願明細書に開示される技術の第２の態様は、ｎ型の酸化ガリウム基板の下面に、前記酸化ガリウム基板とオーミック接合するカソード電極を形成し、前記酸化ガリウム基板の上面に、ｎ型の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達する溝部を形成し、前記溝部の側面の少なくとも一部に誘電体層を形成し、前記誘電体層が側面に形成された状態の前記溝部内に、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であり、かつ、前記誘電体層よりも誘電率の高い材料によって構成されるｐ型の酸化物半導体層を形成し、前記酸化ガリウムエピタキシャル層の上面に、前記酸化ガリウムエピタキシャル層とショットキー接合するアノード電極を形成し、前記酸化物半導体層の下面と前記酸化ガリウム基板との間、または、前記酸化物半導体層の下面と前記酸化ガリウムエピタキシャル層との間に、ヘテロｐｎ接合が形成される。このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置の製造に際して、ｐ型不純物の添加によるｐ型キャリア濃度制御を行わずに、ｐ型の半導体層を形成することができる。具体的には、ｎ型の酸化ガリウムエピタキシャル層に溝部を形成し、当該溝部内に誘電体層およびｐ型の酸化物半導体層を形成することによって、上記の構造を実現することができる。
　また、本願明細書に開示される技術の第３の態様は、ｎ型の酸化ガリウム基板の下面に、前記酸化ガリウム基板とオーミック接合するカソード電極を形成し、前記酸化ガリウム基板の上面に、ｎ型の第１の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記第１の酸化ガリウムエピタキシャル層の上面に、前記第１の酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層を部分的に形成し、前記酸化物半導体層の側面の少なくとも一部に、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層を形成し、前記第１の酸化ガリウムエピタキシャル層、前記酸化物半導体層および前記誘電体層を覆って、ｎ型の第２の酸化ガリウムエピタキシャル層をエピタキシャル成長させ、前記第２の酸化ガリウムエピタキシャル層の上面に、前記第２の酸化ガリウムエピタキシャル層とショットキー接合するアノード電極を形成し、前記酸化物半導体層の下面と前記第１の酸化ガリウムエピタキシャル層の上面との間に、ヘテロｐｎ接合が形成される。このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置の製造に際して、ｐ型不純物の添加によるｐ型キャリア濃度制御を行わずに、ｐ型の半導体層を形成することができる。具体的には、ｎ型の酸化ガリウムエピタキシャル層の上面に部分的にｐ型の酸化物半導体層および誘電体層を形成し、当該酸化物半導体層の間の隙間を埋めるように、ｎ型の酸化ガリウムエピタキシャル層を再度エピタキシャル成長させることによって、上記の構造を実現することができる。
　また、本願明細書に開示される技術の第４の態様は、ｎ型の酸化ガリウム基板の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層と、前記酸化ガリウムエピタキシャル層の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層と、前記酸化物半導体層の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層と、前記酸化ガリウムエピタキシャル層の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層および前記酸化物半導体層と直接接合を形成するソース電極と、前記酸化ガリウムエピタキシャル層および前記酸化物半導体層と、前記誘電体層を介して接触するゲート電極と、前記酸化ガリウム基板の下面に形成され、かつ、前記酸化ガリウム基板と直接接合するドレイン電極とを備え、前記酸化ガリウムエピタキシャル層の下面と前記酸化ガリウム基板との間に、ヘテロｐｎ接合が形成される。このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置において、ショットキー界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させることができる。
　本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置を実現するための構成を概略的に例示する平面図である。 図１の切断面Ｉ－Ｉ’における、半導体装置の構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置の構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置の構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の製造工程を例示する断面図である。 実施の形態に関する、半導体装置の構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置の構成を概略的に例示する断面図である。
　以下、添付される図面を参照しながら実施の形態について説明する。
　なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
　また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
　また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
　＜第１の実施の形態＞
　以下、本実施の形態に関する酸化物半導体装置、および、酸化物半導体装置の製造方法について説明する。
　＜酸化物半導体装置の構成について＞
　まず、本実施の形態に関する半導体装置の構成について説明をする。
　図１は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する平面図である。また、図２は、図１の切断面Ｉ－Ｉ’における、半導体装置の構成を概略的に例示する断面図である。
　図１および図２に例示されるように、本実施の形態に関する半導体装置は、ショットキーバリアダイオード（ＳＢＤ）とｐｎ接合ダイオード（ＰＮＤ）とを併設するＭＰＳである。
　また、本実施の形態では、半導体装置として、第１の電極がアノード電極であり、第２の電極がカソード電極であるショットキーバリアダイオードについて説明するが、半導体装置はショットキーバリアダイードに限定されるものではなく、他のスイッチング素子を構成する半導体装置であってもよい。
　図２に例示されるように、ｎ型酸化物半導体である、単結晶のｎ型酸化ガリウム基板１は、第１の主面（すなわち、上面）と、第１の主面の裏側に設けられた第２の主面（すなわち、下面）とを有する。半導体装置は、ｎ型酸化ガリウム基板１の第１の主面上に、ｎ型酸化ガリウムエピタキシャル層２を備える。さらに、半導体装置は、ｎ型酸化ガリウム基板１の第２の主面上に、ｎ型酸化ガリウム基板１とオーミック接合されたカソード電極３を備え、ｎ型酸化ガリウムエピタキシャル層２の上面に、ｎ型酸化ガリウムエピタキシャル層２とショットキー接合されたアノード電極４を備える。
　また、半導体装置は、ｎ型酸化ガリウムエピタキシャル層２の上面からｎ型酸化ガリウムエピタキシャル層２の下面に達して形成される、複数のｐ型酸化物半導体層５を備える。ｐ型酸化物半導体層５とアノード電極４とはオーミック接合を形成している。
　さらに、半導体装置は、ｎ型酸化ガリウムエピタキシャル層２とアノード電極４との間にフィールドプレート用誘電体層６を備える。フィールドプレート用誘電体層６とアノード電極４とが積層された部分がフィールドプレート構造を構成し、半導体装置の逆電圧が印加された場合の耐圧を向上させている。
　また、半導体装置は、ｎ型酸化ガリウムエピタキシャル層２とｐ型酸化物半導体層５との接触面の全面に形成された誘電体層７を備える。誘電体層７が設けられることによって、ｎ型酸化ガリウムエピタキシャル層２とｐ型酸化物半導体層５との間で原子の拡散が防止される。その結果、ｎ型酸化ガリウムエピタキシャル層２とアノード電極４との間に形成されたショットキー界面への原子の拡散による影響を抑制でき、正常なショットキー界面を維持することができる。
　ｎ型酸化ガリウム基板１は、Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体であり、より好ましくは、β－Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体である。ｎ型酸化ガリウム基板１は、結晶中の酸素欠損によってｎ型の伝導性を示すため、ｎ型不純物を含まなくてもよいが、シリコン（Ｓｉ）または錫（Ｓｎ）などのｎ型不純物を含むものであってもよい。
　すなわち、ｎ型酸化ガリウム基板１は、酸素欠損のみでｎ型の伝導性を示すもの、ｎ型不純物のみでｎ型の伝導性を示すもの、および、酸素欠損とｎ型不純物との両方でｎ型の伝導性を示すもののうちのいずれであってもよい。
　ｎ型酸化ガリウム基板１のｎ型キャリア濃度は、酸素欠損とｎ型不純物との合計の濃度であり、たとえば、１×１０１７ｃｍ－３以上、かつ、１×１０１８ｃｍ－３以下であってよい。また、ｎ型酸化ガリウム基板１とアノード電極４とのコンタクト抵抗を低減するために、不純物濃度は、より高濃度であってもよい。
　ｎ型酸化ガリウムエピタキシャル層２は、ｎ型酸化ガリウム基板１の上面に形成される。ｎ型酸化ガリウムエピタキシャル層２は、Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体であり、より好ましくは、β－Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体である。ｎ型酸化ガリウムエピタキシャル層２のｎ型キャリア濃度は、ｎ型酸化ガリウム基板１よりも低濃度であることが望ましく、たとえば、１×１０１５ｃｍ－３以上、かつ、１×１０１７ｃｍ－３以下であってよい。
　カソード電極３は、ｎ型酸化ガリウム基板１の下面に形成される。カソード電極３は、ｎ型酸化ガリウム基板１とオーミック接合されるため、ｎ型酸化ガリウム基板１の仕事関数よりも仕事関数の小さい金属材料で構成されることが好ましい。また、ｎ型酸化ガリウム基板１の第２の主面上にカソード電極３を形成した後の熱処理によって、ｎ型酸化ガリウム基板１とカソード電極３との接触抵抗が小さくなる金属材料で構成されることが好ましい。
　このような金属材料としては、たとえば、チタン（Ｔｉ）であってよい。また、カソード電極３は、複数の金属材料を積層して構成してもよく、たとえば、ｎ型酸化ガリウム基板１の第２の主面に接触する金属材料が酸化しやすい金属材料である場合には、当該金属材料の下面に酸化しにくい金属材料を形成して積層構造のカソード電極３を構成してもよい。たとえば、ｎ型酸化ガリウム基板１に接触する第１の層をＴｉとし、第１の層であるＴｉの下面に、金（Ａｕ）または銀（Ａｇ）からなる第２の層を形成してカソード電極３としてもよい。また、カソード電極３は、ｎ型酸化ガリウム基板１の第２の主面の全体に形成してもよく、ｎ型酸化ガリウム基板１の第２の主面の一部に形成してもよい。
　アノード電極４は、ｎ型酸化ガリウムエピタキシャル層２の上面に形成される。アノード電極４は、ｎ型酸化ガリウムエピタキシャル層２とショットキー接合されるため、ｎ型酸化ガリウムエピタキシャル層２の仕事関数よりも仕事関数の大きい金属材料で構成される。さらに、アノード電極４は、ｐ型酸化物半導体層５とオーミック接合されるため、ｐ型酸化物半導体層５を構成するｐ型酸化物半導体材料の仕事関数よりも仕事関数の小さい金属材料で構成されることがより好ましい。
　このような金属材料としては、たとえば、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）、または、パラジウム（Ｐｄ）であってよい。アノード電極４は、カソード電極３と同様に積層構造であってよく、たとえば、ｎ型酸化ガリウムエピタキシャル層２とのショットキー接合に適した金属材料を第１の層としてｎ型酸化ガリウムエピタキシャル層２に接触させて形成し、第１の層の上面に、第２の層となる金属材料を形成してアノード電極４としてもよい。
　ｐ型酸化物半導体層５は、ｎ型酸化ガリウムエピタキシャル層２の上面から下面に達して形成される。ｐ型酸化物半導体層５は、ｎ型酸化ガリウム基板１と直接接合している。そして、ｐ型酸化物半導体層５の下面とｎ型酸化ガリウム基板１との間に、ヘテロｐｎ接合が形成される。また、ｐ型酸化物半導体層５は、酸化銅（Ｃｕ２Ｏ）、酸化銀（Ａｇ２Ｏ）、酸化ニッケル（ＮｉＯ）、または、酸化錫（ＳｎＯ）など、ｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成される。たとえば、金属酸化物であるＣｕ２Ｏでは、Ｃｕの３ｄ軌道がホール伝導を担う価電子帯上端を形成しており、Ｃｕ欠損に起因して正孔が発現するためｐ型の伝導性を示す。そして、Ｃｕ２Ｏは酸化によってＣｕＯに変化するため、Ｃｕの３ｄ軌道が価電子帯上端を形成しなくなる。そのため、ｐ型の伝導性を消失する。ｐ型酸化物半導体層５は、このような性質を有する金属酸化物からなるｐ型酸化物半導体で構成され、一般的に、ｐ型酸化物半導体は、ｐ型不純物を添加しなくてもｐ型の伝導性を示す。
　また、ｐ型酸化物半導体層５は、Ｃｕ２Ｏ、Ａｇ２Ｏ、ＮｉＯまたはＳｎＯに、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）または酸化亜鉛（ＺｎＯ）を含有させたｐ型酸化物半導体であってもよい。なお、ｐ型酸化物半導体層５は、上記のようにｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成されるが、ｐ型不純物を添加してもよい。
　たとえば、Ｃｕ２Ｏでは、窒素（Ｎ）をｐ型不純物として用いることができる。ｐ型不純物を添加した場合には、ｐ型酸化物半導体の金属原子欠損とｐ型不純物との合計がｐ型キャリア濃度となる。したがって、ｐ型酸化物半導体層５にｐ型不純物が含有されており、ｐ型酸化物半導体の金属酸化物が酸化されてｐ型の伝導性を消失しても、ｐ型酸化物半導体全体としてはｐ型の伝導性を示す場合があるが、金属酸化物が酸化されてｐ型の伝導性を消失すると、ｐ型酸化物半導体全体のｐ型の伝導性が低下するので、ｐ型酸化物半導体の金属酸化物を酸化させないことが重要である。
　フィールドプレート用誘電体層６は、たとえば、二酸化ケイ素（ＳｉＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）など材料で構成されており、これらの材料は、ｎ型酸化ガリウムエピタキシャル層２を構成するＧａ２Ｏ３よりも絶縁破壊電界強度の大きな材料である。フィールドプレート用誘電体層６の層厚は数１００ｎｍ程度であってよく、たとえば、１００ｎｍ以上、かつ、２００ｎｍ以下であってよい。
　誘電体層７は、たとえば、二酸化ケイ素（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、窒化ガリウム（ＧａＮ）、または、酸化アルミニウム（Ａｌ２Ｏ３）などの材料で構成される。誘電体層７は、ｐ型酸化物半導体層５の側面全体、すなわち、アノード電極４とカソード電極３とを結ぶ方向である電流方向に沿う面全体を覆って形成される。誘電体層７を構成する材料の誘電率は、ｐ型酸化物半導体層５を構成する材料の誘電率よりも小さい。誘電体層７は、ｐ型酸化物半導体層５からショットキー界面に向かって金属原子が拡散することを防止するために設けられる。そのため、ｐ型酸化物半導体層５からショットキー界面に向かって起こる金属原子の拡散を防止することができるのであれば、誘電体層７は絶縁層に限定されない。
　また、誘電体層７の膜厚は、特に、ｐ型酸化物半導体層５に含まれる金属酸化物と混晶材料を形成する金属酸化物とを含んでいる場合は、３ｎｍ以上であることが望ましく、たとえば、３ｎｍ以上、かつ、３００ｎｍ以下であってもよい。
　＜酸化物半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置の製造方法について説明する。
　まず、ｎ型酸化ガリウム基板１の第２の主面上にカソード電極３を形成する。ｎ型酸化ガリウム基板１は、融液成長法で作製されたβ－Ｇａ２Ｏ３の単結晶バルクから基板状に切り出されたものを用いることができる。
　次に、ｎ型酸化ガリウム基板１の第１の主面上に、エピタキシャル成長によってｎ型酸化ガリウムエピタキシャル層２を堆積させる。ｎ型酸化ガリウムエピタキシャル層２は、ｎ型酸化ガリウム基板１の第１の主面上に、有機金属化学気相堆積（ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＭＯＣＶＤ）法、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ　ｂｅａｍ　ｅｐｉｔａｘｙ、すなわち、ＭＢＥ）法、または、ハライド気相成長（ｈａｌｉｄｅ　ｖａｐｏｒ　ｐｈａｓｅ　ｅｐｉｔａｘｙ、すなわち、ＨＶＰＥ）法などの方法によって形成することができる。
　次に、ｎ型酸化ガリウム基板１の第２の主面上に、蒸着法またはスパッタリング法によってカソード電極３となる金属材料を堆積させる。たとえば、電子ビーム蒸着（ＥＢ蒸着）でＴｉをｎ型酸化ガリウム基板１の第２の主面上に１００ｎｍの厚さで堆積させ、その後、電子ビーム蒸着でＡｇを３００ｎｍの厚さで当該Ｔｉ上に堆積させて、２層構造のカソード電極３を形成する。
　その後、たとえば、窒素雰囲気または酸素雰囲気で５５０℃、かつ、５分間の熱処理を行う。この結果、ｎ型酸化ガリウム基板１とオーミック接合されたカソード電極３が、ｎ型酸化ガリウム基板１の第２の主面上に形成される。
　なお、ｎ型酸化ガリウム基板１とカソード電極３との間のコンタクト抵抗を低下させる方法として、カソード電極３の形成前に、三塩化ホウ素（ＢＣｌ３）などのガスを用いたＲＩＥ処理をｎ型酸化ガリウム基板１の第２の主面上に行う方法もある。
　ここで、ｐ型酸化物半導体層５および誘電体層７を形成する方法として、２通りの方法がある。１つ目の方法は、ｎ型酸化ガリウムエピタキシャル層２に溝部を形成し、その溝部にｐ型酸化物半導体層５および誘電体層７を埋め込む方法である。２つ目の方法は、ｎ型酸化ガリウム基板１の第１の主面上にｐ型酸化物半導体層５および誘電体層７を形成した後に、それらを埋め込むようにｎ型酸化ガリウムエピタキシャル層２を形成する方法である。
　たとえば、２つ目の方法で、ｐ型酸化物半導体層５をＣｕ２Ｏで形成する場合、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスとの混合ガス中で、Ｃｕ２Ｏをターゲットに用いたスパッタリング法によって、ｎ型酸化ガリウム基板１の第１の主面上にＣｕ２Ｏを堆積させることによって、ｐ型酸化物半導体層５を形成することができる。
　混合ガスのＮ２の分圧を高くすることで、ｐ型酸化物半導体層５のキャリア濃度を高くしてｐ型の伝導性を向上させることができる。また、混合ガスのＮ２の分圧を低くすることで、ｐ型酸化物半導体層５のキャリア濃度を低くしてｐ型の伝導性を低下させることができる。
　また、１つ目の方法で、ｎ型酸化ガリウムエピタキシャル層２に溝部を形成する方法としては、ＢＣｌ３などのガスを用いたドライエッチング方法が有効である。
　誘電体層７を形成する方法は、特に限定されるものではなく、スパッタ法またはＣＶＤ法などの既存の方法を用いることができる。誘電体層７のデバイスの水平方向の厚さとしては、ｐ型酸化物半導体層５からの金属原子の拡散を防止することができる厚さであり、かつ、空乏層の広がりをできる限り抑制しない膜厚が好ましい。
　＜第２の実施の形態＞
　本実施の形態に関する酸化物半導体装置、および、酸化物半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜酸化物半導体装置の構成について＞
　図３は、本実施の形態に関する半導体装置の構成を概略的に例示する断面図である。図３に例示される半導体装置は、第１の実施の形態に例示された態様とは、電流方向、すなわち、図３における上下方向と平行に伸びる誘電体層７ａの長さが相違している。
　図３に例示されるように、誘電体層７ａの電流方向の長さは、隣接するｐ型酸化物半導体層５の電流方向の長さよりも短い。すなわち、誘電体層７ａの下面は、ｐ型酸化物半導体層５の下面よりも浅く位置する。第１の実施の形態に例示された構造と比較すると、ｎ型酸化ガリウムエピタキシャル層２とｐ型酸化物半導体層５とが直接接合している部分がｎ型酸化ガリウム基板１付近に存在し、デバイスの電流方向と垂直な方向に空乏層が広がりやすい構造となっている。そのため、半導体装置の逆電圧が印加された場合の耐圧が向上する。
　＜第３の実施の形態＞
　本実施の形態に関する酸化物半導体装置、および、酸化物半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜酸化物半導体装置の構成について＞
　図４は、本実施の形態に関する半導体装置の構成を概略的に例示する断面図である。図４に例示される半導体装置は、第１の実施の形態に例示された態様とは、電流方向、すなわち、図４における上下方向と平行に伸びるｐ型酸化物半導体層５ａの長さおよび誘電体層７ａの長さが相違している。具体的には、ｐ型酸化物半導体層５ａは、ｎ型酸化ガリウムエピタキシャル層２の上面から内部に達して形成される。また、誘電体層７ａは、ｐ型酸化物半導体層５ａの側面全体を覆って形成される。ただし、ｐ型酸化物半導体層５ａと誘電体層７ａのデバイスの電流方向と平行な方向における長さは同じである。
　図４に例示されるように、誘電体層７ａの電流方向の長さは、隣接するｐ型酸化物半導体層５ａの電流方向の長さと等しいが、第１の実施の形態に例示された構造と比較すると、誘電体層７ａおよびｐ型酸化物半導体層５ａがそれぞれｎ型酸化ガリウム基板１とは直接接触していない点で異なる。ｐ型酸化物半導体層５ａは、ｎ型酸化ガリウムエピタキシャル層２と直接接合している。そして、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２との間に、ヘテロｐｎ接合が形成される。ｐ型酸化物半導体層５ａのデバイスの電流方向と垂直な面、すなわち、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２とが直接接触していることによって、空乏層が広がりやすい構造となっている。そのため、半導体装置の逆電圧が印加された場合の耐圧が向上する。
　＜酸化物半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置の製造方法について、図５から図２０を参照しつつ説明する。なお、図５から図２０は、本実施の形態に関する半導体装置の製造工程を例示する断面図である。
　上記のとおり、ｐ型酸化物半導体層５ａおよび誘電体層７ａを形成する方法として、２通りの方法があるため、それぞれの方法について説明する。
　まず、１つ目の方法については、図５に例示されるように、ｎ型酸化ガリウム基板１を用意する。そして、図６に例示されるように、ｎ型酸化ガリウム基板１の第２の主面上に、蒸着法またはスパッタリング法によってカソード電極３となる金属材料を堆積させる。
　次に、図７に例示されるように、ｎ型酸化ガリウム基板１の第１の主面上に、エピタキシャル成長によってｎ型酸化ガリウムエピタキシャル層２を堆積させる。
　次に、図８に例示されるように、ｎ型酸化ガリウムエピタキシャル層２の表層に、溝部１０を形成する。溝部１０は、ｎ型酸化ガリウム基板１には達しない深さとするが、ｎ型酸化ガリウム基板１には達する深さであってもよい。溝部１０を形成する方法としては、ＢＣｌ３などのガスを用いたドライエッチング方法が有効である。
　次に、図９に例示されるように、溝部１０の底面を除くｎ型酸化ガリウムエピタキシャル層２に、誘電体層７ａを形成する。たとえば、写真製版によるリフトオフによって、誘電体層７ａを形成する。具体的には、溝部１０の側面に開口を有するレジストを形成し、誘電体層７ａの材料を成膜した後でリフトオフする。なお、図３および図２１に例示されるような、誘電体層７ａの下面がｐ型酸化物半導体層５の下面よりも浅く位置する構造を形成する場合には、溝部１０の側面のうち、溝部１０の底面に近い部分を覆うレジストを形成し、誘電体層７ａの材料を成膜した後でリフトオフすればよい。次に、図１０に例示されるように、溝部１０内にｐ型酸化物半導体層５ａを形成する。
　次に、図１１に例示されるように、ｐ型酸化物半導体層５ａが埋め込まれた溝部１０を含むｎ型酸化ガリウムエピタキシャル層２の上面に、フィールドプレート用誘電体層６を部分的に形成する。
　次に、図１２に例示されるように、フィールドプレート用誘電体層６の一部、および、フィールドプレート用誘電体層６に覆われていないｎ型酸化ガリウムエピタキシャル層２の上面に跨って、アノード電極４を形成する。
　上記の製造方法によれば、ｎ型酸化ガリウムエピタキシャル層２を形成する際に必要となる温度の影響を受けずにｐ型酸化物半導体層５ａを形成することができるため、比較的低温、たとえば、２００℃以下でｐ型酸化物半導体層５ａを形成することができる。そのため、ｐ型酸化物半導体層５ａの結晶化を抑制し、デバイスの逆電圧が印加された場合の耐圧の向上およびリーク電流の低減が可能となる。
　なお、上記の製造方法において、図７に例示されたｎ型酸化ガリウムエピタキシャル層２の形成は、図６に例示されたカソード電極３の形成の前に行われてもよい。
　次に、２つ目の方法について説明する。まず、図１３に例示されるように、ｎ型酸化ガリウム基板１を用意する。そして、図１４に例示されるように、ｎ型酸化ガリウム基板１の第２の主面上に、蒸着法またはスパッタリング法によってカソード電極３となる金属材料を堆積させる。
　次に、図１５に例示されるように、ｎ型酸化ガリウム基板１の第１の主面上に、エピタキシャル成長によってｎ型酸化ガリウムエピタキシャル層２ａを比較的薄く堆積させる。
　次に、図１６に例示されるように、ｎ型酸化ガリウムエピタキシャル層２ａの上面に、スパッタリング法によって、ｐ型酸化物半導体層５ａを部分的に堆積させる。
　次に、図１７に例示されるように、ｐ型酸化物半導体層５ａの側面に誘電体層７ａを形成する。たとえば、写真製版によるリフトオフによって、誘電体層７ａを形成する。具体的には、ｐ型酸化物半導体層５ａの側面に開口を有するレジストを形成し、誘電体層７ａの材料を成膜した後でリフトオフする。なお、図３および図２１に例示されるような、誘電体層７ａの下面がｐ型酸化物半導体層５の下面よりも浅く位置する構造を形成する場合には、ｐ型酸化物半導体層５ａの側面のうち、ｎ型酸化ガリウムエピタキシャル層２ａの上面に近い部分を覆うレジストを形成し、誘電体層７ａの材料を成膜した後でリフトオフすればよい。次に、図１８に例示されるように、ｐ型酸化物半導体層５ａが形成されていない領域を再度エピタキシャル成長させることによって、ｎ型酸化ガリウムエピタキシャル層２ｂを形成する。ここで、ｎ型酸化ガリウムエピタキシャル層２ａとｎ型酸化ガリウムエピタキシャル層２ｂとをあわせて、ｎ型酸化ガリウムエピタキシャル層２が形成される。
　次に、図１９に例示されるように、ｐ型酸化物半導体層５ａの上面およびｎ型酸化ガリウムエピタキシャル層２の上面に、フィールドプレート用誘電体層６を部分的に形成する。
　次に、図２０に例示されるように、フィールドプレート用誘電体層６の一部、および、フィールドプレート用誘電体層６に覆われていないｎ型酸化ガリウムエピタキシャル層２の上面に跨って、アノード電極４を形成する。
　上記の製造方法によっても、図１２において得られた構造と同様の構造の半導体装置を得ることができる。
　なお、図５から図２０に例示された半導体装置の製造方法には、たとえば、写真製版を用いる場合もある。
　＜第４の実施の形態＞
　本実施の形態に関する酸化物半導体装置、および、酸化物半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜酸化物半導体装置の構成について＞
　図２１は、本実施の形態に関する半導体装置の構成を概略的に例示する断面図である。図２１に例示される半導体装置は、第３の実施の形態に例示された態様とは、電流方向、すなわち、図２１における上下方向と平行に伸びる誘電体層７ｂの長さが相違している。
　図２１に例示されるように、誘電体層７ｂの電流方向の長さは、隣接するｐ型酸化物半導体層５ａの電流方向の長さよりも短い。第３の実施の形態に例示された構造と比較すると、ｎ型酸化ガリウムエピタキシャル層２とｐ型酸化物半導体層５ａが直接接合している部分がｐ型酸化物半導体層５ａのｎ型酸化ガリウム基板１に近い位置に存在し、デバイスの電流方向と垂直な方向に空乏層が広がりやすい構造となっている。そのため、半導体装置の逆電圧が印加された場合の耐圧が向上する。
　＜酸化物半導体装置の動作について＞
　次に、本実施の形態に関する半導体装置の動作について説明する。
　半導体装置のアノード電極４とカソード電極３との間には、半導体装置の外部に設けられた電気回路から電圧が印加される。カソード電極３の電位に対して、アノード電極４の電位が高い電圧が印加される場合を順バイアスといい、カソード電極３の電位に対してアノード電極４の電位が低い電圧が印加される場合を逆バイアスという。
　本実施の形態に関する半導体装置では、順バイアスが印加された場合には、アノード電極４からカソード電極３に順方向電流が流れ、逆バイアスが印加された場合には、アノード電極４とカソード電極３との間に流れる電流は遮断される。
　ｐ型酸化物半導体層５ａはアノード電極４とオーミック接合されており、ｎ型酸化ガリウムエピタキシャル層２はｎ型酸化ガリウム基板１を介してカソード電極３とオーミック接合されているため、半導体装置に逆バイアスを印加すると、ｐ型酸化物半導体層５ａの電位は、ｎ型酸化ガリウムエピタキシャル層２の電位よりも低くなる。
　その結果、ｎ型酸化ガリウムエピタキシャル層２に広がる空乏層の厚さは厚くなり、ピンチオフ状態となる。そして、空乏層がｎ型酸化ガリウムエピタキシャル層２とアノード電極４との間のショットキー接合部の全体を覆うようになる。
　空乏層は絶縁体であるので、アノード電極４とカソード電極３との間に印加された逆バイアスの電圧の大部分は空乏層に印加され、ｎ型酸化ガリウムエピタキシャル層２とアノード電極４との間のショットキー接合部に印加される電圧は、空乏層がない場合に比べて大幅に低減される。この結果、半導体装置の逆電圧が印加された場合の耐圧を向上させることができる。
　酸化ガリウム半導体は、ＳｉまたはＳｎなどのｎ型不純物を添加することでｎ型キャリア濃度を容易に制御することが可能である反面、ｐ型不純物の添加によってｐ型キャリア濃度を制御することは極めて困難であり、これまでにｐ型不純物の添加によって明確なホール伝導を観測したという報告はない。
　したがって、ＳｉまたはＳｉＣで形成された半導体装置において行われるような、ｎ型酸化ガリウムエピタキシャル層２内へのｐ型不純物の添加によってｐ型半導体を形成して、ショットキー接合部の逆電圧が印加された場合の耐圧を向上させることは困難である。
　本実施の形態に関する半導体装置は、ｎ型酸化ガリウムエピタキシャル層２の内部に酸化ガリウムとは異なる材料であるｐ型酸化物半導体層５ａを形成することで、ヘテロｐｎ接合によって、ｎ型酸化ガリウムエピタキシャル層２内に空乏層が形成される構成を実現している。
　そして、本実施の形態に関する半導体装置では、ｎ型酸化ガリウムエピタキシャル層２とｐ型酸化物半導体層５ａとの間のデバイスの電流方向に平行な面の一部分に誘電体層７ｂが設けられているため、ｐ型酸化物半導体層５ａから拡散する金属原子がショットキー界面に与える影響を抑制することができる。
　＜第５の実施の形態＞
　本実施の形態に関する酸化物半導体装置、および、酸化物半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜酸化物半導体装置の構成について＞
　図２２は、本実施の形態に関する半導体装置の構成を概略的に例示する断面図である。図２２に例示される半導体装置は、図２２における上下方向を電流方向とする、電界効果トランジスタである。
　図２２に示されるように、ｎ型酸化ガリウム基板１の上面に、ｎ型酸化ガリウムエピタキシャル層２ｃが形成される。そして、ｎ型酸化ガリウムエピタキシャル層２ｃの表層に、ｐ型酸化物半導体層５ｃが形成される。
　また、ｐ型酸化物半導体層５ｃの表層には、ゲート電極１２が形成される。そして、平面視においてゲート電極１２を挟むように、誘電体層７ｃが形成される。なお、誘電体層７ｃは、ゲート電極１２の側面に加えて、ゲート電極１２の下面の一部にも接触して形成される。そして、誘電体層７ｃとｐ型酸化物半導体層５ｃとは直接接合している。
　また、ｎ型酸化ガリウムエピタキシャル層２ｃの上面には、ソース電極１１が形成される。そして、ソース電極１１は、ｎ型酸化ガリウムエピタキシャル層２ｃと直接接合している。また、ｎ型酸化ガリウム基板１の下面には、ドレイン電極１３が形成される。
　また、ｐ型酸化物半導体層５ｃは、図２２の奥行方向のいずれかの箇所でソース電極１１と直接接合している。この場合、ｐ型酸化物半導体層５ｃがソース電極１１の直下まで延びて形成される、または、ソース電極１１がｐ型酸化物半導体層５ｃの直上まで延びて形成される。
　図２２では、ｐ型酸化物半導体層５ｃに接触しているソース電極１１が引き出されている様子が示されている。ｐ型酸化物半導体層５ｃの上部とｎ型酸化ガリウムエピタキシャル層２ｃとの界面には誘電体層７ｃが挿入されている。そのため、本構造は、上記の実施の形態に示された構造と同様に、ｐ型酸化物半導体層５ｃの側面に誘電体層７ｃが形成されることによって、ｐ型の酸化物半導体層とｎ型酸化ガリウムエピタキシャル層２ｃとの間の原子の拡散を抑制することができる。よって、電極と半導体層との界面における閾値シフトを抑制する効果を有する。
　本構造は、ゲート電極１２に電圧が印加されることによって、ソース電極１１とドレイン電極１３との間に流れる電流量を制御する電界効果トランジスタである。
　本実施の形態に関する半導体装置は、ｎ型酸化ガリウムエピタキシャル層２ｃの内部に酸化ガリウムとは異なる材料であるｐ型酸化物半導体層５ｃを形成することで、ヘテロｐｎ接合によって、ｎ型酸化ガリウムエピタキシャル層２ｃ内に空乏層が形成される構成を実現している。
　つまり、ゲート電極１２の直下に配置されたｐ型酸化物半導体層５ｃは、ソース電極１１とドレイン電極１３とに逆方向電圧が印加された際に、電界緩和効果をもたらし、耐圧を向上させる効果がある。
　そして、本実施の形態に関する半導体装置では、ｎ型酸化ガリウムエピタキシャル層２ｃとｐ型酸化物半導体層５ｃとの間のデバイスの電流方向に平行な面の一部分に誘電体層７ｃが設けられているため、ｐ型酸化物半導体層５ｃから拡散する金属原子が、ソース電極１１とｎ型酸化ガリウムエピタキシャル層２ｃとの界面における閾値シフトを抑制することができる。
　このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置において、電極と半導体界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させることができる。
　＜以上に記載された実施の形態によって生じる効果について＞
　次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
　また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
　以上に記載された実施の形態によれば、酸化物半導体装置は、ｎ型の酸化ガリウムエピタキシャル層と、ｐ型の酸化物半導体層と、誘電体層７と、アノード電極４と、カソード電極３とを備える。ここで、酸化ガリウムエピタキシャル層は、たとえば、ｎ型酸化ガリウムエピタキシャル層２に対応するものである。また、酸化物半導体層は、たとえば、ｐ型酸化物半導体層５およびｐ型酸化物半導体層５ａのうちの少なくとも１つに対応するものである。ｎ型酸化ガリウムエピタキシャル層２は、ｎ型酸化ガリウム基板１の上面に形成される。酸化物半導体層は、ｎ型酸化ガリウムエピタキシャル層２の上面から少なくとも内部に達して形成される。また、酸化物半導体層は、ｎ型酸化ガリウムエピタキシャル層２の材料とは異なる材料の酸化物である。誘電体層７は、酸化物半導体層の側面を少なくとも一部覆って形成される。また、誘電体層７は、酸化物半導体層を構成する材料よりも誘電率の小さい材料によって構成される。アノード電極４は、ｎ型酸化ガリウムエピタキシャル層２の上面に形成される。また、アノード電極４は、ｎ型酸化ガリウムエピタキシャル層２とショットキー接合を形成する。カソード電極３は、ｎ型酸化ガリウム基板１の下面に形成される。また、カソード電極３は、ｎ型酸化ガリウム基板１とオーミック接合を形成する。そして、ｐ型酸化物半導体層５の下面とｎ型酸化ガリウム基板１との間、または、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２との間に、ヘテロｐｎ接合が形成される。
　このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置において、ショットキー界面への異種材料の拡散を抑制しつつ、逆電圧が印加された場合の耐圧を向上させることができる。具体的には、ｐ型の酸化物半導体層の側面に誘電体層７が形成されることによって、ｐ型の酸化物半導体層とｎ型酸化ガリウムエピタキシャル層２との間の原子の拡散を抑制することができる。
　なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
　しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
　また、以上に記載された実施の形態によれば、ｐ型酸化物半導体層５の側面は、アノード電極４とカソード電極３とを結ぶ方向である電流方向、すなわち、たとえば、図２における上下方向に沿う面である。このような構成によれば、ｐ型酸化物半導体層５の側面に形成された誘電体層７が、空乏層の広がりを抑制せずに、ショットキー界面への原子の拡散を抑制することができる。
　また、以上に記載された実施の形態によれば、誘電体層７ａの下面は、ｐ型酸化物半導体層５の下面よりも浅く位置する。このような構成によれば、ｐ型酸化物半導体層５が誘電体層７ａよりもカソード電極３に近づく方向に延びて形成されるため、ショットキー界面への原子の拡散を抑制しつつも、逆方向リーク電流が低く、かつ、逆電圧が印加された場合の耐圧の高い半導体装置を提供することができる。
　また、以上に記載された実施の形態によれば、誘電体層７は、ｐ型酸化物半導体層５の側面全体を覆って形成される。このような構成によれば、ショットキー界面への原子の拡散を抑制することができる。
　また、以上に記載された実施の形態によれば、ｐ型酸化物半導体層５ａは、ｎ型酸化ガリウムエピタキシャル層２の上面から内部に達して形成される。そして、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２との間に、ヘテロｐｎ接合が形成される。このような構成によれば、ｐ型酸化物半導体層５ａの下面がｎ型酸化ガリウムエピタキシャル層２と直接接合し、かつ、ｐ型酸化物半導体層５ａの側面全体が誘電体層７ａによって覆われることによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｐ型酸化物半導体層５は、ｎ型酸化ガリウムエピタキシャル層２の上面から下面に達して形成される。そして、ｐ型酸化物半導体層５の下面とｎ型酸化ガリウム基板１との間に、ヘテロｐｎ接合が形成される。このような構成によれば、ｐ型酸化物半導体層５の下面がｎ型酸化ガリウム基板１と直接接合し、かつ、ｐ型酸化物半導体層５の側面全体が誘電体層７によって覆われることによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｎ型酸化ガリウムエピタキシャル層２の不純物濃度が、ｎ型酸化ガリウム基板１の不純物濃度よりも低い。このような構成によれば、ドリフト層の濃度を低くすることによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｐ型酸化物半導体層５は、ＣｕまたはＮｉを含む金属酸化物である。このような構成によれば、Ｃｕ２ＯまたはＮｉＯをｐ型酸化物半導体層５として用いることによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　以上に記載された実施の形態によれば、酸化物半導体装置の製造方法において、ｎ型酸化ガリウム基板１の下面に、ｎ型酸化ガリウム基板１とオーミック接合するカソード電極３を形成する。そして、ｎ型酸化ガリウム基板１の上面に、ｎ型酸化ガリウムエピタキシャル層２をエピタキシャル成長させる。そして、ｎ型酸化ガリウムエピタキシャル層２の上面から少なくとも内部に達する溝部１０を形成する。そして、溝部１０の側面の少なくとも一部に誘電体層７を形成する。そして、誘電体層７が側面に形成された状態の溝部１０内に、ｎ型酸化ガリウムエピタキシャル層２の材料とは異なる材料の酸化物であり、かつ、誘電体層７よりも誘電率の高い材料によって構成されるｐ型の酸化物半導体層を形成する。そして、ｎ型酸化ガリウムエピタキシャル層２の上面に、ｎ型酸化ガリウムエピタキシャル層２とショットキー接合するアノード電極４を形成する。ここで、ｐ型酸化物半導体層５の下面とｎ型酸化ガリウム基板１との間、または、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２との間に、ヘテロｐｎ接合が形成される。
　このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置の製造に際して、ｐ型不純物の添加によるｐ型キャリア濃度制御を行わずに、ｐ型の半導体層を形成することができる。具体的には、ｎ型酸化ガリウムエピタキシャル層２に溝部を形成し、当該溝部内に誘電体層７およびｐ型の酸化物半導体層を形成することによって、上記の構造を実現することができる。
　なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
　しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
　また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
　また、以上に記載された実施の形態によれば、ｐ型酸化物半導体層５ａを、２００℃以下の形成温度で形成する。このような構成によれば、２００℃以下の形成温度においてｐ型酸化物半導体層５ａを形成することによって、ｐ型酸化物半導体層５ａの結晶化を抑制することができる。したがって、デバイスの逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｎ型酸化ガリウムエピタキシャル層２の上面から内部に達する溝部１０を形成する。そして、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２との間に、ヘテロｐｎ接合が形成される。このような構成によれば、ｐ型酸化物半導体層５ａの下面がｎ型酸化ガリウムエピタキシャル層２と直接接合することによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｎ型酸化ガリウムエピタキシャル層２の上面から下面に達する溝部１０を形成する。そして、ｐ型酸化物半導体層５の下面とｎ型酸化ガリウム基板１との間に、ヘテロｐｎ接合が形成される。このような構成によれば、ｐ型酸化物半導体層５の下面がｎ型酸化ガリウム基板１と直接接合することによって、逆電圧が印加された場合の耐圧を向上させつつ、リーク電流を低減させることができる。
　また、以上に記載された実施の形態によれば、ｎ型酸化ガリウム基板１の下面に、ｎ型酸化ガリウム基板１とオーミック接合するカソード電極３を形成する。そして、ｎ型酸化ガリウム基板１の上面に、ｎ型の第１の酸化ガリウムエピタキシャル層をエピタキシャル成長させる。ここで、第１の酸化ガリウムエピタキシャル層は、たとえば、ｎ型酸化ガリウムエピタキシャル層２ａに対応するものである。そして、ｎ型酸化ガリウムエピタキシャル層２ａの上面に、ｎ型酸化ガリウムエピタキシャル層２ａの材料とは異なる材料の酸化物であるｐ型酸化物半導体層５ａを部分的に形成する。そして、ｐ型酸化物半導体層５ａの側面の少なくとも一部に、ｐ型酸化物半導体層５ａを構成する材料よりも誘電率の小さい材料によって構成される誘電体層７を形成する。そして、ｎ型酸化ガリウムエピタキシャル層２ａ、ｐ型酸化物半導体層５ａおよび誘電体層７を覆って、ｎ型の第２の酸化ガリウムエピタキシャル層をエピタキシャル成長させる。ここで、第２の酸化ガリウムエピタキシャル層は、たとえば、ｎ型酸化ガリウムエピタキシャル層２ｂに対応するものである。そして、ｎ型酸化ガリウムエピタキシャル層２ｂの上面に、ｎ型酸化ガリウムエピタキシャル層２ｂとショットキー接合するアノード電極４を形成する。ここで、ｐ型酸化物半導体層５ａの下面とｎ型酸化ガリウムエピタキシャル層２ａの上面との間に、ヘテロｐｎ接合が形成される。
　このような構成によれば、異種酸化物半導体材料によってヘテロｐｎ接合が形成される酸化物半導体装置の製造に際して、ｐ型不純物の添加によるｐ型キャリア濃度制御を行わずに、ｐ型の半導体層を形成することができる。具体的には、ｎ型酸化ガリウムエピタキシャル層２ａの上面に部分的にｐ型の酸化物半導体層および誘電体層７を形成し、当該酸化物半導体層の間の隙間を埋めるように、ｎ型の酸化ガリウムエピタキシャル層を再度エピタキシャル成長させることによって、上記の構造を実現することができる。
　なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
　しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
　また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
　＜以上に記載された実施の形態における変形例について＞
　以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
　したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
　さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
　また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
　また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
　また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
　１　ｎ型酸化ガリウム基板、２，２ａ，２ｂ，２ｃ　ｎ型酸化ガリウムエピタキシャル層、３　カソード電極、４　アノード電極、５，５ａ，５ｃ　ｐ型酸化物半導体層、６　フィールドプレート用誘電体層、７，７ａ，７ｂ，７ｃ　誘電体層、１０　溝部、１１　ソース電極、１２　ゲート電極、１３　ドレイン電極。

Claims (14)

  1. 　ｎ型の酸化ガリウム基板（１）の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層（２）と、
    　前記酸化ガリウムエピタキシャル層（２）の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層（２）の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層（５、５ａ）と、
    　前記酸化物半導体層（５、５ａ）の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層（５、５ａ）を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層（７、７ａ、７ｂ）と、
    　前記酸化ガリウムエピタキシャル層（２）の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層（２）とショットキー接合を形成するアノード電極（４）と、
    　前記酸化ガリウム基板（１）の下面に形成され、かつ、前記酸化ガリウム基板（１）とオーミック接合を形成するカソード電極（３）とを備え、
    　前記酸化物半導体層（５）の下面と前記酸化ガリウム基板（１）との間、または、前記酸化物半導体層（５ａ）の下面と前記酸化ガリウムエピタキシャル層（２）との間に、ヘテロｐｎ接合が形成される、
    　酸化物半導体装置。
  2. 　前記酸化物半導体層（５、５ａ）の側面は、前記アノード電極（４）と前記カソード電極（３）とを結ぶ方向である電流方向に沿う面である、
    　請求項１に記載の酸化物半導体装置。
  3. 　前記誘電体層（７ａ、７ｂ）の下面は、前記酸化物半導体層（５、５ａ）の下面よりも浅く位置する、
    　請求項１または請求項２に記載の酸化物半導体装置。
  4. 　前記誘電体層（７、７ａ）は、前記酸化物半導体層（５、５ａ）の側面全体を覆って形成される、
    　請求項１または請求項２に記載の酸化物半導体装置。
  5. 　前記酸化物半導体層（５ａ）は、前記酸化ガリウムエピタキシャル層（２）の上面から内部に達して形成され、
    　前記酸化物半導体層（５ａ）の下面と前記酸化ガリウムエピタキシャル層（２）との間に、ヘテロｐｎ接合が形成される、
    　請求項１から請求項４のうちのいずれか１項に記載の酸化物半導体装置。
  6. 　前記酸化物半導体層（５）は、前記酸化ガリウムエピタキシャル層（２）の上面から下面に達して形成され、
    　前記酸化物半導体層（５）の下面と前記酸化ガリウム基板（１）との間に、ヘテロｐｎ接合が形成される、
    　請求項１から請求項４のうちのいずれか１項に記載の酸化物半導体装置。
  7. 　前記酸化ガリウムエピタキシャル層（２）の不純物濃度が、前記酸化ガリウム基板（１）の不純物濃度よりも低い、
    　請求項１から請求項６のうちのいずれか１項に記載の酸化物半導体装置。
  8. 　前記酸化物半導体層（５、５ａ）は、ＣｕまたはＮｉを含む金属酸化物である、
    　請求項１から請求項７のうちのいずれか１項に記載の酸化物半導体装置。
  9. 　ｎ型の酸化ガリウム基板（１）の下面に、前記酸化ガリウム基板（１）とオーミック接合するカソード電極（３）を形成し、
    　前記酸化ガリウム基板（１）の上面に、ｎ型の酸化ガリウムエピタキシャル層（２）をエピタキシャル成長させ、
    　前記酸化ガリウムエピタキシャル層（２）の上面から少なくとも内部に達する溝部（１０）を形成し、
    　前記溝部（１０）の側面の少なくとも一部に誘電体層（７、７ａ、７ｂ）を形成し、
    　前記誘電体層（７、７ａ、７ｂ）が側面に形成された状態の前記溝部（１０）内に、前記酸化ガリウムエピタキシャル層（２）の材料とは異なる材料の酸化物であり、かつ、前記誘電体層（７、７ａ、７ｂ）よりも誘電率の高い材料によって構成されるｐ型の酸化物半導体層（５、５ａ）を形成し、
    　前記酸化ガリウムエピタキシャル層（２）の上面に、前記酸化ガリウムエピタキシャル層（２）とショットキー接合するアノード電極（４）を形成し、
    　前記酸化物半導体層（５）の下面と前記酸化ガリウム基板（１）との間、または、前記酸化物半導体層（５ａ）の下面と前記酸化ガリウムエピタキシャル層（２）との間に、ヘテロｐｎ接合が形成される、
    　酸化物半導体装置の製造方法。
  10. 　前記酸化物半導体層（５、５ａ）を、２００℃以下の形成温度で形成する、
    　請求項９に記載の酸化物半導体装置の製造方法。
  11. 　前記酸化ガリウムエピタキシャル層（２）の上面から内部に達する溝部（１０）を形成し、
    　前記酸化物半導体層（５ａ）の下面と前記酸化ガリウムエピタキシャル層（２）との間に、ヘテロｐｎ接合が形成される、
    　請求項９または請求項１０に記載の酸化物半導体装置の製造方法。
  12. 　前記酸化ガリウムエピタキシャル層（２）の上面から下面に達する溝部（１０）を形成し、
    　前記酸化物半導体層（５）の下面と前記酸化ガリウム基板（１）との間に、ヘテロｐｎ接合が形成される、
    　請求項９または請求項１０に記載の酸化物半導体装置の製造方法。
  13. 　ｎ型の酸化ガリウム基板（１）の下面に、前記酸化ガリウム基板（１）とオーミック接合するカソード電極（３）を形成し、
    　前記酸化ガリウム基板（１）の上面に、ｎ型の第１の酸化ガリウムエピタキシャル層（２ａ）をエピタキシャル成長させ、
    　前記第１の酸化ガリウムエピタキシャル層（２ａ）の上面に、前記第１の酸化ガリウムエピタキシャル層（２ａ）の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層（５ａ）を部分的に形成し、
    　前記酸化物半導体層（５ａ）の側面の少なくとも一部に、前記酸化物半導体層（５ａ）を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層（７、７ａ、７ｂ）を形成し、
    　前記第１の酸化ガリウムエピタキシャル層（２ａ）、前記酸化物半導体層（５ａ）および前記誘電体層（７、７ａ、７ｂ）を覆って、ｎ型の第２の酸化ガリウムエピタキシャル層（２ｂ）をエピタキシャル成長させ、
    　前記第２の酸化ガリウムエピタキシャル層（２ｂ）の上面に、前記第２の酸化ガリウムエピタキシャル層（２ｂ）とショットキー接合するアノード電極（４）を形成し、
    　前記酸化物半導体層（５ａ）の下面と前記第１の酸化ガリウムエピタキシャル層（２ａ）の上面との間に、ヘテロｐｎ接合が形成される、
    　酸化物半導体装置の製造方法。
  14. 　ｎ型の酸化ガリウム基板（１）の上面に形成される、ｎ型の酸化ガリウムエピタキシャル層（２ｃ）と、
    　前記酸化ガリウムエピタキシャル層（２ｃ）の上面から少なくとも内部に達して形成され、かつ、前記酸化ガリウムエピタキシャル層（２ｃ）の材料とは異なる材料の酸化物であるｐ型の酸化物半導体層（５ｃ）と、
    　前記酸化物半導体層（５ｃ）の側面を少なくとも一部覆って形成され、かつ、前記酸化物半導体層（５ｃ）を構成する前記材料よりも誘電率の小さい材料によって構成される誘電体層（７ｃ）と、
    　前記酸化ガリウムエピタキシャル層（２ｃ）の上面に形成され、かつ、前記酸化ガリウムエピタキシャル層（２ｃ）および前記酸化物半導体層（５ｃ）と直接接合を形成するソース電極（１１）と、
    　前記酸化ガリウムエピタキシャル層（２ｃ）および前記酸化物半導体層（５ｃ）と、前記誘電体層（７ｃ）を介して接触するゲート電極（１２）と、
    　前記酸化ガリウム基板（１）の下面に形成され、かつ、前記酸化ガリウム基板（１）と直接接合するドレイン電極（１３）とを備え、
    　前記酸化ガリウムエピタキシャル層（２ｃ）の下面と前記酸化ガリウム基板（１）との間に、ヘテロｐｎ接合が形成される、
    　酸化物半導体装置。
PCT/JP2018/022020 2017-06-29 2018-06-08 酸化物半導体装置、および、酸化物半導体装置の製造方法 WO2019003861A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/617,526 US10971634B2 (en) 2017-06-29 2018-06-08 Oxide semiconductor device and method of manufacturing oxide semiconductor device
DE112018003362.7T DE112018003362B4 (de) 2017-06-29 2018-06-08 Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
CN201880040851.5A CN110809826B (zh) 2017-06-29 2018-06-08 氧化物半导体装置以及氧化物半导体装置的制造方法
JP2019526762A JP6685476B2 (ja) 2017-06-29 2018-06-08 酸化物半導体装置、および、酸化物半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017126931 2017-06-29
JP2017-126931 2017-06-29

Publications (1)

Publication Number Publication Date
WO2019003861A1 true WO2019003861A1 (ja) 2019-01-03

Family

ID=64741480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/022020 WO2019003861A1 (ja) 2017-06-29 2018-06-08 酸化物半導体装置、および、酸化物半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10971634B2 (ja)
JP (1) JP6685476B2 (ja)
CN (1) CN110809826B (ja)
DE (1) DE112018003362B4 (ja)
WO (1) WO2019003861A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904239A (zh) * 2019-03-19 2019-06-18 南方科技大学 一种pin二极管及其制备方法
US11251282B2 (en) 2018-02-09 2022-02-15 Mitsubishi Electric Corporation Power semiconductor device
JP2022065153A (ja) * 2017-08-10 2022-04-26 株式会社タムラ製作所 ショットキーバリアダイオード及びｐｎ接合部
CN114864704A (zh) * 2022-07-11 2022-08-05 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法
TWI812149B (zh) * 2021-04-15 2023-08-11 中國商蘇州晶湛半導體有限公司 半導體結構及其製備方法
WO2023181588A1 (ja) * 2022-03-23 2023-09-28 Tdk株式会社 ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) * 2022-03-23 2023-09-28 Tdk株式会社 ジャンクションバリアショットキーダイオード
WO2024029001A1 (ja) * 2022-08-03 2024-02-08 三菱電機株式会社 半導体装置、および、半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
CN111613662B (zh) * 2020-05-27 2021-06-11 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流的调控方法
CN112186032A (zh) * 2020-10-20 2021-01-05 西安电子科技大学 一种带场板结构的氧化镓结势垒肖特基二极管
CN113066870B (zh) * 2021-03-25 2022-05-24 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN113594264B (zh) * 2021-07-26 2022-07-22 弘大芯源(深圳)半导体有限公司 一种带凹槽结构的肖特基二极管
CN113871488A (zh) * 2021-09-28 2021-12-31 西安电子科技大学 一种复合结构的垂直氧化镓异质结二极管及其制作方法
WO2023113547A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2023113536A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈의 캐리어 농도 조절 방법 및 그 방법으로 제조된 쇼트키 다이오드
CN116230743B (zh) * 2022-04-09 2024-02-23 重庆理工大学 一种氧化镓pn异质结二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2016157911A (ja) * 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP2017055102A (ja) * 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2017112126A (ja) * 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637924B2 (ja) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 ダイオード
EP2765610B1 (en) * 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6206862B2 (ja) 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
JP2014127573A (ja) 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
JP6194779B2 (ja) 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
CN108899359A (zh) * 2014-07-22 2018-11-27 Flosfia 株式会社 结晶性半导体膜和板状体以及半导体装置
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP2016178336A (ja) 2016-06-10 2016-10-06 住友電気工業株式会社 半導体装置の製造方法
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
CN106601789B (zh) * 2016-12-05 2018-03-30 苏州捷芯威半导体有限公司 一种氮化镓基肖特基势垒整流器
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
CN106887470B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP6809334B2 (ja) * 2017-03-29 2021-01-06 Tdk株式会社 半導体装置及びその製造方法
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2016157911A (ja) * 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP2017055102A (ja) * 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2017112126A (ja) * 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022065153A (ja) * 2017-08-10 2022-04-26 株式会社タムラ製作所 ショットキーバリアダイオード及びｐｎ接合部
JP7349672B2 (ja) 2017-08-10 2023-09-25 株式会社タムラ製作所 ショットキーバリアダイオード及びｐｎ接合部
US11251282B2 (en) 2018-02-09 2022-02-15 Mitsubishi Electric Corporation Power semiconductor device
CN109904239A (zh) * 2019-03-19 2019-06-18 南方科技大学 一种pin二极管及其制备方法
TWI812149B (zh) * 2021-04-15 2023-08-11 中國商蘇州晶湛半導體有限公司 半導體結構及其製備方法
WO2023181588A1 (ja) * 2022-03-23 2023-09-28 Tdk株式会社 ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) * 2022-03-23 2023-09-28 Tdk株式会社 ジャンクションバリアショットキーダイオード
CN114864704A (zh) * 2022-07-11 2022-08-05 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法
WO2024029001A1 (ja) * 2022-08-03 2024-02-08 三菱電機株式会社 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
DE112018003362B4 (de) 2023-08-10
CN110809826B (zh) 2022-10-28
CN110809826A (zh) 2020-02-18
US10971634B2 (en) 2021-04-06
US20200185541A1 (en) 2020-06-11
JPWO2019003861A1 (ja) 2019-11-07
JP6685476B2 (ja) 2020-04-22
DE112018003362T5 (de) 2020-03-05

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
JP6667712B2 (ja) 電力用半導体装置
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP4478175B2 (ja) 半導体装置
US11239323B2 (en) Oxide semiconductor device and method for manufacturing same
WO2011024367A1 (ja) 窒化物半導体装置
JP4929882B2 (ja) 半導体装置
US9236434B2 (en) Semiconductor device and manufacturing method thereof
US20210167225A1 (en) Schottky barrier diode
JP2016143841A (ja) 半導体装置とその製造方法
CN111095570A (zh) 肖特基势垒二极管
JP2014110311A (ja) 半導体装置
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
US11728393B2 (en) Semiconductor device
WO2024029001A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2012094889A (ja) 半導体装置
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
TWI827222B (zh) 肖特基能障二極體

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18822653

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019526762

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18822653

Country of ref document: EP

Kind code of ref document: A1