JPH08137413A - 半導体発光素子表示装置 - Google Patents
半導体発光素子表示装置Info
- Publication number
- JPH08137413A JPH08137413A JP27334794A JP27334794A JPH08137413A JP H08137413 A JPH08137413 A JP H08137413A JP 27334794 A JP27334794 A JP 27334794A JP 27334794 A JP27334794 A JP 27334794A JP H08137413 A JPH08137413 A JP H08137413A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- emitting element
- fuse
- regular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 115
- 230000007547 defect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000007689 inspection Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000004297 night vision Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 半導体発光素子表示装置の不良ＬＥＤの救済
を冗長回路により行い、歩留まりを向上させる。 【構成】 ＬＥＤ表示装置の検査時に、すべての画素１
のＬＥＤ２，２ａ，３，３ａ，４，４ａを発光させ、目
視またはＣＣＤカメラなどによりＬＥＤ２，２ａ，３，
４，４ａが発光しているか否かの検査を行い、正規およ
び救済用のＬＥＤ２，２ａ，３，３ａ，４，４ａが発光
している横方向の画素１の列は、ヒューズＦ２をレーザ
照射などによって溶断させる。ＬＥＤ２，３，４が不良
により発光していない場合、ヒューズＦ１をレーザ照射
により溶断させ、ＬＥＤ２ａ，３ａ，４ａの横方向の画
素１の列を選択し、不良の画素１を救済する。
を冗長回路により行い、歩留まりを向上させる。 【構成】 ＬＥＤ表示装置の検査時に、すべての画素１
のＬＥＤ２，２ａ，３，３ａ，４，４ａを発光させ、目
視またはＣＣＤカメラなどによりＬＥＤ２，２ａ，３，
４，４ａが発光しているか否かの検査を行い、正規およ
び救済用のＬＥＤ２，２ａ，３，３ａ，４，４ａが発光
している横方向の画素１の列は、ヒューズＦ２をレーザ
照射などによって溶断させる。ＬＥＤ２，３，４が不良
により発光していない場合、ヒューズＦ１をレーザ照射
により溶断させ、ＬＥＤ２ａ，３ａ，４ａの横方向の画
素１の列を選択し、不良の画素１を救済する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子表示装
置に関し、特に、ＬＥＤ（発光ダイオード）を用いた表
示装置の冗長回路に適用して有効な技術に関するもので
ある。
置に関し、特に、ＬＥＤ（発光ダイオード）を用いた表
示装置の冗長回路に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】本発明者が検討したところによれば、こ
の種のＬＥＤを用いた表示装置（以下、ＬＥＤ表示装置
という）には、ハイブリッド形とモノリシック形があ
る。
の種のＬＥＤを用いた表示装置（以下、ＬＥＤ表示装置
という）には、ハイブリッド形とモノリシック形があ
る。
【０００３】ハイブリッド形は、組立基板上に個々のＬ
ＥＤチップをマトリクス状に配列し、平面表示素子を形
成している。
ＥＤチップをマトリクス状に配列し、平面表示素子を形
成している。
【０００４】また、モノリシック形は、結晶基板上に発
光点をマトリクス状に形成して平面表示素子として用い
ている。
光点をマトリクス状に形成して平面表示素子として用い
ている。
【０００５】なお、ＬＥＤを用いた表示装置について詳
しく記載されている例としては、株式会社昭晃堂発行
「応用光エレクトロニクスハンドブック」１９８９年４
月１０日発行、応用光エレクトロニクスハンドブック編
集委員会（編）があり、この文献には、ハイブリッド形
およびモノリシック形のＬＥＤ表示装置における構造お
よび製造方法などが記載されている。
しく記載されている例としては、株式会社昭晃堂発行
「応用光エレクトロニクスハンドブック」１９８９年４
月１０日発行、応用光エレクトロニクスハンドブック編
集委員会（編）があり、この文献には、ハイブリッド形
およびモノリシック形のＬＥＤ表示装置における構造お
よび製造方法などが記載されている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なＬＥＤ表示装置では、次のような問題点があることが
本発明者により見い出された。
なＬＥＤ表示装置では、次のような問題点があることが
本発明者により見い出された。
【０００７】すなわち、個々のＬＥＤチップまたは結晶
基板上に発光点をマトリクス状に形成したＬＥＤ表示装
置では、不良ＬＥＤを救済するための冗長回路が設けら
れておらず、画素の欠陥などによる歩留まりが生じてし
まう。
基板上に発光点をマトリクス状に形成したＬＥＤ表示装
置では、不良ＬＥＤを救済するための冗長回路が設けら
れておらず、画素の欠陥などによる歩留まりが生じてし
まう。
【０００８】本発明の目的は、不良ＬＥＤの救済を冗長
回路により行い、歩留まりを向上させる半導体発光素子
表示装置を提供することにある。
回路により行い、歩留まりを向上させる半導体発光素子
表示装置を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体発光素子表示装
置は、モノリシック形の半導体発光素子表示装置に半導
体発光素子を救済する冗長回路を設けたものである。
置は、モノリシック形の半導体発光素子表示装置に半導
体発光素子を救済する冗長回路を設けたものである。
【００１２】また、本発明の半導体発光素子表示装置
は、１画素が、正規の半導体発光素子と、スペアの半導
体発光素子と、正規の半導体発光素子とスペアの半導体
発光素子とを駆動する第１の駆動用トランジスタと、水
平走査線におけるすべての正規の半導体発光素子に関連
する配線を溶断する第１のヒューズと、水平走査線にお
けるすべてのスペアの半導体発光素子に関連する配線を
溶断する第２のヒューズとよりなり、正規の半導体発光
素子の内、いずれかの正規の半導体発光素子に不良があ
ると、正規の半導体発光素子の不良に関連する第１のヒ
ューズを溶断させ、スペアの半導体発光素子を発光させ
ることにより、不良となった正規の半導体発光素子を救
済するものである。
は、１画素が、正規の半導体発光素子と、スペアの半導
体発光素子と、正規の半導体発光素子とスペアの半導体
発光素子とを駆動する第１の駆動用トランジスタと、水
平走査線におけるすべての正規の半導体発光素子に関連
する配線を溶断する第１のヒューズと、水平走査線にお
けるすべてのスペアの半導体発光素子に関連する配線を
溶断する第２のヒューズとよりなり、正規の半導体発光
素子の内、いずれかの正規の半導体発光素子に不良があ
ると、正規の半導体発光素子の不良に関連する第１のヒ
ューズを溶断させ、スペアの半導体発光素子を発光させ
ることにより、不良となった正規の半導体発光素子を救
済するものである。
【００１３】さらに、本発明の半導体発光素子表示装置
は、１画素が、正規の半導体発光素子と、正規の半導体
発光素子を駆動する第２の駆動用トランジスタと、スペ
アの半導体発光素子と、スペアの半導体発光素子を駆動
する第３の駆動用トランジスタと、水平走査線における
すべての正規の半導体発光素子および第２の駆動用トラ
ンジスタに関連する配線を溶断する第３のヒューズと、
水平走査線におけるすべてのスペアの半導体発光素子お
よび第３の駆動用トランジスタに関連する配線を溶断す
る第４のヒューズとよりなり、正規の半導体発光素子ま
たは第２の駆動用トランジスタの内、少なくともいずれ
かの正規の半導体発光素子または第２の駆動用トランジ
スタに不良があると、正規の半導体発光素子および第２
の駆動用トランジスタに関連する第２のヒューズを溶断
させ、第３の駆動用トランジスタを駆動およびスペアの
半導体発光素子を発光させることにより不良の正規の半
導体発光素子ならびに不良の第２の駆動用トランジスタ
を救済するものである。
は、１画素が、正規の半導体発光素子と、正規の半導体
発光素子を駆動する第２の駆動用トランジスタと、スペ
アの半導体発光素子と、スペアの半導体発光素子を駆動
する第３の駆動用トランジスタと、水平走査線における
すべての正規の半導体発光素子および第２の駆動用トラ
ンジスタに関連する配線を溶断する第３のヒューズと、
水平走査線におけるすべてのスペアの半導体発光素子お
よび第３の駆動用トランジスタに関連する配線を溶断す
る第４のヒューズとよりなり、正規の半導体発光素子ま
たは第２の駆動用トランジスタの内、少なくともいずれ
かの正規の半導体発光素子または第２の駆動用トランジ
スタに不良があると、正規の半導体発光素子および第２
の駆動用トランジスタに関連する第２のヒューズを溶断
させ、第３の駆動用トランジスタを駆動およびスペアの
半導体発光素子を発光させることにより不良の正規の半
導体発光素子ならびに不良の第２の駆動用トランジスタ
を救済するものである。
【００１４】また、本発明の半導体発光素子表示装置
は、１画素における正規の半導体発光素子およびスペア
の半導体発光素子の上部に、正規の半導体発光素子とス
ペアの半導体発光素子との配置における不規則性から反
射により散乱した光の量を減らす散乱光フィルタを設け
たものである。
は、１画素における正規の半導体発光素子およびスペア
の半導体発光素子の上部に、正規の半導体発光素子とス
ペアの半導体発光素子との配置における不規則性から反
射により散乱した光の量を減らす散乱光フィルタを設け
たものである。
【００１５】
【作用】上記した本発明の半導体発光素子表示装置によ
れば、モノリシック形の半導体発光素子表示装置に冗長
回路を設けることにより、不良の半導体素子が存在する
水平走査線を救済することができる。
れば、モノリシック形の半導体発光素子表示装置に冗長
回路を設けることにより、不良の半導体素子が存在する
水平走査線を救済することができる。
【００１６】また、上記した本発明の半導体発光素子表
示装置によれば、１画素について、スペアの半導体発光
素子と、正規の半導体発光素子に関連する配線を溶断す
る第１のヒューズと、スペアの半導体発光素子に関連す
る配線を溶断する第２のヒューズを設けることにより、
正規の半導体発光素子に不良が発生しても、第１のヒュ
ーズを溶断することによりスペアの半導体発光素子を発
光させ、不良となった正規の半導体発光素子が存在する
水平走査線における画素を救済することができる。
示装置によれば、１画素について、スペアの半導体発光
素子と、正規の半導体発光素子に関連する配線を溶断す
る第１のヒューズと、スペアの半導体発光素子に関連す
る配線を溶断する第２のヒューズを設けることにより、
正規の半導体発光素子に不良が発生しても、第１のヒュ
ーズを溶断することによりスペアの半導体発光素子を発
光させ、不良となった正規の半導体発光素子が存在する
水平走査線における画素を救済することができる。
【００１７】さらに、上記した本発明の半導体発光素子
表示装置によれば、１画素について、スペアの半導体発
光素子と、スペアの半導体発光素子を駆動する第３の駆
動用トランジスタと、水平走査線におけるすべての正規
の半導体発光素子および第２の駆動用トランジスタに関
連する配線を溶断する第３のヒューズと、水平走査線に
おけるすべてのスペアの半導体発光素子および第３の駆
動用トランジスタに関連する配線を溶断する第４のヒュ
ーズを設けることにより、正規の半導体発光素子または
第２の駆動用トランジスタの内、少なくともいずれかに
不良があっても、第２のヒューズを溶断させ、第３の駆
動用トランジスタを駆動およびスペアの半導体発光素子
を発光させることによって、正規の半導体発光素子また
は第２の駆動用トランジスタの少なくとも一方に不良が
存在する水平走査線を救済することができる。
表示装置によれば、１画素について、スペアの半導体発
光素子と、スペアの半導体発光素子を駆動する第３の駆
動用トランジスタと、水平走査線におけるすべての正規
の半導体発光素子および第２の駆動用トランジスタに関
連する配線を溶断する第３のヒューズと、水平走査線に
おけるすべてのスペアの半導体発光素子および第３の駆
動用トランジスタに関連する配線を溶断する第４のヒュ
ーズを設けることにより、正規の半導体発光素子または
第２の駆動用トランジスタの内、少なくともいずれかに
不良があっても、第２のヒューズを溶断させ、第３の駆
動用トランジスタを駆動およびスペアの半導体発光素子
を発光させることによって、正規の半導体発光素子また
は第２の駆動用トランジスタの少なくとも一方に不良が
存在する水平走査線を救済することができる。
【００１８】さらに、上記した本発明の半導体発光素子
表示装置によれば、１画素について、１画素における正
規の半導体発光素子およびスペアの半導体発光素子の上
部に散乱光フィルタを設けることによって、冗長用の半
導体発光素子と正規の半導体発光素子との配置における
不規則性から反射により散乱した光の量を減らすことが
でき、不良の半導体発光素子が存在する水平走査線の暗
視部の発生を防止することができる。
表示装置によれば、１画素について、１画素における正
規の半導体発光素子およびスペアの半導体発光素子の上
部に散乱光フィルタを設けることによって、冗長用の半
導体発光素子と正規の半導体発光素子との配置における
不規則性から反射により散乱した光の量を減らすことが
でき、不良の半導体発光素子が存在する水平走査線の暗
視部の発生を防止することができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２０】（実施例１）図１は、本発明の実施例１に
よる救済用のＬＥＤおよびＭＯＳトランジスタが設けら
れたカラー表示のＬＥＤ表示装置の要部回路図、図２
は、本発明の実施例１によるＬＥＤ表示装置の１画素当
たりの素子レイアウト平面図、図３は本発明の実施例１
によるＬＥＤ表示装置の要部における概略素子断面図で
ある。
よる救済用のＬＥＤおよびＭＯＳトランジスタが設けら
れたカラー表示のＬＥＤ表示装置の要部回路図、図２
は、本発明の実施例１によるＬＥＤ表示装置の１画素当
たりの素子レイアウト平面図、図３は本発明の実施例１
によるＬＥＤ表示装置の要部における概略素子断面図で
ある。
【００２１】本実施例１において、カラー表示を行うＬ
ＥＤ（発光ダイオード）表示装置は、画面を構成する単
位要素である画素１が表示画面に対して横方向および縦
方向に所定の数だけ設けられている。
ＥＤ（発光ダイオード）表示装置は、画面を構成する単
位要素である画素１が表示画面に対して横方向および縦
方向に所定の数だけ設けられている。
【００２２】また、この画素１は、正規のＬＥＤ（正規
の半導体発光素子）２，３，４およびスペアのＬＥＤ
（スペアの半導体発光素子）２ａ，３ａ，４ａから構成
されている。
の半導体発光素子）２，３，４およびスペアのＬＥＤ
（スペアの半導体発光素子）２ａ，３ａ，４ａから構成
されている。
【００２３】さらに、ＬＥＤ２，２ａは赤色、ＬＥＤ
３，３ａは緑色、ＬＥＤ４，４ａは青色の発光をそれぞ
れ行い、カラー表示を行うための原色となっている。
３，３ａは緑色、ＬＥＤ４，４ａは青色の発光をそれぞ
れ行い、カラー表示を行うための原色となっている。
【００２４】また、画素１には、ＬＥＤ２，３，４を駆
動するＭＯＳトランジスタ（第２の駆動用トランジス
タ）５，６，７およびＬＥＤ２ａ，３ａ，４ａを駆動す
るＭＯＳトランジスタ（第３の駆動用トランジスタ）５
ａ，６ａ，７ａが設けられている。
動するＭＯＳトランジスタ（第２の駆動用トランジス
タ）５，６，７およびＬＥＤ２ａ，３ａ，４ａを駆動す
るＭＯＳトランジスタ（第３の駆動用トランジスタ）５
ａ，６ａ，７ａが設けられている。
【００２５】そして、ＭＯＳトランジスタ５，６，７の
ドレインは、ヒューズ（第３のヒューズ）Ｆ１を介して
電源供給が行われている行選択線Ｌｖ１に接続されてお
り、それぞれのソースは、ＬＥＤ２，３，４のアノード
と接続されている。
ドレインは、ヒューズ（第３のヒューズ）Ｆ１を介して
電源供給が行われている行選択線Ｌｖ１に接続されてお
り、それぞれのソースは、ＬＥＤ２，３，４のアノード
と接続されている。
【００２６】さらに、ＭＯＳトランジスタ５ａ，６ａ，
７ａのドレインは、ヒューズ（第４のヒューズ）Ｆ２を
介して電源供給が行われている行選択線Ｌｖ２に接続さ
れており、それぞれのソースは、ＬＥＤ２ａ，３ａ，４
ａのアノードと接続されている。
７ａのドレインは、ヒューズ（第４のヒューズ）Ｆ２を
介して電源供給が行われている行選択線Ｌｖ２に接続さ
れており、それぞれのソースは、ＬＥＤ２ａ，３ａ，４
ａのアノードと接続されている。
【００２７】また、ＬＥＤ２，２ａ，３，３ａ，４，４
ａのカソードは、グランド電位に接続されている行選択
線Ｌｇ１に接続され、ＭＯＳトランジスタ５，５ａ，
６，６ａ，７，７ａのゲートは、ＭＯＳトランジスタ
５，５ａ，６，６ａ，７，７ａをそれぞれ駆動させる列
選択線Ｌｓ１に接続されている。
ａのカソードは、グランド電位に接続されている行選択
線Ｌｇ１に接続され、ＭＯＳトランジスタ５，５ａ，
６，６ａ，７，７ａのゲートは、ＭＯＳトランジスタ
５，５ａ，６，６ａ，７，７ａをそれぞれ駆動させる列
選択線Ｌｓ１に接続されている。
【００２８】また、本実施例では、行選択線Ｌｖ１，Ｌ
ｖ２は、ＭＯＳトランジスタ５，５ａ，６，６ａ，７，
７ａを介してＬＥＤ２，２ａ，３，３ａ，４，４ａに電
源電圧を供給する電源回路（図示せず）に接続され、そ
れぞれの列選択線Ｌｓ１は、ＭＯＳトランジスタ５，５
ａ，６，６ａ，７，７ａを選択して駆動させるドライバ
（図示せず）に接続しており、これら電源回路およびド
ライバは、ＣＰＵ（図示せず）によって制御されてい
る。
ｖ２は、ＭＯＳトランジスタ５，５ａ，６，６ａ，７，
７ａを介してＬＥＤ２，２ａ，３，３ａ，４，４ａに電
源電圧を供給する電源回路（図示せず）に接続され、そ
れぞれの列選択線Ｌｓ１は、ＭＯＳトランジスタ５，５
ａ，６，６ａ，７，７ａを選択して駆動させるドライバ
（図示せず）に接続しており、これら電源回路およびド
ライバは、ＣＰＵ（図示せず）によって制御されてい
る。
【００２９】さらに、ＬＥＤ２，２ａ，３，３ａ，４，
４ａの上側には、たとえば、ガラス片を含んだエポキシ
樹脂などからなり、反射により散乱した光の量を減ら
し、均一な輝度にするために設計された特性のフィルタ
（散乱光フィルタ）８が成形されたフィルム（図示せ
ず）をＬＥＤ表示画面の表面に貼り付けるようにして設
けられている。
４ａの上側には、たとえば、ガラス片を含んだエポキシ
樹脂などからなり、反射により散乱した光の量を減ら
し、均一な輝度にするために設計された特性のフィルタ
（散乱光フィルタ）８が成形されたフィルム（図示せ
ず）をＬＥＤ表示画面の表面に貼り付けるようにして設
けられている。
【００３０】ここで、本実施例のＬＥＤ表示装置におけ
る画素１の素子レイアウトを図２、図３に示す。
る画素１の素子レイアウトを図２、図３に示す。
【００３１】まず、画素１における素子レイアウトは、
図２に示すように、画素１の中央部にグランド電位に接
続されている行選択線Ｌｇ１が設けられ、その行選択線
Ｌｇ１を挟むように、一方には正規のＬＥＤ２，３，４
が位置しており、他方には、救済用のＬＥＤ２ａ，３
ａ，４ａが位置している。
図２に示すように、画素１の中央部にグランド電位に接
続されている行選択線Ｌｇ１が設けられ、その行選択線
Ｌｇ１を挟むように、一方には正規のＬＥＤ２，３，４
が位置しており、他方には、救済用のＬＥＤ２ａ，３
ａ，４ａが位置している。
【００３２】また、ＬＥＤ２，３，４の側部には、ＬＥ
Ｄ２，３，４を駆動するＭＯＳトランジスタ５，６，７
が形成され、反対側のＬＥＤ２ａ，３ａ，４ａの側部に
は、ＬＥＤ２ａ，３ａ，４ａを駆動するＭＯＳトランジ
スタ５ａ，６ａ，７ａが形成されている。
Ｄ２，３，４を駆動するＭＯＳトランジスタ５，６，７
が形成され、反対側のＬＥＤ２ａ，３ａ，４ａの側部に
は、ＬＥＤ２ａ，３ａ，４ａを駆動するＭＯＳトランジ
スタ５ａ，６ａ，７ａが形成されている。
【００３３】さらに、それぞれのＭＯＳトランジスタ
５，５ａ，６，６ａ，７，７ａの近傍には、ＭＯＳトラ
ンジスタ５，５ａ，６，６ａ，７，７ａに電源供給を行
う行選択線Ｌｖ１，Ｌｖ２および所定のＭＯＳトランジ
スタ５，５ａ，６，６ａ，７，７ａの選択を行う列選択
線Ｌｓ１が配線接続されている。
５，５ａ，６，６ａ，７，７ａの近傍には、ＭＯＳトラ
ンジスタ５，５ａ，６，６ａ，７，７ａに電源供給を行
う行選択線Ｌｖ１，Ｌｖ２および所定のＭＯＳトランジ
スタ５，５ａ，６，６ａ，７，７ａの選択を行う列選択
線Ｌｓ１が配線接続されている。
【００３４】次に、本実施例における画素１のＬＥＤ
２，２ａ部分における素子断面を図３に示す。
２，２ａ部分における素子断面を図３に示す。
【００３５】まず、サファイアまたは石英などからなる
基板（半導体基板）Ｔｓｕｂ上に正規のＬＥＤ２および
救済用のＬＥＤ２ａが形成され、これらＬＥＤ２，２ａ
のカソードはコンタクトＣｏｎを介してグランド電位に
接続されている行選択線Ｌｇ１に接続されている。
基板（半導体基板）Ｔｓｕｂ上に正規のＬＥＤ２および
救済用のＬＥＤ２ａが形成され、これらＬＥＤ２，２ａ
のカソードはコンタクトＣｏｎを介してグランド電位に
接続されている行選択線Ｌｇ１に接続されている。
【００３６】また、ＬＥＤ２，２ａのアノードは、ＬＥ
Ｄ２，２ａを駆動するＭＯＳトランジスタ５，５ａのソ
ースと接続され、ドレインは電源供給が行われている行
選択線Ｌｖ１，Ｌｖ２と接続している。
Ｄ２，２ａを駆動するＭＯＳトランジスタ５，５ａのソ
ースと接続され、ドレインは電源供給が行われている行
選択線Ｌｖ１，Ｌｖ２と接続している。
【００３７】また、これらＬＥＤ２，２ａ、ＭＯＳトラ
ンジスタ５，５ａおよび行選択線Ｌｖ１，Ｌｖ２などは
絶縁膜Ｐにより絶縁されている。
ンジスタ５，５ａおよび行選択線Ｌｖ１，Ｌｖ２などは
絶縁膜Ｐにより絶縁されている。
【００３８】次に、本実施例の作用について説明する。
【００３９】ＬＥＤ表示装置の検査時に、ＬＥＤ表示装
置に形成されたすべての画素１のＬＥＤ２，２ａ，３，
３ａ，４，４ａを発光させ、目視またはＣＣＤカメラな
どによりＬＥＤ２，２ａ，３，３ａ，４，４ａが発光し
ているか否かの検査を行う。
置に形成されたすべての画素１のＬＥＤ２，２ａ，３，
３ａ，４，４ａを発光させ、目視またはＣＣＤカメラな
どによりＬＥＤ２，２ａ，３，３ａ，４，４ａが発光し
ているか否かの検査を行う。
【００４０】そして、水平走査線、すなわち、ＬＥＤ表
示装置における横方向の画素１の列において、両方のＬ
ＥＤ２，２ａ，３，３ａ，４，４ａが発光している場合
は、ヒューズＦ２をレーザ照射などによって溶断を行
い、スペアのＬＥＤ２ａ，３ａ，４ａに関連する配線を
切断する。
示装置における横方向の画素１の列において、両方のＬ
ＥＤ２，２ａ，３，３ａ，４，４ａが発光している場合
は、ヒューズＦ２をレーザ照射などによって溶断を行
い、スペアのＬＥＤ２ａ，３ａ，４ａに関連する配線を
切断する。
【００４１】また、検査時に、たとえば、水平走査線の
内、ＬＥＤ２，３，４またはＭＯＳトランジスタ５，
６，７の少なくともいずれかが不良である場合、ヒュー
ズＦ１をレーザ照射などにより溶断させ、ＬＥＤ２，
３，４に関連する配線の切断を行い、ＬＥＤ２ａ，３
ａ，４ａの水平走査線を選択することによって不良の画
素１を救済する。
内、ＬＥＤ２，３，４またはＭＯＳトランジスタ５，
６，７の少なくともいずれかが不良である場合、ヒュー
ズＦ１をレーザ照射などにより溶断させ、ＬＥＤ２，
３，４に関連する配線の切断を行い、ＬＥＤ２ａ，３
ａ，４ａの水平走査線を選択することによって不良の画
素１を救済する。
【００４２】さらに、ＬＥＤ２ａ，３ａ，４ａおよびＭ
ＯＳトランジスタ５ａ，６ａ，７ａを選択することによ
り不良の画素１を救済した場合、水平走査線の発光位置
が不規則となり光が反射により散乱してしまうが、この
散乱光はフィルタ８により減衰されるので暗視部の発生
を防止できる。
ＯＳトランジスタ５ａ，６ａ，７ａを選択することによ
り不良の画素１を救済した場合、水平走査線の発光位置
が不規則となり光が反射により散乱してしまうが、この
散乱光はフィルタ８により減衰されるので暗視部の発生
を防止できる。
【００４３】よって、ＬＥＤ２，３，４ならびにＭＯＳ
トランジスタ５，６，７のどちらか一方または両方に不
良がある場合に、ＬＥＤ２ａ，３ａ，４ａおよびＭＯＳ
トランジスタ５ａ，６ａ，７ａにより不良の画素１を救
済することができる。
トランジスタ５，６，７のどちらか一方または両方に不
良がある場合に、ＬＥＤ２ａ，３ａ，４ａおよびＭＯＳ
トランジスタ５ａ，６ａ，７ａにより不良の画素１を救
済することができる。
【００４４】それにより、本実施例１によれば、不良の
ＬＥＤ２，３，４またはＭＯＳトランジスタ５，６，７
により不良の画素１が発生した場合でも、ＬＥＤ２ａ，
３ａ，４ａおよびＭＯＳトランジスタ５ａ，６ａ，７ａ
により救済でき、効果的にＬＥＤ表示装置の歩留まりを
向上できる。
ＬＥＤ２，３，４またはＭＯＳトランジスタ５，６，７
により不良の画素１が発生した場合でも、ＬＥＤ２ａ，
３ａ，４ａおよびＭＯＳトランジスタ５ａ，６ａ，７ａ
により救済でき、効果的にＬＥＤ表示装置の歩留まりを
向上できる。
【００４５】また、本実施例１では、図２に示したよう
に、画素１の左側に正規のＬＥＤ２，３，４を、画素１
の右側に救済用のＬＥＤ２ａ，３ａ，４ａを位置させた
が、図４に示すように、ＬＥＤ２，２ａ，３，３ａ，
４，４ａを長方形状に画素１の辺端部近傍まで成形し
て、正規のＬＥＤ２，３，４および救済用のＬＥＤ２
ａ，３ａ，４ａを交互に設けてもよい。
に、画素１の左側に正規のＬＥＤ２，３，４を、画素１
の右側に救済用のＬＥＤ２ａ，３ａ，４ａを位置させた
が、図４に示すように、ＬＥＤ２，２ａ，３，３ａ，
４，４ａを長方形状に画素１の辺端部近傍まで成形し
て、正規のＬＥＤ２，３，４および救済用のＬＥＤ２
ａ，３ａ，４ａを交互に設けてもよい。
【００４６】それにより、ＬＥＤ２，３，４またはＬＥ
Ｄ２ａ，３ａ，４ａのどちらが発光する場合でも発光面
が均一となり、より良好な表示を行うことができる。
Ｄ２ａ，３ａ，４ａのどちらが発光する場合でも発光面
が均一となり、より良好な表示を行うことができる。
【００４７】（実施例２）図５は、本発明の実施例２に
よる救済用のＬＥＤが設けられたモノクローム表示にお
けるＬＥＤ表示装置の要部回路図である。
よる救済用のＬＥＤが設けられたモノクローム表示にお
けるＬＥＤ表示装置の要部回路図である。
【００４８】本実施例２においては、ＬＥＤ表示装置の
画素１が半導体発光素子であるＬＥＤ（正規の半導体発
光素子）９、ＬＥＤ（スペアの半導体発光素子）９ａお
よびＬＥＤ９，９ａを駆動するＭＯＳトランジスタ（第
１の駆動用トランジスタ）１０から構成されている。
画素１が半導体発光素子であるＬＥＤ（正規の半導体発
光素子）９、ＬＥＤ（スペアの半導体発光素子）９ａお
よびＬＥＤ９，９ａを駆動するＭＯＳトランジスタ（第
１の駆動用トランジスタ）１０から構成されている。
【００４９】また、ＭＯＳトランジスタ１０のドレイン
は、電源供給が行われている行選択線Ｌｖ３に接続され
ており、ソースは、ＬＥＤ９，９ａのアノードと接続さ
れている。
は、電源供給が行われている行選択線Ｌｖ３に接続され
ており、ソースは、ＬＥＤ９，９ａのアノードと接続さ
れている。
【００５０】さらに、ＬＥＤ９のカソードは、ヒューズ
（第１のヒューズ）Ｆ３を介してグランド電位に接続さ
れている行選択線Ｌｇ２に接続され、ＬＥＤ９ａのカソ
ードも、ヒューズ（第２のヒューズ）Ｆ４を介してグラ
ンド電位に接続されている行選択線Ｌｇ３に接続されて
いる。
（第１のヒューズ）Ｆ３を介してグランド電位に接続さ
れている行選択線Ｌｇ２に接続され、ＬＥＤ９ａのカソ
ードも、ヒューズ（第２のヒューズ）Ｆ４を介してグラ
ンド電位に接続されている行選択線Ｌｇ３に接続されて
いる。
【００５１】また、ＭＯＳトランジスタ１０のゲート
は、ＭＯＳトランジスタ１０を駆動させる列選択線Ｌｓ
２に接続されている。
は、ＭＯＳトランジスタ１０を駆動させる列選択線Ｌｓ
２に接続されている。
【００５２】さらに、行選択線Ｌｖ３は、ＭＯＳトラン
ジスタ１０を介してＬＥＤ９，９ａに電源電圧を供給す
る電源回路（図示せず）に接続され、列選択線Ｌｓ２
は、ＭＯＳトランジスタ１０を選択して駆動させるドラ
イバ（図示せず）に接続しており、これら電源回路およ
びドライバは、ＣＰＵ（図示せず）によって制御されて
いる。
ジスタ１０を介してＬＥＤ９，９ａに電源電圧を供給す
る電源回路（図示せず）に接続され、列選択線Ｌｓ２
は、ＭＯＳトランジスタ１０を選択して駆動させるドラ
イバ（図示せず）に接続しており、これら電源回路およ
びドライバは、ＣＰＵ（図示せず）によって制御されて
いる。
【００５３】また、ＬＥＤ９，９ａの上側には、前記実
施例１と同様に、フィルタ（散乱光フィルタ）８が設け
られ、フィルタ８が成形されたフィルム（図示せず）を
ＬＥＤ表示画面の表面に貼り付けるようにして設ける。
施例１と同様に、フィルタ（散乱光フィルタ）８が設け
られ、フィルタ８が成形されたフィルム（図示せず）を
ＬＥＤ表示画面の表面に貼り付けるようにして設ける。
【００５４】そして、ＬＥＤ表示装置の検査時に、すべ
ての画素１のＬＥＤ９，９ａを発光させ、目視またはＣ
ＣＤカメラなどによりＬＥＤ９，９ａが発光しているか
否かの検査を行い、水平走査線における両方のＬＥＤ
９，９ａが発光している場合は、ヒューズＦ４をレーザ
照射などによって溶断を行い、ＬＥＤ９ａに関連する配
線を切断する。
ての画素１のＬＥＤ９，９ａを発光させ、目視またはＣ
ＣＤカメラなどによりＬＥＤ９，９ａが発光しているか
否かの検査を行い、水平走査線における両方のＬＥＤ
９，９ａが発光している場合は、ヒューズＦ４をレーザ
照射などによって溶断を行い、ＬＥＤ９ａに関連する配
線を切断する。
【００５５】また、検査時に水平走査線の内、いずれか
のＬＥＤ９が不良により発光していない場合は、ヒュー
ズＦ３をレーザ照射により溶断させ、ＬＥＤ９ａの水平
走査線を選択することによって不良の画素１を救済す
る。
のＬＥＤ９が不良により発光していない場合は、ヒュー
ズＦ３をレーザ照射により溶断させ、ＬＥＤ９ａの水平
走査線を選択することによって不良の画素１を救済す
る。
【００５６】さらに、正規のＬＥＤ９と救済用のＬＥＤ
９ａの位置が異なることにより、水平走査線の発光位置
が不規則となり光が反射により散乱してしまうが、この
散乱光はフィルタ８により減衰されるので暗視部の発生
を防止できる。
９ａの位置が異なることにより、水平走査線の発光位置
が不規則となり光が反射により散乱してしまうが、この
散乱光はフィルタ８により減衰されるので暗視部の発生
を防止できる。
【００５７】それにより、本実施例２によれば、不良の
ＬＥＤ９が発生した場合でも、ＬＥＤ９ａにより画素１
を救済でき、ＬＥＤ９の不良率が大きい傾向にある製造
工程において製造されたＬＥＤ表示装置の歩留まりを向
上できる。
ＬＥＤ９が発生した場合でも、ＬＥＤ９ａにより画素１
を救済でき、ＬＥＤ９の不良率が大きい傾向にある製造
工程において製造されたＬＥＤ表示装置の歩留まりを向
上できる。
【００５８】（実施例３）図６は、本発明の実施例３に
よる救済用のＬＥＤおよびＭＯＳトランジスタが設けら
れたモノクローム表示におけるＬＥＤ表示装置の要部回
路図である。
よる救済用のＬＥＤおよびＭＯＳトランジスタが設けら
れたモノクローム表示におけるＬＥＤ表示装置の要部回
路図である。
【００５９】本実施例３においては、ＬＥＤ表示装置の
画素１の構成は、半導体発光素子であるＬＥＤ（正規の
半導体発光素子）１１、ＬＥＤ（スペアの半導体発光素
子）１１ａおよびＬＥＤ１１，１１ａを駆動するＭＯＳ
トランジスタ（第２の駆動用トランジスタ）１２、ＭＯ
Ｓトランジスタ（第３の駆動用トランジスタ）１２ａか
らなっている。
画素１の構成は、半導体発光素子であるＬＥＤ（正規の
半導体発光素子）１１、ＬＥＤ（スペアの半導体発光素
子）１１ａおよびＬＥＤ１１，１１ａを駆動するＭＯＳ
トランジスタ（第２の駆動用トランジスタ）１２、ＭＯ
Ｓトランジスタ（第３の駆動用トランジスタ）１２ａか
らなっている。
【００６０】そして、ＭＯＳトランジスタ１２のドレイ
ンは、ヒューズ（第３のヒューズ）Ｆ５を介して電源供
給が行われている行選択線Ｌｖ４に接続されており、ソ
ースは、ＬＥＤ１１のアノードと接続されている。
ンは、ヒューズ（第３のヒューズ）Ｆ５を介して電源供
給が行われている行選択線Ｌｖ４に接続されており、ソ
ースは、ＬＥＤ１１のアノードと接続されている。
【００６１】また、ＭＯＳトランジスタ１２ａのドレイ
ンは、ヒューズ（第４のヒューズ）Ｆ６を介して電源供
給が行われている行選択線Ｌｖ５に接続されており、ソ
ースは、ＬＥＤ１１ａのアノードと接続されている。
ンは、ヒューズ（第４のヒューズ）Ｆ６を介して電源供
給が行われている行選択線Ｌｖ５に接続されており、ソ
ースは、ＬＥＤ１１ａのアノードと接続されている。
【００６２】さらに、ＬＥＤ１２，１２ａのカソード
は、グランド電位に接続されている行選択線Ｌｇ４に接
続され、ＭＯＳトランジスタ１２，１２ａのゲートは、
ＭＯＳトランジスタ１２，１２ａを駆動させる列選択線
Ｌｓ３に接続されている。
は、グランド電位に接続されている行選択線Ｌｇ４に接
続され、ＭＯＳトランジスタ１２，１２ａのゲートは、
ＭＯＳトランジスタ１２，１２ａを駆動させる列選択線
Ｌｓ３に接続されている。
【００６３】また、本実施例でも、行選択線Ｌｖ４，Ｌ
ｖ５は、ＭＯＳトランジスタ１２，１２ａを介してＬＥ
Ｄ１１，１１ａに電源電圧を供給する電源回路（図示せ
ず）に接続され、それぞれの列選択線Ｌｓ３は、ＭＯＳ
トランジスタ１２，１２ａを選択して駆動させるドライ
バ（図示せず）に接続しており、これら電源回路および
ドライバは、ＣＰＵ（図示せず）によって制御されてい
る。
ｖ５は、ＭＯＳトランジスタ１２，１２ａを介してＬＥ
Ｄ１１，１１ａに電源電圧を供給する電源回路（図示せ
ず）に接続され、それぞれの列選択線Ｌｓ３は、ＭＯＳ
トランジスタ１２，１２ａを選択して駆動させるドライ
バ（図示せず）に接続しており、これら電源回路および
ドライバは、ＣＰＵ（図示せず）によって制御されてい
る。
【００６４】さらに、ＬＥＤ１１，１１ａの上側には、
前記実施例１，２と同様に、フィルタ（散乱光フィル
タ）８が設けられ、フィルタ８が成形されたフィルム
（図示せず）をＬＥＤ表示画面１の表面に貼り付けるよ
うにして設けられている。
前記実施例１，２と同様に、フィルタ（散乱光フィル
タ）８が設けられ、フィルタ８が成形されたフィルム
（図示せず）をＬＥＤ表示画面１の表面に貼り付けるよ
うにして設けられている。
【００６５】そして、ＬＥＤ表示装置の検査時に、ＬＥ
Ｄ表示装置におけるすべての画素１のＬＥＤ１１，１１
ａを発光させ、目視またはＣＣＤカメラなどによりＬＥ
Ｄ１１，１１ａが発光しているか否かの検査を行う。
Ｄ表示装置におけるすべての画素１のＬＥＤ１１，１１
ａを発光させ、目視またはＣＣＤカメラなどによりＬＥ
Ｄ１１，１１ａが発光しているか否かの検査を行う。
【００６６】水平走査線において、両方のＬＥＤ１１，
１１ａが発光している場合は、ヒューズＦ６をレーザ照
射などによって溶断を行い、ＬＥＤ１１ａに関連する配
線を切断する。
１１ａが発光している場合は、ヒューズＦ６をレーザ照
射などによって溶断を行い、ＬＥＤ１１ａに関連する配
線を切断する。
【００６７】また、検査時に、いずれかのＬＥＤ１１ま
たはＭＯＳトランジスタ１２が不良により発光していな
い場合、ヒューズＦ５をレーザ照射などにより溶断を行
い、ＬＥＤ１１に関連する配線を切断して、ＬＥＤ１１
ａの水平走査線を選択することによって不良の画素１を
救済する。
たはＭＯＳトランジスタ１２が不良により発光していな
い場合、ヒューズＦ５をレーザ照射などにより溶断を行
い、ＬＥＤ１１に関連する配線を切断して、ＬＥＤ１１
ａの水平走査線を選択することによって不良の画素１を
救済する。
【００６８】さらに、ＬＥＤ１１ａを選択することによ
り画素１を救済した場合、水平走査線の発光位置が不規
則となり光が反射により散乱してしまうが、この散乱光
はフィルタ８により減衰されるので暗視部の発生を防止
できる。
り画素１を救済した場合、水平走査線の発光位置が不規
則となり光が反射により散乱してしまうが、この散乱光
はフィルタ８により減衰されるので暗視部の発生を防止
できる。
【００６９】よって、ＬＥＤ１１ならびにＭＯＳトラン
ジスタ１２のどちらか一方または両方に不良がある場合
に、ＬＥＤ１１ａおよびＭＯＳトランジスタ１２ａによ
り不良の画素１を救済することができる。
ジスタ１２のどちらか一方または両方に不良がある場合
に、ＬＥＤ１１ａおよびＭＯＳトランジスタ１２ａによ
り不良の画素１を救済することができる。
【００７０】それにより、本実施例３によれば、不良の
ＬＥＤ１１またはＭＯＳトランジスタ１２により不良の
画素１が発生した場合でも、冗長回路であるＬＥＤ１１
ａおよびＭＯＳトランジスタ１２ａにより救済でき、効
果的にＬＥＤ表示装置の歩留まりを向上できる。
ＬＥＤ１１またはＭＯＳトランジスタ１２により不良の
画素１が発生した場合でも、冗長回路であるＬＥＤ１１
ａおよびＭＯＳトランジスタ１２ａにより救済でき、効
果的にＬＥＤ表示装置の歩留まりを向上できる。
【００７１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００７２】たとえば、前記実施例１〜３では、画素１
の救済による暗視部を発生させないためにフィルタ８を
用いたが、図７に示すように、表面が凹凸状に形成され
た、たとえば、ガラスなどからなる基板（散乱光フィル
タ）Ｇｓｕｂ上にサファイアや石英などからなる基板Ｔ
ｓｕｂを形成し、前記実施例１における図３と同様に、
画素１を成形することにより基板Ｇｓｕｂの凹凸状の表
面が光を散乱させ、フィルタ８を用いずに暗視部の発生
を防止することもできる。
の救済による暗視部を発生させないためにフィルタ８を
用いたが、図７に示すように、表面が凹凸状に形成され
た、たとえば、ガラスなどからなる基板（散乱光フィル
タ）Ｇｓｕｂ上にサファイアや石英などからなる基板Ｔ
ｓｕｂを形成し、前記実施例１における図３と同様に、
画素１を成形することにより基板Ｇｓｕｂの凹凸状の表
面が光を散乱させ、フィルタ８を用いずに暗視部の発生
を防止することもできる。
【００７３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７４】（１）本発明によれば、モノリシック形の
半導体発光素子表示装置に冗長回路を設けることによ
り、不良の画素の救済を行える。
半導体発光素子表示装置に冗長回路を設けることによ
り、不良の画素の救済を行える。
【００７５】（２）また、本発明では、正規の半導体発
光素子および第２の駆動用トランジスタに不良が発生し
ても、それに関連する配線を切断する第２，第４のヒュ
ーズを溶断することによって不良画素を確実に救済でき
る。
光素子および第２の駆動用トランジスタに不良が発生し
ても、それに関連する配線を切断する第２，第４のヒュ
ーズを溶断することによって不良画素を確実に救済でき
る。
【００７６】（３）さらに、本発明においては、上記
（１）、（２）により、画素の欠陥に起因する歩留まり
を向上できる。
（１）、（２）により、画素の欠陥に起因する歩留まり
を向上できる。
【００７７】（４）また、本発明では、複数の半導体発
光素子の上に設けた散乱光フィルタにより、不良の画素
を救済したことによる暗視部の発生を防止することがで
きる。
光素子の上に設けた散乱光フィルタにより、不良の画素
を救済したことによる暗視部の発生を防止することがで
きる。
【図１】本発明の実施例１による救済用のＬＥＤおよび
ＭＯＳトランジスタが設けられたカラー表示のＬＥＤ表
示装置の要部回路図である。
ＭＯＳトランジスタが設けられたカラー表示のＬＥＤ表
示装置の要部回路図である。
【図２】本発明の実施例１によるＬＥＤ表示装置の１画
素当たりの素子レイアウト平面図である。
素当たりの素子レイアウト平面図である。
【図３】本発明の実施例１によるＬＥＤ表示装置の要部
における概略素子断面図である。
における概略素子断面図である。
【図４】本発明の他の実施例によるＬＥＤ表示装置の１
画素当たりの素子レイアウト平面図である。
画素当たりの素子レイアウト平面図である。
【図５】本発明の実施例２による救済用のＬＥＤが設け
られたモノクローム表示におけるＬＥＤ表示装置の要部
回路図である。
られたモノクローム表示におけるＬＥＤ表示装置の要部
回路図である。
【図６】本発明の実施例３による救済用のＬＥＤおよび
ＭＯＳトランジスタが設けられたモノクローム表示にお
けるＬＥＤ表示装置の要部回路図である。
ＭＯＳトランジスタが設けられたモノクローム表示にお
けるＬＥＤ表示装置の要部回路図である。
【図７】本発明のさらに他の実施例によるＬＥＤ表示装
置の要部における概略素子断面図である。
置の要部における概略素子断面図である。
１ 画素 ２ ＬＥＤ（正規の半導体発光素子） ２ａ ＬＥＤ（スペアの半導体発光素子） ３ ＬＥＤ（正規の半導体発光素子） ３ａ ＬＥＤ（スペアの半導体発光素子） ４ ＬＥＤ（正規の半導体発光素子） ４ａ ＬＥＤ（スペアの半導体発光素子） ５ ＭＯＳトランジスタ（第２の駆動用トランジスタ） ５ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） ６ ＭＯＳトランジスタ（第２の駆動用トランジスタ） ６ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） ７ ＭＯＳトランジスタ（第２の駆動用トランジスタ） ７ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） ８ フィルタ（散乱光フィルタ） ９ ＬＥＤ（正規の半導体発光素子） ９ａ ＬＥＤ（スペアの半導体発光素子） １０ ＭＯＳトランジスタ（第１の駆動用トランジス
タ） １１ ＬＥＤ（正規の半導体発光素子） １１ａ ＬＥＤ（スペアの半導体発光素子） １２ ＭＯＳトランジスタ（第２の駆動用トランジス
タ） １２ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） Ｆ１ ヒューズ（第３のヒューズ） Ｆ２ ヒューズ（第４のヒューズ） Ｆ３ ヒューズ（第１のヒューズ） Ｆ４ ヒューズ（第２のヒューズ） Ｆ５ ヒューズ（第３のヒューズ） Ｆ６ ヒューズ（第４のヒューズ） Ｌｖ１〜Ｌｖ５ 行選択線 Ｌｇ１〜Ｌｇ４ 行選択線 Ｌｓ１〜Ｌｓ３ 列選択線 Ｔｓｕｂ 基板（半導体基板） Ｇｓｕｂ 基板（散乱光フィルタ） Ｃｏｎ コンタクト Ｐ 絶縁膜
タ） ６ ＭＯＳトランジスタ（第２の駆動用トランジスタ） ６ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） ７ ＭＯＳトランジスタ（第２の駆動用トランジスタ） ７ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） ８ フィルタ（散乱光フィルタ） ９ ＬＥＤ（正規の半導体発光素子） ９ａ ＬＥＤ（スペアの半導体発光素子） １０ ＭＯＳトランジスタ（第１の駆動用トランジス
タ） １１ ＬＥＤ（正規の半導体発光素子） １１ａ ＬＥＤ（スペアの半導体発光素子） １２ ＭＯＳトランジスタ（第２の駆動用トランジス
タ） １２ａ ＭＯＳトランジスタ（第３の駆動用トランジス
タ） Ｆ１ ヒューズ（第３のヒューズ） Ｆ２ ヒューズ（第４のヒューズ） Ｆ３ ヒューズ（第１のヒューズ） Ｆ４ ヒューズ（第２のヒューズ） Ｆ５ ヒューズ（第３のヒューズ） Ｆ６ ヒューズ（第４のヒューズ） Ｌｖ１〜Ｌｖ５ 行選択線 Ｌｇ１〜Ｌｇ４ 行選択線 Ｌｓ１〜Ｌｓ３ 列選択線 Ｔｓｕｂ 基板（半導体基板） Ｇｓｕｂ 基板（散乱光フィルタ） Ｃｏｎ コンタクト Ｐ 絶縁膜
Claims (4)
- 【請求項１】 半導体基板上に半導体素子が形成された
モノリシック形の半導体発光素子表示装置であって、半
導体発光素子を救済する冗長回路を設けたことを特徴と
する半導体発光素子表示装置。 - 【請求項２】 前記半導体発光素子表示装置における１
画素が、正規の半導体発光素子と、スペアの半導体発光
素子と、前記正規の半導体発光素子と前記スペアの半導
体発光素子とを駆動する第１の駆動用トランジスタと、
水平走査線におけるすべての前記正規の半導体発光素子
に関連する配線を溶断する第１のヒューズと、水平走査
線におけるすべての前記スペアの半導体発光素子に関連
する配線を溶断する第２のヒューズとよりなり、前記正
規の半導体発光素子の内、いずれかの前記正規の半導体
発光素子に不良があると、前記正規の半導体発光素子の
不良に関連する前記第１のヒューズを溶断させ、前記ス
ペアの半導体発光素子を発光させることにより、不良の
前記正規の半導体発光素子を救済することを特徴とする
請求項１記載の半導体発光素子表示装置。 - 【請求項３】 前記半導体発光素子表示装置における１
画素が、正規の半導体発光素子と、前記正規の半導体発
光素子を駆動する第２の駆動用トランジスタと、スペア
の半導体発光素子と、前記スペアの半導体発光素子を駆
動する第３の駆動用トランジスタと、水平走査線におけ
るすべての前記正規の半導体発光素子および前記第２の
駆動用トランジスタに関連する配線を溶断する第３のヒ
ューズと、水平走査線におけるすべての前記スペアの半
導体発光素子および前記第３の駆動用トランジスタに関
連する配線を溶断する第４のヒューズとよりなり、前記
正規の半導体発光素子または前記第２の駆動用トランジ
スタの内、少なくともいずれかの前記正規の半導体発光
素子または前記第２の駆動用トランジスタに不良がある
と、前記正規の半導体発光素子および前記第２の駆動用
トランジスタに関連する前記第２のヒューズを溶断さ
せ、前記第３の駆動用トランジスタを駆動および前記ス
ペアの半導体発光素子を発光させることによって、不良
の前記正規の半導体発光素子ならびに不良の前記第２の
駆動用トランジスタを救済することを特徴とする請求項
１記載の半導体発光素子表示装置。 - 【請求項４】 前記正規の半導体発光素子および前記ス
ペアの半導体発光素子の上に、前記正規の半導体発光素
子と前記スペアの半導体発光素子との配置における不規
則性から反射により散乱した光の量を減らす散乱光フィ
ルタを設けたことを特徴とする請求項１，２または３記
載の半導体発光素子表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27334794A JPH08137413A (ja) | 1994-11-08 | 1994-11-08 | 半導体発光素子表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27334794A JPH08137413A (ja) | 1994-11-08 | 1994-11-08 | 半導体発光素子表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137413A true JPH08137413A (ja) | 1996-05-31 |
Family
ID=17526635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27334794A Pending JPH08137413A (ja) | 1994-11-08 | 1994-11-08 | 半導体発光素子表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137413A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031541A (ja) * | 1998-07-09 | 2000-01-28 | Okaya Electric Ind Co Ltd | Ｌｅｄ表示素子 |
| JP2005106672A (ja) * | 2003-09-30 | 2005-04-21 | Koito Mfg Co Ltd | 配光検査装置 |
| EP1596442A2 (de) * | 2004-04-29 | 2005-11-16 | Osram Opto Semiconductors GmbH | Optoelectronic semiconductor chip and method of fabricating a contact structure for electrically contacting an optoelectronic semiconductor chip |
| JP2005536772A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| US6985217B2 (en) * | 2001-02-13 | 2006-01-10 | Fuji Photo Film Co., Ltd. | System and method for inspecting a light source of an image reader |
| DE102009047889A1 (de) * | 2009-09-30 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
| EP2362420A1 (en) * | 2010-02-27 | 2011-08-31 | Samsung LED Co., Ltd. | Semiconductor Light Emitting Device Having Multi-Cell Array, Light Emitting Module, and Illumination Apparatus |
| KR20170049117A (ko) * | 2015-10-28 | 2017-05-10 | 엘지디스플레이 주식회사 | 발광 다이오드 표시 장치 및 이의 제조 방법과 리페어 방법 |
| JP2017538959A (ja) * | 2014-10-22 | 2017-12-28 | オキュラス ブイアール，エルエルシー | ディスプレイ、そのｌｅｄチップ、そのピクセル、その制御方法、及びそのコンピュータプログラム |
| KR20180004247A (ko) * | 2015-06-10 | 2018-01-10 | 애플 인크. | 디스플레이 패널 리던던시 스킴 |
| KR20180121292A (ko) * | 2017-04-29 | 2018-11-07 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
| JP2019040192A (ja) * | 2015-09-11 | 2019-03-14 | シャープ株式会社 | 画像表示装置および画像表示素子の製造方法 |
| JP2019515339A (ja) * | 2016-04-26 | 2019-06-06 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ | 冗長発光デバイスを備えるディスプレイ |
| WO2020039002A1 (de) * | 2018-08-24 | 2020-02-27 | Osram Oled Gmbh | Display und herstellungsverfahren für ein display |
| US10600823B2 (en) | 2015-09-02 | 2020-03-24 | Facebook Technologies, Llc | Assembly of semiconductor devices |
| KR20200046434A (ko) * | 2018-10-24 | 2020-05-07 | 엘지디스플레이 주식회사 | 표시패널 및 표시패널의 발광 다이오드 소자를 비활성화시키는 방법 |
| US10720468B2 (en) | 2015-11-17 | 2020-07-21 | Facebook Technologies, Llc | Redundancy in inorganic light emitting diode displays |
| WO2020174879A1 (ja) * | 2019-02-26 | 2020-09-03 | 京セラ株式会社 | 発光素子基板、表示装置および表示装置のリペア方法 |
| US10847077B2 (en) | 2015-06-05 | 2020-11-24 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| US10878733B2 (en) | 2015-09-02 | 2020-12-29 | Facebook Technologies, Llc | Assembly of semiconductor devices using multiple LED placement cycles |
| US10937361B2 (en) | 2014-10-22 | 2021-03-02 | Facebook Technologies, Llc | Sub-pixel for a display with controllable viewing angle |
| JP6914457B1 (ja) * | 2020-06-23 | 2021-08-04 | 三菱電機株式会社 | 自発光装置、液晶表示装置、および自発光装置の製造方法 |
| WO2021256447A1 (ja) * | 2020-06-20 | 2021-12-23 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
-
1994
- 1994-11-08 JP JP27334794A patent/JPH08137413A/ja active Pending
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031541A (ja) * | 1998-07-09 | 2000-01-28 | Okaya Electric Ind Co Ltd | Ｌｅｄ表示素子 |
| US6985217B2 (en) * | 2001-02-13 | 2006-01-10 | Fuji Photo Film Co., Ltd. | System and method for inspecting a light source of an image reader |
| JP2005536772A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| JP2005106672A (ja) * | 2003-09-30 | 2005-04-21 | Koito Mfg Co Ltd | 配光検査装置 |
| EP1596442A2 (de) * | 2004-04-29 | 2005-11-16 | Osram Opto Semiconductors GmbH | Optoelectronic semiconductor chip and method of fabricating a contact structure for electrically contacting an optoelectronic semiconductor chip |
| DE102004025684A1 (de) * | 2004-04-29 | 2005-11-17 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
| US7838892B2 (en) | 2004-04-29 | 2010-11-23 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for forming a contact structure for making electrical contact with an optoelectronic semiconductor chip |
| EP1596442A3 (de) * | 2004-04-29 | 2011-02-02 | OSRAM Opto Semiconductors GmbH | Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
| DE102004025684B4 (de) | 2004-04-29 | 2024-08-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
| DE102009047889A1 (de) * | 2009-09-30 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
| JP2013506305A (ja) * | 2009-09-30 | 2013-02-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ、および、オプトエレクトロニクス半導体チップの電気的コンタクトを行うためのコンタクトパターン部を適合するための方法 |
| EP2362420A1 (en) * | 2010-02-27 | 2011-08-31 | Samsung LED Co., Ltd. | Semiconductor Light Emitting Device Having Multi-Cell Array, Light Emitting Module, and Illumination Apparatus |
| US8884318B2 (en) | 2010-02-27 | 2014-11-11 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device having multi-cell array, light emitting module, and illumination apparatus |
| US10957241B2 (en) | 2014-10-22 | 2021-03-23 | Facebook Technologies, Llc | Display, LED chip therefor, pixel therefor, controlling method therefor, computer program therefor |
| JP2017538959A (ja) * | 2014-10-22 | 2017-12-28 | オキュラス ブイアール，エルエルシー | ディスプレイ、そのｌｅｄチップ、そのピクセル、その制御方法、及びそのコンピュータプログラム |
| US10937361B2 (en) | 2014-10-22 | 2021-03-02 | Facebook Technologies, Llc | Sub-pixel for a display with controllable viewing angle |
| US11341903B2 (en) | 2014-10-22 | 2022-05-24 | Facebook Technologies, Llc | Sub-pixel for a display with controllable viewing angle |
| US11386831B2 (en) | 2014-10-22 | 2022-07-12 | Meta Platforms Technologies, Llc | Display, LED chip therefor, pixel therefor, controlling method therefor, computer program therefor |
| US11568787B2 (en) | 2015-06-05 | 2023-01-31 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| US10847077B2 (en) | 2015-06-05 | 2020-11-24 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| US11138918B2 (en) | 2015-06-05 | 2021-10-05 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| JP2018518711A (ja) * | 2015-06-10 | 2018-07-12 | アップル インコーポレイテッド | ディスプレイパネルの冗長スキーム |
| US10535296B2 (en) | 2015-06-10 | 2020-01-14 | Apple Inc. | Display panel redundancy schemes |
| KR20180004247A (ko) * | 2015-06-10 | 2018-01-10 | 애플 인크. | 디스플레이 패널 리던던시 스킴 |
| US11056041B2 (en) | 2015-06-10 | 2021-07-06 | Apple Inc. | Display panel redundancy schemes |
| US11568789B2 (en) | 2015-06-10 | 2023-01-31 | Apple Inc. | Display panel redundancy schemes |
| US10600823B2 (en) | 2015-09-02 | 2020-03-24 | Facebook Technologies, Llc | Assembly of semiconductor devices |
| US10878733B2 (en) | 2015-09-02 | 2020-12-29 | Facebook Technologies, Llc | Assembly of semiconductor devices using multiple LED placement cycles |
| JP2019040192A (ja) * | 2015-09-11 | 2019-03-14 | シャープ株式会社 | 画像表示装置および画像表示素子の製造方法 |
| KR20230007980A (ko) * | 2015-10-28 | 2023-01-13 | 엘지디스플레이 주식회사 | 발광 다이오드 표시 장치 |
| KR20170049117A (ko) * | 2015-10-28 | 2017-05-10 | 엘지디스플레이 주식회사 | 발광 다이오드 표시 장치 및 이의 제조 방법과 리페어 방법 |
| US10720468B2 (en) | 2015-11-17 | 2020-07-21 | Facebook Technologies, Llc | Redundancy in inorganic light emitting diode displays |
| JP2019515339A (ja) * | 2016-04-26 | 2019-06-06 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ | 冗長発光デバイスを備えるディスプレイ |
| US11727869B2 (en) | 2016-04-26 | 2023-08-15 | Meta Platforms Technologies, Llc | Display with redundant light emitting devices |
| US10916192B2 (en) | 2016-04-26 | 2021-02-09 | Facebook Technologies, Llc | Display with redundant light emitting devices |
| KR20180121292A (ko) * | 2017-04-29 | 2018-11-07 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
| WO2020039002A1 (de) * | 2018-08-24 | 2020-02-27 | Osram Oled Gmbh | Display und herstellungsverfahren für ein display |
| US11430378B2 (en) | 2018-08-24 | 2022-08-30 | Osram Oled Gmbh | Display and manufacturing method for a display |
| KR20200046434A (ko) * | 2018-10-24 | 2020-05-07 | 엘지디스플레이 주식회사 | 표시패널 및 표시패널의 발광 다이오드 소자를 비활성화시키는 방법 |
| JPWO2020174879A1 (ja) * | 2019-02-26 | 2021-12-23 | 京セラ株式会社 | 発光素子基板、表示装置および表示装置のリペア方法 |
| US11600218B2 (en) | 2019-02-26 | 2023-03-07 | Kyocera Corporation | Light emitter board, display device, and method for repairing display device |
| WO2020174879A1 (ja) * | 2019-02-26 | 2020-09-03 | 京セラ株式会社 | 発光素子基板、表示装置および表示装置のリペア方法 |
| JP2022002289A (ja) * | 2020-06-20 | 2022-01-06 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
| WO2021256447A1 (ja) * | 2020-06-20 | 2021-12-23 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
| WO2021260787A1 (ja) * | 2020-06-23 | 2021-12-30 | 三菱電機株式会社 | 自発光装置、液晶表示装置、および自発光装置の製造方法 |
| JP6914457B1 (ja) * | 2020-06-23 | 2021-08-04 | 三菱電機株式会社 | 自発光装置、液晶表示装置、および自発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08137413A (ja) | 半導体発光素子表示装置 | |
| KR102616204B1 (ko) | 투명표시장치 및 투명표시패널 | |
| KR102597071B1 (ko) | 발광 다이오드 표시 장치 | |
| KR102123979B1 (ko) | 리페어 구조를 갖는 유기발광표시장치 | |
| US20190115329A1 (en) | Led module assemblies for displays | |
| US7645631B2 (en) | Method of manufacturing organic EL display | |
| US20080278648A1 (en) | Thin film transistor substrate | |
| US7911432B2 (en) | Methods and apparatus for repairing inoperative pixels in a display | |
| KR20240049535A (ko) | 표시패널 및 표시패널의 발광 다이오드 소자를 비활성화시키는 방법 | |
| JP7323508B2 (ja) | ディスプレイ装置、ディスプレイ装置用基板およびディスプレイ装置の修理方法 | |
| CN107507926A (zh) | Oled像素结构及其修复方法 | |
| US7038395B2 (en) | Organic EL display device | |
| WO2022059280A1 (ja) | 半導体発光素子チップ集積装置およびその製造方法 | |
| US7394195B2 (en) | Organic EL display device and substrate for the same | |
| KR102274024B1 (ko) | 유기발광표시장치 및 그 제조 방법 | |
| JP4455165B2 (ja) | 有機ｅｌ表示装置用基板および有機ｅｌ表示装置 | |
| KR102571667B1 (ko) | 유기발광표시장치 | |
| KR102259340B1 (ko) | 표시장치, 표시패널 및 이를 제조하는 방법 | |
| KR20160082768A (ko) | 리페어 구조를 갖는 유기발광표시장치 | |
| US12080206B2 (en) | Method for repairing display device and display device | |
| KR102060001B1 (ko) | 표시장치 및 이를 리페어하는 방법 | |
| US20230130193A1 (en) | Micro-light-emitting diode display panel | |
| CN114005839B (zh) | 显示面板 | |
| KR20160011730A (ko) | 투명표시장치 및 투명표시패널 | |
| WO2023013033A1 (ja) | 表示パネルおよび表示装置の製造方法 |