JP6914457B1 - 自発光装置、液晶表示装置、および自発光装置の製造方法 - Google Patents

自発光装置、液晶表示装置、および自発光装置の製造方法 Download PDF

Info

Publication number
JP6914457B1
JP6914457B1 JP2020567629A JP2020567629A JP6914457B1 JP 6914457 B1 JP6914457 B1 JP 6914457B1 JP 2020567629 A JP2020567629 A JP 2020567629A JP 2020567629 A JP2020567629 A JP 2020567629A JP 6914457 B1 JP6914457 B1 JP 6914457B1
Authority
JP
Japan
Prior art keywords
self
sub
pixel
pixels
luminous device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567629A
Other languages
English (en)
Other versions
JPWO2021260787A1 (ja
Inventor
学 岩川
学 岩川
和雅 片山
和雅 片山
時岡　秀忠
秀忠 時岡
貴典 奥村
貴典 奥村
正美 林
正美 林
晋作 山口
晋作 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6914457B1 publication Critical patent/JP6914457B1/ja
Publication of JPWO2021260787A1 publication Critical patent/JPWO2021260787A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本開示は、自発光装置においてＬＥＤ素子の不良または実装不良による歩留低下を抑制することを目的とする。自発光装置（１００）において、各画素（３）は、一つの基本セル（５１）と少なくとも１つの冗長セル（５２）とをサブ画素（５１，５２）として有する。冗長セル（５２）は、基本セル（５１）が有するＬＥＤ素子（６Ｒ，６Ｇ，６Ｂ）のうち少なくとも１つのＬＥＤ素子と同じ色の光を出射するＬＥＤ素子（６Ｒ，６Ｇ，６Ｂ）を有する。各画素（３）に含まれる複数のサブ画素（５１，５２）は、一体化された複数のＬＥＤ素子（６Ｒ，６Ｇ，６Ｂ）からなる集積体であるサブ画素群（５０）として構成される。サブ画素群（５０）におけるサブ画素（５１，５２）の配列ピッチ（Ｄ１）は、隣接する複数のサブ画素群（５０）におけるサブ画素（５１，５２）の配列ピッチ（Ｄ２，Ｄ３）より小さい。

Description

本開示は、自発光素子を用いた自発光装置に関する。
近年、液晶またはエレクトロルミネセンス（ＥＬ：Ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）等の原理を利用した、薄型かつ平面形状の表示パネルを有する表示装置が多く使用されるようになった。その代表である液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は、薄型かつ軽量であることから、自動車または航空機などの乗り物に搭載され、速度計、ナビゲーションシステムの表示装置、もしくはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）またはブルーレイディスク等の映像媒体に記録された娯楽映像を搭乗者に表示する表示装置、として用いられている。また、ＬＣＤまたは有機発光エレクトロルミネッセンスディプレイ（ＯＬＥＤ:Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）は、スマートフォンに代表される携帯端末またはテレビ等の一般用途にも広く用いられている。
一般に、ＬＣＤは、液晶パネル、バックライトユニット、液晶パネルに各種の電気信号を供給する回路、電源、および筺体を備えて構成される。液晶パネルは、画素電極を有するアレイ基板と共通電極を有するカラーフィルタ基板とを互いに貼り合せた一対の基板間に液晶を狭持させた構成である。筐体は、液晶パネル、バックライトユニット、回路、および電源を収容する。
ＯＬＥＤは、ＯＬＥＤパネル、ＯＬＥＤパネルに各種の電気信号を供給する回路、電源、および筺体を備えて構成される。ＯＬＥＤパネルは、有機ＥＬ層を陰電極と陽電極とで挟み込み、さらにこの構成をガラス、プラスチック基板または封止膜等で挟み込んだ構成である。有機ＥＬ層は、電子注入層、電子輸送層、発光層、正孔輸送層、および正孔注入層等を含む。筐体は、ＯＬＥＤパネル、回路、および電源を収容する。
ＬＣＤおよびＯＬＥＤには、画像または映像を表示する領域であるアクティブエリアと、その外側の額縁領域である非アクティブエリアとが設けられている。アクティブエリアには、複数の画素が設けられており、スイッチング素子となる薄膜トランジスタ、画素電極、および配線等も配置されている。画素は、赤、緑、青、黄、および白等の色を表現するための複数のサブ画素で構成されている。非アクティブエリアには、液晶を基板間に封止する封止シール、有機ＥＬ層へ水分の浸入を防止する封止シール、薄膜トランジスタ等に接続される引き回し配線、駆動用のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、または外部駆動回路に接続する端子等が配置される。
このように、ＬＣＤとＯＬＥＤとは、概ね同様の構成で画像または映像を表示するが、一般的な動作原理は異なる。ＬＣＤは、薄膜トランジスタによって任意に制御した電圧を画素電極と共通電極との間に印加することで、液晶の分子配向方向を変化させ、バックライトの光が液晶を通過する際の透過率を制御することによって、画像または映像の表示を行う。ＯＬＥＤは、薄膜トランジスタによって任意に制御した電流を陰電極と陽電極との間に印加することで、輝度を変化させ、画像または映像の表示を行う。ＯＬＥＤでは、陰電極から注入される電子と陽電極から注入される正孔とを、電子輸送層および正孔輸送層を介して発光層で結合させて、発光層の発光材料を励起させ、発光材料が励起状態から再び基底状態に戻る際に発光するという原理を用いている。
ＬＣＤは、一定の耐環境性を有しており車載向けにも適用されているが、液晶分子の動作速度が遅く動画性能が低いこと、バックライトが常時点灯するため黒表示画像が明るくなり、コントラストが低くなること等が課題となっている。
ＯＬＥＤは、コントラストが高く高い表示品位を有しているが、有機材料を用いているため、有機材料の不安定性に起因する劣化が生じやすく寿命が短いこと、高輝度表示に不向きであること、高温または湿度等の耐環境性が低いこと等が課題となっている。
そこで、これらＬＣＤおよびＯＬＥＤの課題を解決するために、微小な自発光素子であるマイクロ発光ダイオード（μＬＥＤ:Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップを、薄膜トランジスタおよび配線等を形成したバックプレーンに多数配列したディスプレイ（μＬＥＤディスプレイ）の開発および製品化が進められている。
μＬＥＤは、ＬＣＤ用バックライトへの転用も検討されている。μＬＥＤをＬＣＤの背面に格子状に配列させ、ＬＣＤの表示画像に合わせてμＬＥＤの発光領域と明るさを制御することで、低コントラストが課題のＬＣＤの表示品位が向上する。すなわち、ＬＣＤの表示画像で暗い画像の部分に相当するバックライトのμＬＥＤを消灯または低輝度とし、逆に、ＬＣＤの表示画像で明るい画像の部分に相当するバックライトのμＬＥＤを高輝度に制御することで、高いコントラストが得られ、表示品位が向上する。このようなバックライトは、一般的にローカルディミングバックライトと呼ばれる。
非特許文献１には、外光を反射するμＬＥＤ素子を微小サイズにすることで、μＬＥＤが配置されず外光を反射しない領域を面積比で９９％以上確保し、高いコントラストを実現したμＬＥＤディスプレイが記載されている。μＬＥＤディスプレイは、無機材料を用いるため十分な寿命と耐環境性を有しており、ＬＣＤやＯＬＥＤの課題を解決する次世代を担う表示装置として期待されている。
また、特許文献１には、欠損画素の周辺画素の出射光の一部を導光板で集光し、欠損画素に対応する導光板の位置から出射させることで、欠損画素を補間する技術が開示されている。
特開２０１８−１９７７８１号公報
Goshi Biwa, Masato Doi, Atushi Yasuda, Hisashi Kadota, "Technologies for the Crystal LED Display System", SID 2019 Digest, pp. 121-124, (2019).
μＬＥＤを用いて自発光装置を得るためには、多数のＬＥＤ素子を配列する必要がある。従って、ＬＥＤ素子単体およびＬＥＤ素子の実装に高い歩留まりが求められ、製造コストが大きくなる。例えば、４ｋ解像度の自発光装置には、２４００万個以上のＬＥＤ素子の配列が必要であるため、画素欠陥のない４ｋ解像度のμＬＥＤ発光装置を得るためには、ＬＥＤ素子単体およびＬＥＤ素子の実装を含めた歩留が９９．９９９９９６%を上回る必要性がある。
本開示の技術は、上記の問題点を解決すべくなされたものであり、ＬＥＤ素子の不良または実装不良による歩留低下を抑制する自発光装置の提供を目的とする。
本開示の第１の自発光装置は、バックプレーンと、バックプレーン上に配列される複数の対象領域とを備え、各対象領域は、少なくとも１つの自発光素子からなるセルを有し、セルは、１つの基本セルと少なくとも１つの冗長セルとを含み、基本セルは、出射光の色が異なる少なくとも２つ以上の自発光素子を有し、冗長セルは、基本セルが有する自発光素子のうち少なくとも１つの自発光素子と同じ色の光を出射する自発光素子を有し、各対象領域または隣接する複数の対象領域に含まれる基本セルおよび冗長セルは、複数の自発光素子が半導体プロセスによって１つの半導体基板上に構造的に分断されることなく一体化して集積された集積体として構成され、各集積体は、他の集積体とは構造的に分断されて配置され、集積体内のセルの配列ピッチは、集積体のセルと、隣接する複数の集積体のセルとの間の配列ピッチより小さい。
本開示の第２の自発光装置は、バックプレーンと、バックプレーン上に配列される複数の対象領域とを備え、各対象領域は、少なくとも１つの自発光素子からなるセルを有し、セルは、１つの基本セルと少なくとも１つの冗長セルとを含み、基本セルは、少なくとも１つの自発光素子を有し、冗長セルは、基本セルが有する自発光素子のうち少なくとも１つの自発光素子と同じ色の光を出射する自発光素子を有し、各対象領域または隣接する複数の対象領域に含まれる基本セルおよび冗長セルは、複数の自発光素子が半導体プロセスによって１つの半導体基板上に構造的に分断されることなく一体化して集積された集積体として構成され、各集積体は、他の集積体とは構造的に分断されて配置され、集積体内のセルの配列ピッチは、集積体のセルと、隣接する複数の集積体のセルとの間の配列ピッチより小さく、各対象領域における各自発光素子の出力光の輝度は、隣接する対象領域間の輝度差に基づき個別に定められる。
従って、本開示の自発光装置によれば、ＬＥＤ素子の不良に起因する歩留まり低下が抑制される。本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の自発光装置の構成を示す平面模式図である。 実施の形態１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の自発光装置の製造工程と検査工程を示すフローチャートである。 実施の形態１の変形例１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例４の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例５の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例６の自発光装置の画素部分を拡大した平面模式図である。 実施の形態１の変形例７の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の自発光装置の構成を示す平面模式図である。 実施の形態２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例４の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例５の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例６の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例７の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例８の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例９の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１０の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１４の自発光装置の画素部分を拡大した平面模式図である。 実施の形態２の変形例１５の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の自発光装置の構成を示す平面模式図である。 実施の形態３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例４の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例５の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例６の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例７の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例８の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例９の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１０の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１１の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１２の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１３の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１４の自発光装置の画素部分を拡大した平面模式図である。 実施の形態３の変形例１５の自発光装置の画素部分を拡大した平面模式図である。 実施の形態４の液晶表示装置の構成を示す平面模式図である。
以下、図面を参照し、各実施の形態の自発光装置を説明する。本明細書で参照される図は、いずれも機能または構造を概念的に説明するための模式的なものである。そして、以下に示す各実施の形態は、本明細書による開示技術の一例であり、開示技術を限定するものではない。特記する場合を除いて、自発光装置の基本構成は全ての実施の形態において共通である。また、実施の形態間で同一または対応する構成には同一の符号が付されている。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１の自発光装置１００の構成を示す平面模式図である。自発光装置１００は、バックプレーン２、複数の画素３（表示画素）、および駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）４を備えている。図１に示すように、複数の画素３は、バックプレーン２上に、水平方向（図１における紙面の左右方向）および垂直方向（図１における紙面の上下方向）に配列された対象領域である。複数の画素３が配列された領域をアクティブエリアＡ１と称する。アクティブエリアＡ１には、複数の画素３の他に、金属薄膜配線、電極、およびスイッチング素子が配置されているが、図１においてこれらの図示は省略されている。バックプレーン２上には、額縁領域である非アクティブエリアＡ２がアクティブエリアＡ１を囲むように設けられる。非アクティブエリアＡ２には、駆動用ＩＣ４および端子部（非図示）が配置されている。以下の説明では、自発光装置１００をμＬＥＤディスプレイに用いることを想定して、対象領域を画素３として説明する。しかし、自発光装置１００がバックライトとして用いられる場合、対象領域はアクティブエリアを分割するバックライトの発光区画である。
図２は、自発光装置１００の４つの画素３を拡大した平面模式図である。各画素３は、少なくとも１つの自発光素子からなる複数のセルとして、サブ画素５１，５２を有している。図２の例において、サブ画素５１，５２は水平方向に配列されている。サブ画素５１，５２は、それぞれ赤色のＬＥＤ素子６Ｒ、緑色のＬＥＤ素子６Ｇ、および青色のＬＥＤ素子６Ｂを有している。ＬＥＤ素子６Ｒ，６Ｇ，６Ｂは、この順に、各サブ画素５１，５２において水平方向に左から右に向かって配置される。ＬＥＤ素子の参照符号の末尾の添え字はＬＥＤ素子の発光色を表している。但し、以下の説明において、特に発光色を限定せずＬＥＤ素子に言及する場合には、ＬＥＤ素子６とも称する。
サブ画素５１は、自発光装置１００の色情報の最小単位を構成する基本セルとして機能し、サブ画素５２は冗長セルとして機能する。このように、一般的な自発光装置では１つの画素３が１つのサブ画素５を有するのに対して、自発光装置１００では１つの画素３に２つのサブ画素５１，５２を有している。
サブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０における２個のサブ画素５１，５２は、構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる６個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。６個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された６個のＬＥＤ素子６を一体化して集積させ、６個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ１は、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。但し、本実施の形態では図２に示すようにサブ画素５１，５２が垂直方向に配列されないため、サブ画素５１の上端面と下端面との距離、すなわち垂直方向の寸法が、サブ画素群５０におけるサブ画素の垂直方向の配列ピッチＤ１と定義される。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
上記のとおり、サブ画素５１はＬＥＤ素子６Ｒ，６Ｇ，６Ｂで構成される。しかし、サブ画素５１はこのような構成に限らず、後述の変形例で説明するように白色光を出射するＬＥＤ素子単体で構成されてもよいし、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂに白色光を出射するＬＥＤ素子を加えた４つのＬＥＤ素子で構成されてもよい。
サブ画素５２は、典型的にはサブ画素５１と同一の構成である。しかし、サブ画素５２は、必ずしもＬＥＤ素子６Ｒ，６Ｇ，６Ｂで構成される必要はなく、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂと白色光を出射するＬＥＤ素子を含めた４つのＬＥＤ素子のうち、いずれか１つ以上のＬＥＤ素子で構成されてもよい。
図示しないが、各ＬＥＤ素子６は電極を介してスイッチング素子に電気的に接続され、スイッチング素子は金属薄膜配線を介して駆動用ＩＣ４と接続される。スイッチング素子には、例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））が使用される。スイッチング素子、金属薄膜配線、および電極は画素３の内部に配置される。本実施の形態では、１つの画素３に対して２組のサブ画素５１，５２がサブ画素群５０として配置されている。従って、サブ画素５１，５２の各ＬＥＤ素子６に対してスイッチング素子、金属薄膜配線、および電極が配置される。
＜Ａ−２．製造方法＞
図３は、実施の形態１の自発光装置１００の製造工程および検査工程を示すフローチャートである。以下、図３のフローに沿って自発光装置１００の製造工程および検査工程を説明する。
まず、基板上に、バッファ層、ｎ型半導体層、発光層、およびｐ型半導体層を積層膜として作製する（ステップＳ１０１）。基板には、例えばサファイア基板が使用される。次に、蛍光体または量子ドットなどを色変換層として積層膜上に形成する（ステップＳ１０２）。そして、ｎ型半導体層上およびｐ型半導体層上に電極を形成する（ステップＳ１０３）。そして、基板を所望のサイズにダイシングし（ステップＳ１０４）、ＬＥＤ素子６が形成される。図１および図２では、長方形のＬＥＤ素子６Ｒ，６Ｇ，６Ｂを示しているが、ＬＥＤ素子６の形状はその限りではなく、正方形など別の形状でもよい。また、図１および図２では、サブ画素群５０においてＬＥ素子６Ｒ，６Ｇ，６Ｂが隙間なく配列されているが、ステップＳ１０４のダイシングにおいて生じる隙間が存在してもよい。
ＬＥＤ素子６の形成と平行して、バックプレーン２を準備する。具体的には、バックプレーン２上に、金属薄膜配線、スイッチング素子、および電極を形成する（ステップＳ１０５）。バックプレーン２には、例えばガラス基板またはガラスエポキシ基板等が使用される。
次に、ＬＥＤ素子６を、ピックアンドプレースによりバックプレーン２上に配置する（ステップＳ１０６）。ただし、ＬＥＤ素子６は、レーザリフトオフ、弾性スタンプ、静電気、または磁気などによる他の手法を用いて配置されてもよい。
次に、バックプレーン２を所望の大きさにダイシングする（ステップＳ１０７）。そして、各ＬＥＤ素子６の電極をスイッチング素子に電気的に接続し、スイッチング素子を金属薄膜配線により駆動用ＩＣ４と接続する。こうして、ＬＥＤ素子がバックプレーン２に実装される（ステップＳ１０８）。以上で、自発光装置１００の製造工程が完了する。
自発光装置１００は、サブ画素５１に加えてサブ画素５２を有するため、多くのＬＥＤ素子６を有している。しかし、ステップＳ１０６において、サブ画素５１とサブ画素５２を合わせたサブ画素群５０の単位でＬＥＤ素子６を配置することにより、ＬＥＤ素子６の数の増加によるタクトタイムの増加を避けることができる。
次に、自発光装置１００の検査工程を説明する。まず、ＬＥＤ素子の欠陥を検査する（ステップＳ１０９）。次に、ＬＥＤ素子の欠陥の有無に応じて自発光装置１００の駆動方法を調整する（ステップＳ１１０）。
ステップＳ１１０では、ＬＥＤ素子６に欠陥があったとしても、常に１つの画素あたり１つのサブ画素５が点灯されるような駆動方法が採用されてもよいし、ＬＥＤ素子６の欠陥の発生を問わず常に全てのサブ画素５を点灯した状態で画素欠陥が発生していなければ良品とする駆動方法が採用されてもよい。また、上記の２種の各駆動方法において、さらに画素３の輝度を調整して発光装置の面内均一性を向上させるような駆動方法が作用されてもよい。
画素欠陥がある場合には、欠陥検査工程（ステップＳ１０９）後、配線を切断して欠陥画素を使用できないようにしても良い。あるいは、メモリ等の記憶媒体に欠陥画素の情報を格納しておき、この情報に基づき、スイッチング素子へ駆動用ＩＣから送信される駆動信号または映像信号などの信号の制御によって欠陥画素を駆動させないようにしてもよい。
また、欠陥画素の有無にかかわらず、すべての画素を駆動させてもいい。その場合は、面内均一性検査工程で面内均一性が一定以上担保されているかを確認し、面内均一性が一定以上担保されるように、つまり、画素間での輝度差が小さくなるように、画素の輝度を調整するために、駆動ＩＣから送信される信号の制御を行ってもよい。すなわち、各画素３における自発光素子の出力光の輝度は、隣接する対象領域間の輝度差に基づき、当該輝度差が小さくなるように定められる。その場合、画素の輝度調整に関する制御情報はメモリ等の記憶媒体に格納され、この情報に基づき、画素の輝度を調整する駆動ＩＣから送信される信号の制御を行ってもよい。この面内均一性検査工程及び画素の輝度を調整する駆動制御は、欠陥画素を使用しない場合にも適用可能である。
＜Ａ−３．画素の動作方法＞
画素３における各ＬＥＤ素子６は電極を介してスイッチング素子に電気的に接続され、スイッチング素子は金属薄膜配線を介して駆動用ＩＣ４と接続される。端子は、フレキシブル基板等を介して外部の制御基板に電気的に接続される。端子は、スイッチング素子に供給される駆動信号または映像信号等の信号を、フレキシブル基板等を介して制御基板から受け入れる。駆動用ＩＣ４は、駆動信号または映像信号等の信号を送信する。金属薄膜配線は、送信された信号をスイッチング素子に供給する。スイッチング素子は、供給された信号にしたがってスイッチング素子に電気的に接続されたＬＥＤ素子６を動作させる。これにより、複数の画素３にそれぞれ備えられる複数のサブ画素群５０により発せられる光が、駆動信号または映像信号等の信号にしたがって制御される。これにより、画素３に配置される各サブ画素群５０から発せられる光を１単位として、画像及び映像がアクティブエリアに表示され、自発光表示装置として使用することが可能である。
ここで、ＬＥＤ素子６が上述した動作方法と異なる動作方法により動作させられてもよい。例えば、１個のスイッチング素子が３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂを動作させてもよい。あるいは、薄膜トランジスタ以外のスイッチング素子が３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂを動作させてもよい。例えば、画素駆動用のＩＣが各ＬＥＤ素子６を動作させてもよい。画素駆動用のＩＣが各サブ画素５１，５２を動作させる場合は、一般的には、１個の画素駆動用のＩＣが各サブ画素５１，５２を動作させる。
＜Ａ−４．効果＞
以上に説明したように、実施の形態１の自発光装置１００は、バックプレーン２と、バックプレーン２上に配列される複数の対象領域である画素３とを備える。各画素３は、基本セルと冗長セルとをサブ画素５１，５２として有する。基本セルであるサブ画素５１は、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂを有する。冗長セルであるサブ画素５２は、基本セルが有するＬＥＤ素子６Ｒ，６Ｇ，６Ｂのうち少なくとも１つのＬＥＤ素子と同じ色の光を出射するＬＥＤ素子を有する。各画素３または隣接する複数の画素３に含まれる複数のサブ画素５１，５２は、一体化された複数のＬＥＤ素子からなる集積体であるサブ画素群５０として構成される。サブ画素群５０内のサブ画素５１，５２の配列ピッチＤ１は、当該サブ画素群５０のサブ画素５１，５２と、これに隣接する複数のサブ画素群５０のサブ画素５１，５２との間の配列ピッチＤ２，Ｄ３より小さい。
従って、自発光装置１００では、基本セルを構成するＬＥＤ素子６Ｒ，６Ｇ，６Ｂに欠陥が生じても、冗長セルを構成するＬＥＤ素子６Ｒ，６Ｇ，６Ｂに欠陥が生じなければ、画素欠陥は発生しない。このような構成により、自発光装置１００では歩留まり低下が抑制される。
＜Ａ−５．変形例＞
以下、ＬＥＤ素子６の配置による変形例を説明する。
＜Ａ−５−１．変形例１＞
図４は、実施の形態１の変形例１の自発光装置１０１における４つの画素３を拡大した平面模式図である。自発光装置１０１は、サブ画素５１，５２が垂直方向に配列される点でのみ、実施の形態１の自発光装置１００と異なる。なお、自発光装置１０１では、サブ画素５１，５２が水平方向に配列しないため、サブ画素群５０におけるサブ画素の水平方向の配列ピッチＤ１は、サブ画素５１の水平方向の寸法で定義される。
サブ画素５１，５２が垂直方向に配列する自発光装置１０１においても、サブ画素５２が冗長セルとして機能することから、自発光装置１０１と同様に歩留まりの低下を抑制する効果が得られる。
＜Ａ−５−２．変形例２＞
図５は、実施の形態１の変形例２の自発光装置１０２における４つの画素３を拡大した平面模式図である。自発光装置１０２は、各画素３に４つのサブ画素５１−５４が２行２列で配列される点でのみ、実施の形態１の自発光装置１００と異なる。つまり、自発光装置１０２の各画素３は、サブ画素５１，５２に加えてサブ画素５３，５４を有する。サブ画素５１−５４は全て同一の構成である。サブ画素５１，５２は水平方向に配列され、サブ画素５１，５３は垂直方向に配列され、サブ画素５２，５４は垂直方向に配列される。サブ画素５１−５４がサブ画素群５０を構成する。
自発光装置１００，１０１では、サブ画素５２のみが冗長セルとして機能するため、サブ画素５１，５２の双方のＬＥＤ素子に不良が発生すると画素欠陥が発生してしまう。しかし、自発光装置１０２では４つのサブ画素５１−５４によってサブ画素群５０が構成され、３つのサブ画素５２−５４が冗長セルとして機能する。従って、４つのサブ画素５１−５４のうち最大３つのサブ画素においてＬＥＤ素子に不良が発生しても、画素欠陥が発生しない。このように、自発光装置１０２によれば、歩留まりの低下をさらに抑制する効果が得られる。
＜Ａ−５−３．変形例３＞
図６は、実施の形態１の変形例３の自発光装置１０３における４つの画素３を拡大した平面模式図である。自発光装置１０３は、サブ画素５１，５２がそれぞれ、白色ＬＥＤ素子、すなわち白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態１の自発光装置１００と異なる。自発光装置１０３では、水平方向に配列された２つのＬＥＤ素子６Ｗがサブ画素群５０を構成する。
自発光装置１０３によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置１０３を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ａ−５−４．変形例４＞
図７は、実施の形態１の変形例４の自発光装置１０４における４つの画素３を拡大した平面模式図である。自発光装置１０４は、サブ画素５１，５２がそれぞれ、白色ＬＥＤ素子、すなわち白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態１の自発光装置１０１と異なる。自発光装置１０４では、垂直方向に配列された２つのＬＥＤ素子６Ｗがサブ画素群５０を構成する。
自発光装置１０４によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置１０４を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比が向上する。
＜Ａ−５−５．変形例５＞
図８は、実施の形態１の変形例５の自発光装置１０５における４つの画素３を拡大した平面模式図である。自発光装置１０５は、サブ画素５１，５２，５３，５４がそれぞれ、白色ＬＥＤ素子、すなわち白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態１の変形例２の自発光装置１０２と異なる。
自発光装置１０５によれば、３つのサブ画素５２−５４が冗長セルとして機能することから、実施の形態１の変形例２と同様に、歩留まりの低下をより抑制する効果が得られる。また、自発光装置１０５によれば、サブ画素５１−５４がＬＥＤ素子６Ｗで構成されるため、実施の形態１の変形例３，４と同様に、画素３ごとに光量を調整することが可能で、液晶表示装置のコントラスト比を高める効果が得られる。
＜Ａ−５−６．変形例６＞
図９は、実施の形態１の変形例６の自発光装置１０６における４つの画素３を拡大した平面模式図である。自発光装置１０６は、サブ画素５２が１つのＬＥＤ素子６Ｒで構成される点でのみ、実施の形態１の自発光装置１００と異なる。本変形例では、ＬＥＤ素子６Ｒによりサブ画素５２が構成されたが、ＬＥＤ素子６ＧまたはＬＥＤ素子６Ｂによってサブ画素５２が構成されてもよい。
自発光装置１０６では、サブ画素５２が、サブ画素５１の有するＬＥＤ素子６Ｒ，６Ｇ，６Ｂのうちいずれか１つのＬＥＤ素子と同じ色の光を出射するＬＥＤ素子で構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態１の自発光装置１００に比べて、構成が簡略化される。
また、自発光装置１０６によれば、例えばサブ画素５２がＬＥＤ素子６Ｒを有する場合、サブ画素５１のＬＥＤ素子６Ｒに不良が生じても、サブ画素５２のＬＥＤ素子６Ｒに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置１０６の歩留まり低下をある程度抑制することが可能となる。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置１０６の歩留まり低下を効率的に抑制することが可能となる。
＜Ａ−５−７．変形例７＞
図１０は、実施の形態１の変形例７の自発光装置１０７における４つの画素３を拡大した平面模式図である。自発光装置１０７は、サブ画素５２がＬＥＤ素子６ＲとＬＥＤ素子６Ｇで構成される点でのみ、実施の形態１の自発光装置１００と異なる。
自発光装置１０７では、サブ画素５２がＬＥＤ素子６Ｒ，６Ｇで構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態１の自発光装置１００に比べて、構成が簡略化される。また、自発光装置１０７によれば、サブ画素５１のＬＥＤ素子６Ｒ，６Ｇに不良が生じても、サブ画素５２における同色のＬＥＤ素子６Ｒ，６Ｇに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置１０６の歩留まり低下をある程度抑制することが可能となる。本変形例では、ＬＥＤ素子６Ｒ，６Ｇによりサブ画素５２が構成されたが、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂのうち任意の２つのＬＥＤ素子の組み合わせでサブ画素５２が構成されればよい。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置１０７の歩留まり低下を効率的に抑制することが可能となる。
上記の説明では、サブ画素５１，５２をＬＥＤ素子６Ｒ，６Ｇ，６Ｂで構成する場合、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂはサブ画素５１，５２の夫々において水平方向に配列された。しかし、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂはサブ画素５１，５２において垂直方向に配列されてもよい。また、サブ画素５１，５２におけるＬＥＤ素子の配列順は、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂの順に限らず、どのような順番でもよい。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図１１は、実施の形態２の自発光装置２００の構成を示す平面模式図である。実施の形態１の自発光装置１００では画素３の中央にサブ画素が配置されたが、自発光装置２００では画素３の右端または左端にサブ画素が配置される。本実施の形態では、サブ画素が右端に配置される画素３を画素３Ａ、サブ画素が左端に配置される画素３を画素３Ｂと区別する。自発光装置２００のアクティブエリアＡ１では、画素３Ａと画素３Ｂが水平方向および垂直方向に交互に配列される。
図１２は、自発光装置２００における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。画素３Ａ，３Ｂは、水平方向において、この順に左から右に配列された２つのサブ画素５１，５２を有している。画素３Ａにおいて、２つのサブ画素５１，５２は画素３Ａの右端に配置される。具体的には、サブ画素５１，５２のうち右側に位置するサブ画素５２の中でも最も右側のＬＥＤ素子６Ｂの右端面が、画素３Ａの右端面と一致するように配置される。また、画素３Ｂにおいて、２つのサブ画素５１，５２は画素３Ｂの左端に配置される。具体的には、サブ画素５１，５２のうち左側に位置するサブ画素５１の中でも最も左側のＬＥＤ素子６Ｒの左端面が、画素３Ｂの左端面と一致するように配置される。自発光装置２００において、サブ画素５１，５２の配置以外の構成は自発光装置１００と同様である。
このようなサブ画素５１，５２の配置により、画素３Ａにおけるサブ画素５１，５２は、画素３Ａの右隣の画素３Ｂのサブ画素５１，５２と隣接する。２つの画素３Ａ，３Ｂに跨って隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる１２個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。１２個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された１２個のＬＥＤ素子６を一体化して集積させ、１２個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ１は、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。但し、本実施の形態では図１２に示すようにサブ画素５１，５２が垂直方向に配列されないため、サブ画素５１の上端面と下端面との距離、すなわち垂直方向の寸法が、サブ画素群５０におけるサブ画素の垂直方向の配列ピッチＤ１と定義される。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
一つのサブ画素群５０において、画素３Ａに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動され、画素３Ｂに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動される。なお、サブ画素５２は、同じ画素５Ａ，５Ｂに属するサブ画素５１の冗長セルとして機能する。こうして、自発光装置２００は表示装置として機能する。例えば、２個のサブ画素５１と２個のサブ画素５２とで構成される一体化された集積体であるサブ画素群５０だけで２つの画素３が構成される。図１２に示す画素３Ａ，３Ｂの配置により、４×２の表示ディスプレイが構成される。
＜Ｂ−２．効果＞
実施の形態２の自発光装置２００において、各画素のサブ画素５１，５２は、各画素が隣接する別の１つの画素のサブ画素５１，５２と隣接し、各画素が隣接する別の１つの画素のサブ画素５１，５２と一体化された集積体として構成される。具体的には、画素３Ａのサブ画素５１，５２は、右隣の画素３Ｂのサブ画素５１，５２と隣接する。従って、画素３Ａのサブ画素５１，５２を構成するＬＥＤ素子６Ｒ，６Ｇ，６Ｂと、その右隣の画素３Ｂのサブ画素５１，５２を構成するＬＥＤ素子６Ｒ，６Ｇ，６Ｂとを、まとめて１つのサブ画素群５０としてバックプレーン２に実装することができる。その結果、自発光装置２００では、画素欠陥による歩留の低下を抑制するという実施の形態１の効果に加えて、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂの実装回数の減少による製造コストの低減という効果が得られる。
＜Ｂ−３．変形例＞
以下、ＬＥＤ素子６の配置による変形例を説明する。以下に示す各変形例は、いずれも実施の形態２の効果を奏する。
＜Ｂ−３−１．変形例１＞
図１３は、実施の形態２の変形例１の自発光装置２０１における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０１は、実施の形態１の変形例１を実施の形態２に適用したものである。自発光装置２０１は、サブ画素５１，５２が垂直方向に配列される点でのみ、実施の形態２の自発光装置２００と異なる。
具体的には、画素３Ａのサブ画素５１，５２において最も右側に配置されるＬＥＤ素子６Ｂの右端面が、画素３Ａの右端面に一致する。そして、画素３Ｂのサブ画素５１，５２において最も左側に配置されるＬＥＤ素子６Ｒの左端面が、画素３Ｂの左端面に一致する。
サブ画素５１，５２が垂直方向に配列する自発光装置２０１においても、実施の形態２と同様に２つの画素３Ａ，３Ｂのサブ画素５１，５２を構成するＬＥＤ素子６をまとめて１つのサブ画素群５０としてバックプレーン２に実装することができるため、ＬＥＤ素子６の実装回数を減らすことができる。
＜Ｂ−３−２．変形例２＞
図１４は、実施の形態２の変形例２の自発光装置２０２における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０２は、実施の形態１の変形例２を実施の形態２に適用したものである。自発光装置２０２は、各画素３Ａ，３Ｂに４つのサブ画素５１−５４が２行２列で配列される点でのみ、実施の形態２の自発光装置２００と異なる。
具体的には、画素３Ａのサブ画素５２，５４の右端面が画素３Ａの右端面と一致し、画素３Ｂのサブ画素５１，５３の左端面が画素３Ｂの左端面と一致する。これにより、画素３Ａのサブ画素５１−５４と、右隣の画素３Ｂのサブ画素５１−５４とが隣接する。これら隣接する８つのサブ画素５１−５４によってサブ画素群５０が構成される。
自発光装置２００，２０１では、サブ画素５２のみが冗長セルとして機能するため、サブ画素５１，５２の双方のＬＥＤ素子に不良が発生すると画素欠陥が発生してしまう。しかし、自発光装置２０２では各画素３Ａ，３Ｂにおいてサブ画素５２−５４が冗長セルとして機能する。従って、４つのサブ画素５１−５４のうち最大３つのサブ画素においてＬＥＤ素子に不良が発生しても、画素欠陥が発生しない。このように、自発光装置２０２によれば、歩留まりの低下をさらに抑制する効果が得られる。
＜Ｂ−３−３．変形例３＞
図１５は、実施の形態２の変形例３の自発光装置２０３における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０３は、画素３Ａのサブ画素５２と、画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設ける点でのみ、実施の形態２の自発光装置２００と異なる。言い換えれば、各画素３Ａ，３Ｂのサブ画素５１，５２は、各画素３Ａ，３Ｂが隣接する別の１つの画素３Ａ，３Ｂのサブ画素５１，５２と隙間を空けて隣接する。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる１２個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。１２個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された１２個のＬＥＤ素子６を一体化して集積させ、１２個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
実施の形態２の自発光装置２００では、隣接する画素３Ａ，３Ｂ間でサブ画素の距離が近いため、画素３Ａ，３Ｂ間での混色が懸念される。しかし、自発光装置２０３では、画素３Ａのサブ画素５２と、画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設けることにより、混色を抑制することができる。
＜Ｂ−３−４．変形例４＞
図１６は、実施の形態２の変形例４の自発光装置２０４における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０４は、画素３Ａのサブ画素５１，５２と、画素３Ａの右隣の画素３Ｂのサブ画素５１，５２との間に隙間を設ける点でのみ、実施の形態２の変形例１の自発光装置２０１と異なる。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる１２個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。１２個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された１２個のＬＥＤ素子６を一体化して集積させ、１２個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。自発光装置２０４では、画素３Ａのサブ画素５１，５２と画素３Ａの右隣の画素３Ｂのサブ画素５１，５２との間に隙間を設けることにより、実施の形態２の変形例３と同様、画素３Ａ，３Ｂ間の混色を抑制することができる。
＜Ｂ−３−５．変形例５＞
図１７は、実施の形態２の変形例５の自発光装置２０５における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０５は、画素３Ａのサブ画素５２，５４と、画素３Ａの右隣の画素３Ｂのサブ画素５１，５３との間に隙間を設ける点でのみ、実施の形態２の変形例２の自発光装置２０２と異なる。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する８つのサブ画素５１−５４は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１−５４は構造的に分断されていない。また、各サブ画素５１−５４における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる２４個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。２４個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された２４個のＬＥＤ素子６を一体化して集積させ、２４個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。自発光装置２０５では、画素３Ａのサブ画素５２，５４と画素３Ａの右隣の画素３Ｂのサブ画素５１，５３との間に隙間を設けることにより、実施の形態２の変形例３，４と同様、画素３Ａ，３Ｂ間の混色を抑制することができる。
＜Ｂ−３−６．変形例６＞
図１８は、実施の形態２の変形例６の自発光装置２０６における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０６は、実施の形態１の変形例３を実施の形態２に適用したものである。自発光装置２０６は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の自発光装置２００と異なる。
自発光装置２０６によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置２０６を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｂ−３−７．変形例７＞
図１９は、実施の形態２の変形例７の自発光装置２０７における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０７は、実施の形態１の変形例４を実施の形態２に適用したものである。自発光装置２０７は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の変形例１の自発光装置２０１と異なる。
自発光装置２０７によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置２０７を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｂ−３−８．変形例８＞
図２０は、実施の形態２の変形例８の自発光装置２０８における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０８は、実施の形態１の変形例５を実施の形態２に適用したものである。自発光装置２０８は、サブ画素５１−５４がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の変形例２の自発光装置２０２と異なる。
自発光装置２０８によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置２０８を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｂ−３−９．変形例９＞
図２１は、実施の形態２の変形例９の自発光装置２０９における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２０９は、画素３Ａのサブ画素５２と、画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設ける点でのみ、実施の形態２の変形例６の自発光装置２０６と異なる。また、自発光装置２０９は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の変形例３の自発光装置２０３と異なる。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。従って、サブ画素群５０に備えられる４個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。４個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された４個のＬＥＤ素子６Ｗを一体化して集積させ、４個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。自発光装置２０９では、画素３Ａのサブ画素５２と画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設けることにより、実施の形態２の変形例３−５と同様、画素３Ａ，３Ｂ間の混色を抑制することができる。
＜Ｂ−３−１０．変形例１０＞
図２２は、実施の形態２の変形例１０の自発光装置２１０における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１０は、画素３Ａのサブ画素５１，５２と画素３Ａの右隣の画素３Ｂのサブ画素５１，５２との間に隙間を設ける点でのみ、実施の形態２の変形例７の自発光装置２０７と異なる。また、自発光装置２１０は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の変形例４の自発光装置２０４と異なる。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。従って、サブ画素群５０に備えられる４個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。４個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された４個のＬＥＤ素子６Ｗを一体化して集積させ、４個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。自発光装置２１０では、画素３Ａのサブ画素５１，５２と画素３Ａの右隣の画素３Ｂのサブ画素５１，５２との間に隙間を設けることにより、実施の形態２の変形例３−５，９と同様、画素３Ａ，３Ｂ間の混色を抑制することができる。
＜Ｂ−３−１１．変形例１１＞
図２３は、実施の形態２の変形例１１の自発光装置２１１における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１１は、画素３Ａのサブ画素５２，５４と画素３Ａの右隣の画素３Ｂのサブ画素５１，５３との間に隙間を設ける点でのみ、実施の形態２の変形例８の自発光装置２０８と異なる。また、自発光装置２１１は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態２の変形例５の自発光装置２０５と異なる。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する８つのサブ画素５１−５４は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１−５４は構造的に分断されていない。従って、サブ画素群５０に備えられる８個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。８個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された８個のＬＥＤ素子６Ｗを一体化して集積させ、８個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。自発光装置２１１では、画素３Ａのサブ画素５２，５４と画素３Ａの右隣の画素３Ｂのサブ画素５１，５３との間に隙間を設けることにより、実施の形態２の変形例３−５，９，１０と同様、画素３Ａ，３Ｂ間の混色を抑制することができる。
＜Ｂ−３−１２．変形例１２＞
図２４は、実施の形態２の変形例１２の自発光装置２１２における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１２は、実施の形態１の変形例６を実施の形態２に適用したものである。自発光装置２１２は、サブ画素５２が１つのＬＥＤ素子６Ｒで構成される点でのみ、実施の形態２の自発光装置２００と異なる。
自発光装置２１２では、サブ画素５２が１つのＬＥＤ素子６Ｒで構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態２の自発光装置２００に比べて、構成が簡略化される。また、自発光装置２１２によれば、サブ画素５１のＬＥＤ素子６Ｒに不良が生じても、サブ画素５２のＬＥＤ素子６Ｒに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置２１２の歩留まり低下をある程度抑制することが可能となる。本変形例では、ＬＥＤ素子６Ｒによりサブ画素５２が構成されたが、ＬＥＤ素子６ＧまたはＬＥＤ素子６Ｂによってサブ画素５２が構成されてもよい。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置２１２の歩留まり低下を効率的に抑制することが可能となる。
＜Ｂ−３−１３．変形例１３＞
図２５は、実施の形態２の変形例１３の自発光装置２１３における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１３は、実施の形態１の変形例７を実施の形態２に適用したものである。自発光装置２１３は、サブ画素５２がＬＥＤ素子６ＲとＬＥＤ素子６Ｇで構成される点でのみ、実施の形態２の自発光装置２００と異なる。
自発光装置２１３では、サブ画素５２がＬＥＤ素子６Ｒ，６Ｇで構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態２の自発光装置２００に比べて、構成が簡略化される。また、自発光装置２１３によれば、サブ画素５１のＬＥＤ素子６Ｒ，６Ｇに不良が生じても、サブ画素５２における同色のＬＥＤ素子６Ｒ，６Ｇに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置２１３の歩留まり低下をある程度抑制することが可能となる。本変形例では、ＬＥＤ素子６Ｒ，６Ｇによりサブ画素５２が構成されたが、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂのうち任意の２つのＬＥＤ素子の組み合わせでサブ画素５２が構成されればよい。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置２１３の歩留まり低下を効率的に抑制することが可能となる。
＜Ｂ−３−１４．変形例１４＞
図２６は、実施の形態２の変形例１４の自発光装置２１４における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１４は、画素３Ａのサブ画素５２と画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設ける点でのみ、実施の形態２の変形例１２の自発光装置２１２と異なる。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる８個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。８個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された８個のＬＥＤ素子６を一体化して集積させ、８個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
実施の形態２の変形例１２の自発光装置２１２では、隣接する画素３Ａ，３Ｂ間でサブ画素の距離が近いため、画素３Ａ，３Ｂ間での混色が懸念される。しかし、自発光装置２１４では、画素３Ａのサブ画素５２と画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設けることにより、混色を抑制することができる。
＜Ｂ−３−１５．変形例１５＞
図２７は、実施の形態２の変形例１５の自発光装置２１５における４つの画素３Ａと４つの画素３Ｂを拡大した平面模式図である。自発光装置２１５は、画素３Ａのサブ画素５２と画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設ける点でのみ、実施の形態２の変形例１３の自発光装置２１３と異なる。２つの画素３Ａ，３Ｂに跨って隙間を空けて隣接する４つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂ、およびサブ画素５２における２個のＬＥＤ素子６Ｒ，６Ｇも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる１０個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。１０個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された１０個のＬＥＤ素子６を一体化して集積させ、１０個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
実施の形態２の変形例１３の自発光装置２１３では、隣接する画素３Ａ，３Ｂ間でサブ画素の距離が近いため、画素３Ａ，３Ｂ間での混色が懸念される。しかし、自発光装置２１５では、画素３Ａのサブ画素５２と画素３Ａの右隣の画素３Ｂのサブ画素５１との間に隙間を設けることにより、混色を抑制することができる。
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図２８は、実施の形態３の自発光装置３００の構成を示す平面模式図である。実施の形態１の自発光装置１００では画素３の中央にサブ画素が配置されたが、自発光装置３００では画素３の右下角、左下角、右上角、または左上角にサブ画素が配置される。本実施の形態では、サブ画素が右下角に配置される画素３を画素３Ａ、サブ画素が左下角に配置される画素３を画素３Ｂ、サブ画素が右上角に配置される画素３を画素３Ｃ、サブ画素が左上角に配置される画素３を画素３Ｄと区別する。自発光装置３００のアクティブエリアＡ１では、画素３Ａと画素３Ｂが水平方向に交互に配列され、画素３Ａと画素３Ｃが垂直方向に交互に配列され、画素３Ｂと画素３Ｄが垂直方向に交互に配列される。
図２９は、自発光装置３００における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄとを拡大した平面模式図である。画素３Ａ，３Ｂ，３Ｃ，３Ｄは、水平方向において、この順に左から右に配列された２つのサブ画素５１，５２を有している。画素３Ａにおいて、２つのサブ画素５１，５２は画素３Ａの右下角に配置される。具体的には、サブ画素５２の右端面が画素３Ａの右端面と一致し、サブ画素５１，５２の下端面が画素３Ａの下端面と一致するように配置される。また、画素３Ｂにおいて、２つのサブ画素５１，５２は画素３Ｂの左下角に配置される。具体的には、サブ画素５１の左端面が画素３Ｂの左端面と一致し、サブ画素５１，５２の下端面が画素３Ｂの下端面と一致するように配置される。また、画素３Ｃにおいて、２つのサブ画素５１，５２は画素３Ａの右上角に配置される。具体的には、サブ画素５２の右端面が画素３Ａの右端面と一致し、サブ画素５１，５２の上端面が画素３Ａの上端面と一致するように配置される。また、画素３Ｄにおいて、２つのサブ画素５１，５２は画素３Ｄの左上角に配置される。具体的には、サブ画素５１の左端面が画素３Ｄの左端面と一致し、サブ画素５１，５２の上端面が画素３Ｄの上端面と一致するように配置される。自発光装置３００において、サブ画素５１，５２の配置以外の構成は自発光装置１００と同様である。
このようなサブ画素５１，５２の配置により、画素３Ａ、画素３Ａの右隣の画素３Ｂ、画素３Ａの下隣の画素３Ｃ、および画素３Ｃの右隣の画素３Ｄ、の４つの画素３Ａ−３Ｄのサブ画素５１，５２が隣接する。４つの画素３Ａ−３Ｄに跨って隣接する８つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる２４個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。２４個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された２４個のＬＥＤ素子６を一体化して集積させ、２４個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ１は、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
一つのサブ画素群５０において、画素３Ａに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動され、画素３Ｂに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動され、画素３Ｃに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動され、画素３Ｄに属するサブ画素５１，５２は、駆動用ＩＣ４によって一つの表示画素として独立して駆動される。なお、サブ画素５２は、同じ画素５Ａ−５Ｄに属するサブ画素５１の冗長セルとして機能する。こうして、自発光装置２００は表示装置として機能する。例えば、４個のサブ画素５１と４個のサブ画素５２とで構成される一体化された集積体であるサブ画素群５０だけで４つの画素３が構成される。図２９に示す画素３Ａ−３Ｄの配置により、４×４の表示ディスプレイが構成される。
＜Ｃ−２．効果＞
実施の形態３の自発光装置３００において、各画素のサブ画素５１，５２は、各画素が隣接する別の３つの画素のサブ画素と隣接し、各画素が隣接する別の３つの画素のサブ画素５１，５２と一体化された集積体として構成される。例えば、画素３Ａのサブ画素５１，５２は、画素３Ａが隣接する別の３つの画素３Ｂ−３Ｄのサブ画素５１，５２と隣接する。
以上の構成によれば、隣接する４つの画素３Ａ−３Ｄのサブ画素５１，５２を構成するＬＥＤ素子６Ｒ，６Ｇ，６Ｂを、まとめて１つのサブ画素群５０としてバックプレーン２に実装することができるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂの実装回数を減らすことができる。よって、自発光装置３００によれば、画素欠陥による歩留の低下を抑制するという実施の形態１の効果に加えて、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂの実装回数の減少による製造コストの低減効果が得られる。
実施の形態２の自発光装置２００では、２画素分のＬＥＤ素子６をまとめて実装することができるが、自発光装置３００では、４画素分のＬＥＤ素子６をまとめて実装することができる。従って、自発光装置３００によれば、自発光装置２００よりもさらに、実装回数の減少による製造コストの低減が可能となる。
＜Ｃ−３．変形例＞
以下、ＬＥＤ素子６の配置による変形例について示す。以下に示す各変形例は、いずれも実施の形態３の効果を奏する。
＜Ｃ−３−１．変形例１＞
図３０は、実施の形態３の変形例１の自発光装置３０１における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０１は、実施の形態１の変形例１を実施の形態３に適用したものである。自発光装置３０１は、サブ画素５１，５２が垂直方向に配列される点でのみ、実施の形態３の自発光装置３００と異なる。
具体的には、画素３Ａにおいてサブ画素５１，５２の右端面および下端面が、画素３Ａの右端面および下端面に一致する。また、画素３Ｂにおいてサブ画素５１，５２の左端面および下端面が、画素３Ｂの左端面および下端面に一致する。また、画素３Ｃにおいてサブ画素５１，５２の右端面および上端面が、画素３Ｃの右端面および上端面に一致する。また、画素３Ｄにおいてサブ画素５１，５２の左端面および上端面が、画素３Ｄの左端面および上端面に一致する。
サブ画素５１，５２が垂直方向に配列する自発光装置３０１においても、実施の形態３と同様に４つの画素３Ａ−３Ｄのサブ画素５１，５２を構成するＬＥＤ素子６をまとめて１つのサブ画素群５０としてバックプレーン２に実装することができるため、ＬＥＤ素子６の実装回数を減らすことができる。
＜Ｃ−３−２．変形例２＞
図３１は、実施の形態３の変形例２の自発光装置３０２における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０２は、実施の形態１の変形例２を実施の形態３に適用したものである。自発光装置３０２は、各画素３Ａ−３Ｄに４つのサブ画素５１−５４が２行２列で配列される点でのみ、実施の形態３の自発光装置２００と異なる。
具体的には、画素３Ａにおいて、サブ画素５２，５４の右端面が画素３Ａの右端面に一致し、サブ画素５３，５４の下端面が画素３Ａの下端面に一致する。また、画素３Ｂにおいて、サブ画素５１，５３の左端面が画素３Ｂの左端面に一致し、サブ画素５３，５４の下端面が画素３Ｂの下端面に一致する。また、画素３Ｃにおいて、サブ画素５２，５４の右端面が画素３Ｃの右端面に一致し、サブ画素５１，５２の上端面が画素３Ｃの上端面に一致する。また、画素３Ｄにおいて、サブ画素５１，５３の左端面が画素３Ｄの左端面に一致し、サブ画素５１，５２の上端面が画素３Ｄの上端面に一致する。これにより、画素３Ａ−３Ｄのサブ画素５１−５４が隣接する。これら隣接する１６個のサブ画素５１−５４によってサブ画素群５０が構成される。
自発光装置３００，３０１では、サブ画素５２のみが冗長セルとして機能するため、サブ画素５１，５２の双方のＬＥＤ素子に不良が発生すると画素欠陥が発生してしまう。しかし、自発光装置３０２では各画素３Ａ−３Ｄにおいてサブ画素５２−５４が冗長セルとして機能する。従って、４つのサブ画素５１−５４のうち最大３つのサブ画素においてＬＥＤ素子に不良が発生しても、画素欠陥が発生しない。このように、自発光装置３０２によれば、歩留まりの低下をさらに抑制する効果が得られる。
＜Ｃ−３−３．変形例３＞
図３２は、実施の形態３の変形例３の自発光装置３０３における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０３は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の自発光装置３００と異なる。言い換えれば、自発光装置３０３において各画素３Ａのサブ画素５１，５２は、各画素が隣接する別の３つの画素３Ｂ−３Ｄのサブ画素５１，５２と隙間を空けて隣接する。具体的には、画素３Ａのサブ画素５２の右端面と、右隣の画素３Ｂのサブ画素５１の左端面との間には隙間がある。また、画素３Ａのサブ画素５１，５２の下端面と、下隣の画素３Ｃのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｂのサブ画素５１，５２の下端面と、下隣の画素３Ｄのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｃのサブ画素５２の右端面と、右隣の画素３Ｄのサブ画素５１の左端面との間には隙間がある。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる２４個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。２４個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された２４個のＬＥＤ素子６を一体化して集積させ、２４個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
実施の形態３の自発光装置３００では、隣接する画素３Ａ−３Ｄ間でサブ画素の距離が近いため、画素３Ａ−３Ｄ間での混色が懸念される。しかし、自発光装置２０３では、上記のとおり画素３Ａ−３Ｄのサブ画素間に隙間を設けることにより、混色を抑制することができる。
＜Ｃ−３−４．変形例４＞
図３３は、実施の形態３の変形例４の自発光装置３０４における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０４は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例１の自発光装置３０１と異なる。具体的には、画素３Ａのサブ画素５１，５２の右端面と、右隣の画素３Ｂのサブ画素５１，５２の左端面との間には隙間がある。また、画素３Ａのサブ画素５２の下端面と、下隣の画素３Ｃのサブ画素５１の上端面との間には隙間がある。また、画素３Ｂのサブ画素５２の下端面と、下隣の画素３Ｄのサブ画素５１の上端面との間には隙間がある。また、画素３Ｃのサブ画素５１，５２の右端面と、右隣の画素３Ｄのサブ画素５１，５２の左端面との間には隙間がある。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１，５２における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる２４個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。２４個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された２４個のＬＥＤ素子６を一体化して集積させ、２４個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
自発光装置３０４では、上記の通りサブ画素群５０において異なる画素のサブ画素間に隙間を設けることによって、画素３Ａ−３Ｄ間での混色を抑制することができる。
＜Ｃ−３−５．変形例５＞
図３４は、実施の形態３の変形例５の自発光装置３０５における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０５は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例２の自発光装置３０２と異なる。具体的には、画素３Ａのサブ画素５２，５４の右端面と、右隣の画素３Ｂのサブ画素５１，５３の左端面との間には隙間がある。また、画素３Ａのサブ画素５３，５４の下端面と、下隣の画素３Ｃのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｂのサブ画素５３，５４の下端面と、下隣の画素３Ｄのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｃのサブ画素５２，５４の右端面と、右隣の画素３Ｄのサブ画素５１，５３の左端面との間には隙間がある。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する１６個のサブ画素５１−５４は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１−５４は構造的に分断されていない。また、サブ画素５１−５４における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる４８個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。４８個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された４８個のＬＥＤ素子６を一体化して集積させ、４８個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
自発光装置３０５では、上記の通りサブ画素群５０において異なる画素のサブ画素間に隙間を設けることによって、画素３Ａ−３Ｄ間での混色を抑制することができる。
＜Ｃ−３−６．変形例６＞
図３５は、実施の形態３の変形例６の自発光装置３０６における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０６は、実施の形態１の変形例３を実施の形態３に適用したものである。自発光装置３０６は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の自発光装置３００と異なる。
自発光装置３０６によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３０６を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−７．変形例７＞
図３６は、実施の形態３の変形例７の自発光装置３０７における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０７は、実施の形態１の変形例４を実施の形態３に適用したものである。自発光装置３０７は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の変形例１の自発光装置３０１と異なる。
自発光装置３０７によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３０７を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−８．変形例８＞
図３７は、実施の形態３の変形例８の自発光装置３０８における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０８は、実施の形態１の変形例５を実施の形態３に適用したものである。自発光装置３０８は、サブ画素５１−５４がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の変形例２の自発光装置３０２と異なる。
自発光装置３０８によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３０８を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−９．変形例９＞
図３８は、実施の形態３の変形例９の自発光装置３０９における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３０９は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例６の自発光装置３０６と異なる。また、自発光装置３０９は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の変形例３の自発光装置３０３と異なる。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８個のサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。従って、サブ画素群５０に備えられる８個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。８個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された８個のＬＥＤ素子６Ｗを一体化して集積させ、８個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。
自発光装置３０９によれば、サブ画素群５０において異なる画素のサブ画素間に隙間を設けることにより、画素３Ａ−３Ｄ間での混色を抑制することができる。また、自発光装置３０９によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３０９を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−１０．変形例１０＞
図３９は、実施の形態３の変形例１０の自発光装置３１０における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１０は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例７の自発光装置３０７と異なる。また、自発光装置３１０は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の変形例４の自発光装置３０４と異なる。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８個のサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。従って、サブ画素群５０に備えられる８個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。８個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された８個のＬＥＤ素子６Ｗを一体化して集積させ、８個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。
自発光装置３１０によれば、サブ画素群５０において異なる画素のサブ画素間に隙間を設けることにより、画素３Ａ−３Ｄ間での混色を抑制することができる。また、自発光装置３１０によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３１０を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−１１．変形例１１＞
図４０は、実施の形態３の変形例１１の自発光装置３１１における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１１は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例８の自発光装置３０８と異なる。また、自発光装置３１１は、サブ画素５１，５２がそれぞれ、白色光を出射する１つのＬＥＤ素子６Ｗで構成される点でのみ、実施の形態３の変形例５の自発光装置３０５と異なる。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する１６個のサブ画素５１−５４は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１−５４は構造的に分断されていない。従って、サブ画素群５０に備えられる１６個のＬＥＤ素子６Ｗは、構造的に分断されておらず、一体化されている。１６個のＬＥＤ素子６Ｗは、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された１６個のＬＥＤ素子６Ｗを一体化して集積させ、１６個のＬＥＤ素子６Ｗを一つの単位として個片化して１チップにしたものである。
自発光装置３１１によれば、サブ画素群５０において異なる画素のサブ画素間に隙間を設けることにより、画素３Ａ−３Ｄ間での混色を抑制することができる。また、自発光装置３１１によれば、フルカラー表示を必要としない場合に、画素３ごとに光量を調整できる。例えば、自発光装置３１１を液晶表示装置のバックライトとして用い、液晶表示装置の表示画像に応じて光量を画素３ごとに調整することで、液晶表示装置のコントラスト比を向上させることができる。
＜Ｃ−３−１２．変形例１２＞
図４１は、実施の形態３の変形例１２の自発光装置３１２における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１２は、実施の形態１の変形例６を実施の形態３に適用したものである。自発光装置３１２は、サブ画素５２がＬＥＤ素子６Ｒで構成される点でのみ、実施の形態３の自発光装置３００と異なる。
自発光装置３１２では、サブ画素５２が１つのＬＥＤ素子６Ｒで構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態３の自発光装置３００に比べて、構成が簡略化される。また、自発光装置３１２によれば、サブ画素５１のＬＥＤ素子６Ｒに不良が生じても、サブ画素５２のＬＥＤ素子６Ｒに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置３１２では、ＬＥＤ素子の不良による歩留まり低下がある程度抑制される。本変形例では、ＬＥＤ素子６Ｒによりサブ画素５２が構成されたが、ＬＥＤ素子６ＧまたはＬＥＤ素子６Ｂによってサブ画素５２が構成されてもよい。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置３１２の歩留まり低下を効率的に抑制することが可能となる。
＜Ｃ−３−１３．変形例１３＞
図４２は、実施の形態３の変形例１３の自発光装置３１３における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１３は、実施の形態１の変形例７を実施の形態３に適用したものである。自発光装置３１３は、サブ画素５２がＬＥＤ素子６ＲとＬＥＤ素子６Ｇで構成される点でのみ、実施の形態２の自発光装置２００と異なる。
自発光装置３１３では、サブ画素５２がＬＥＤ素子６Ｒ，６Ｇで構成されるため、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂでサブ画素５２が構成される実施の形態３の自発光装置３００に比べて、構成が簡略化される。また、自発光装置３１３によれば、サブ画素５１のＬＥＤ素子６Ｒ，６Ｇに不良が生じても、サブ画素５２における同色のＬＥＤ素子６Ｒ，６Ｇに欠陥が生じなければ、画素欠陥は発生しない。従って、自発光装置３１３の歩留まり低下をある程度抑制することが可能となる。本変形例では、ＬＥＤ素子６Ｒ，６Ｇによりサブ画素５２が構成されたが、ＬＥＤ素子６Ｒ，６Ｇ，６Ｂのうち任意の２つのＬＥＤ素子の組み合わせでサブ画素５２が構成されればよい。例えば、不良の生じやすい特定の色のＬＥＤ素子をサブ画素５２に採用することで、自発光装置３１３の歩留まり低下を効率的に抑制することが可能となる。
＜Ｃ−３−１４．変形例１４＞
図４３は、実施の形態３の変形例１４の自発光装置３１４における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１４は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例１２の自発光装置３１２と異なる。具体的には、画素３Ａのサブ画素５２の右端面と、右隣の画素３Ｂのサブ画素５１の左端面との間には隙間がある。また、画素３Ａのサブ画素５１，５２の下端面と、下隣の画素３Ｃのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｂのサブ画素５１，５２の下端面と、下隣の画素３Ｄのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｃのサブ画素５２の右端面と、右隣の画素３Ｄのサブ画素５１の左端面との間には隙間がある。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂも、構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる８個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。８個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された８個のＬＥＤ素子６を一体化して集積させ、８個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
従って、自発光装置３１４によれば、自発光装置３１２の効果に加えて以下の効果を奏する。実施の形態３の変形例１２の自発光装置３１２では、隣接する画素３Ａ−３Ｄ間でサブ画素の距離が近いため、画素３Ａ−３Ｄ間での混色が懸念される。しかし、自発光装置３１４では、上記のとおり、サブ画素群５０において異なる画素のサブ画素間に隙間を設けることにより、混色を抑制することができる。
＜Ｃ−３−１５．変形例１５＞
図４４は、実施の形態３の変形例１５の自発光装置３１５における４つの画素３Ａと４つの画素３Ｂと４つの画素３Ｃと４つの画素３Ｄを拡大した平面模式図である。自発光装置３１５は、サブ画素群５０において異なる画素のサブ画素間に隙間を設ける点でのみ、実施の形態３の変形例１３の自発光装置３１３と異なる。具体的には、画素３Ａのサブ画素５２の右端面と、右隣の画素３Ｂのサブ画素５１の左端面との間には隙間がある。また、画素３Ａのサブ画素５１，５２の下端面と、下隣の画素３Ｃのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｂのサブ画素５１，５２の下端面と、下隣の画素３Ｄのサブ画素５１，５２の上端面との間には隙間がある。また、画素３Ｃのサブ画素５２の右端面と、右隣の画素３Ｄのサブ画素５１の左端面との間には隙間がある。
１つのサブ画素群５０における複数のサブ画素５１，５２の水平方向の配列ピッチＤ１ａおよび垂直方向の配列ピッチＤ１ｂは、隣接するサブ画素群５０を跨ぐサブ画素５１，５２の水平方向および垂直方向の配列ピッチＤ２，Ｄ３より小さい。同様に、１つのサブ画素群５０におけるＬＥＤ素子６の水平方向配列ピッチｄ１は、隣接するサブ画素群５０を跨ぐＬＥＤ素子６の水平方向の配列ピッチｄ２より小さい。これにより、サブ画素５２がサブ画素５１に対する冗長セルとして機能する。
４つの画素３Ａ−３Ｄに跨って隙間を空けて隣接する８つのサブ画素５１，５２は、一体化された集積体としてサブ画素群５０を構成する。つまり、サブ画素群５０におけるサブ画素５１，５２は構造的に分断されていない。また、サブ画素５１における３個のＬＥＤ素子６Ｒ，６Ｇ，６Ｂ、およびサブ画素５２における２個のＬＥ0Ｄ素子６Ｒ，６Ｇも構造的に分断されておらず、一体化されている。従って、サブ画素群５０に備えられる２０個のＬＥＤ素子６は、構造的に分断されておらず、一体化されている。２０個のＬＥＤ素子６は、半導体プロセスを用いて、１チップに一体化して集積されている。各サブ画素群５０は、サファイア基板等の基板上に形成された２０個のＬＥＤ素子６を一体化して集積させ、２０個のＬＥＤ素子６を一つの単位として個片化して１チップにしたものである。
従って、自発光装置３１５によれば、自発光装置３１３の効果に加えて以下の効果を奏する。実施の形態３の変形例１３の自発光装置３１３では、隣接する画素３Ａ−３Ｄ間でサブ画素の距離が近いため、画素３Ａ−３Ｄ間での混色が懸念される。しかし、自発光装置３１５では、上記のとおり、サブ画素群５０において異なる画素のサブ画素間に隙間を設けることにより、混色を抑制することができる。
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図４５は、実施の形態４の液晶表示装置４００の要部構成を示す分解斜視図である。液晶表示装置４００は、液晶パネル７、バックライトユニット８、光学シート（図示せず）、および筺体９を備えて構成される。液晶パネル７は、ＴＦＴアレイ基板、対向基板であるカラーフィルタ基板、液晶層、および偏光板を備えて構成される。液晶層は、ＴＦＴアレイ基板とカラーフィルタ基板の間に挟持されている。また、偏光板は、ＴＦＴアレイ基板とカラーフィルタ基板の外側に配置される。液晶パネル７のカラーフィルタ基板側の面が表示面となる。
バックライトユニット８には、実施の形態１，２，３の自発光装置１００，２００，３００のいずれかが用いられる。バックライトユニット８は、液晶パネル７のＴＦＴアレイ基板側の面に対向して配置され、光源となる。
筺体９は、液晶パネル７およびバックライトユニット８を、光学シートなどの光学部材と共に収納する。
＜Ｄ−２．バックライトの動作方法＞
バックライトユニット８は、自発光装置１００−３００における画素３によりアクティブエリアＡ１が分割されることから、ローカルディミング制御が可能となる。分割数が液晶表示装置における液晶パネルの解像度に近づけば近づくほど、液晶パネルに表示される画像および映像に適した光を発することが可能となる。また、液晶パネルに表示される映像および画像にしたがって、自発光素子の輝度が調整される。
単色の自発光素子、例えば白色ＬＥＤ素子６Ｗが自発光装置１００−３００へ配置される場合、白色ＬＥＤ素子６Ｗの発光輝度は、液晶パネルに表示される映像および画像に対応するよう、駆動ＩＣから送信される信号の制御によって調整される。液晶パネルに表示される映像及び画像が明るい領域では、自発光素子が高輝度、または点灯するように調整され、暗い領域では自発光素子が低輝度、または消灯するように調整される。
出力光の色が異なる２個以上の自発光素子、例えば赤色ＬＥＤ素子６Ｒ、青色ＬＥＤ素子６Ｂおよび緑色ＬＥＤ素子６Ｇが自発光装置１００−３００のサブ画素として配置される場合、これらＬＥＤ素子６の発光輝度は、液晶パネルに表示される映像および画像の輝度だけでなく、液晶パネルに表示される映像および画像の色にも基づいて、調整される。あるいは、赤色ＬＥＤ素子６Ｒ、青色ＬＥＤ素子６Ｂおよび緑色ＬＥＤ素子６Ｇの発光輝度は、白色ＬＥＤ素子６Ｗと同様、液晶パネルに表示される映像および画像の輝度のみにしたがって調整されてもよい。また、出力光の色が異なる２個以上の自発光素子がサブ画素として配置されていたとしても、ある特定の単色光を出力する自発光素子のみを常に点灯し、バックライトユニット８が単色を表示するように調整されてもよい。
＜Ｄ−３．効果＞
実施の形態４の液晶表示装置４００は、表示面を有する液晶パネル７と、液晶パネル７の表示面と反対側の面に設けられるバックライトユニット８と、を備える。バックライトユニット８には、実施の形態１−３で説明した自発光装置のいずれか（変形例も含む）が用いられる。従って、液晶表示装置４００によれば、バックライトユニット８において、ＬＥＤ素子の不良に起因する歩留まりの低下が抑制される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記の説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。また、各実施の形態の自発光装置１００−３００において自発光素子はＬＥＤ素子であるが、ＬＥＤ素子以外の自発光素子が用いられてもよい。
２ バックプレーン、３，３Ａ，３Ｂ，３Ｃ，３Ｄ 画素、４ 駆動用ＩＣ、５，５１，５２，５３，５４ サブ画素、６Ｒ，６Ｇ，６Ｂ，６Ｗ ＬＥＤ素子、７ 液晶パネル、８ バックライトユニット、９ 筺体、５０ サブ画素群、１００，１０１，１０２，１０３，１０４，１０５，１０６，１０７，２００，２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８，２０９，２１０，２１１，２１２，２１３，２１４，２１５，３００，３０１，３０２，３０３，３０４，３０５，３０６，３０７，３０８，３０９，３１０，３１１，３１２，３１３，３１４，３１５ 自発光装置、４００ 液晶表示装置。

Claims (18)

  1. バックプレーンと、
    前記バックプレーン上に配列される複数の対象領域と、を備え、
    各前記対象領域は、少なくとも１つの自発光素子からなるセルを有し、
    前記セルは、１つの基本セルと少なくとも１つの冗長セルとを含み、
    前記基本セルは、出射光の色が異なる少なくとも２つ以上の前記自発光素子を有し、
    前記冗長セルは、前記基本セルが有する前記自発光素子のうち少なくとも１つの前記自発光素子と同じ色の光を出射する前記自発光素子を有し、
    各前記対象領域または隣接する複数の前記対象領域に含まれる前記基本セルおよび前記冗長セルは、複数の前記自発光素子が半導体プロセスによって１つの半導体基板上に構造的に分断されることなく一体化して集積された集積体として構成され、
    各前記集積体は、他の前記集積体とは構造的に分断されて配置され、
    前記集積体内の前記セルの配列ピッチは、前記集積体の前記セルと、隣接する複数の集積体の前記セルとの間の配列ピッチより小さい、
    自発光装置。
  2. 前記基本セルは赤色自発光素子、緑色自発光素子および青色自発光素子を有し、
    前記冗長セルは、赤色自発光素子、緑色自発光素子および青色自発光素子のうち１つまたは２つの自発光素子を有する、
    請求項１に記載の自発光装置。
  3. 各前記対象領域における各前記自発光素子の出力光の輝度は、隣接する前記対象領域間の輝度差に基づき個別に定められる、
    請求項１または請求項２に記載の自発光装置。
  4. バックプレーンと、
    前記バックプレーン上に配列される複数の対象領域と、を備え、
    各前記対象領域は、少なくとも１つの自発光素子からなるセルを有し、
    前記セルは、１つの基本セルと少なくとも１つの冗長セルとを含み、
    前記基本セルは、少なくとも１つの前記自発光素子を有し、
    前記冗長セルは、前記基本セルが有する前記自発光素子のうち少なくとも１つの前記自発光素子と同じ色の光を出射する前記自発光素子を有し、
    各前記対象領域または隣接する複数の前記対象領域に含まれる前記基本セルおよび前記冗長セルは、複数の前記自発光素子が半導体プロセスによって１つの半導体基板上に構造的に分断されることなく一体化して集積された集積体として構成され、
    各前記集積体は、他の前記集積体とは構造的に分断されて配置され、
    前記集積体内の前記セルの配列ピッチは、前記集積体の前記セルと、隣接する複数の集積体の前記セルとの間の配列ピッチより小さく、
    各前記対象領域における各前記自発光素子の出力光の輝度は、隣接する前記対象領域間の輝度差に基づき個別に定められる、
    自発光装置。
  5. 各前記自発光素子はスイッチング素子と１対１で接続される、
    請求項１から４のいずれか１項に記載の自発光装置。
  6. 前記自発光素子は白色自発光素子である、
    請求項４に記載の自発光装置。
  7. 各前記対象領域は表示画素である、
    請求項１から請求項３のいずれか１項に記載の自発光装置。
  8. 各前記対象領域はアクティブエリアを分割する発光区画である、
    請求項１から請求項６のいずれか１項に記載の自発光装置。
  9. 複数の前記対象領域は水平方向および垂直方向に配列され、
    複数の前記セルは各前記対象領域において水平方向に配列される、
    請求項１から請求項８のいずれか１項に記載の自発光装置。
  10. 複数の前記対象領域は水平方向および垂直方向に配列され、
    複数の前記セルは各前記対象領域において垂直方向に配列される、
    請求項１から請求項８のいずれか１項に記載の自発光装置。
  11. 各前記対象領域は、１つの前記基本セルと３つの前記冗長セルとを含む４つの前記セルを有し、
    ４つの前記セルは各前記対象領域において２行２列で配列される、
    請求項１から請求項８のいずれか１項に記載の自発光装置。
  12. 各前記対象領域の前記セルは、各前記対象領域が隣接する別の１つの前記対象領域の前記セルと隣接し、各前記対象領域が隣接する別の１つの前記対象領域の前記セルと一体化された前記集積体として構成される、
    請求項１から請求項１１のいずれか１項に記載の自発光装置。
  13. 各前記対象領域の前記セルは、各前記対象領域が隣接する別の１つの前記対象領域の前記セルと隙間を空けて隣接する、
    請求項１２に記載の自発光装置。
  14. 各前記対象領域の前記セルは、各前記対象領域が隣接する別の３つの前記対象領域の前記セルと隣接し、各前記対象領域が隣接する別の３つの前記対象領域の前記セルと一体化された前記集積体として構成される、
    請求項１から請求項１１のいずれか１項に記載の自発光装置。
  15. 各前記対象領域の前記セルは、各前記対象領域が隣接する別の３つの前記対象領域の前記セルと隙間を空けて隣接する、
    請求項１４に記載の自発光装置。
  16. 各前記対象領域において少なくとも１つの前記自発光素子が発光する、
    請求項１から請求項１５のいずれか１項に記載の自発光装置。
  17. 表示面を有する液晶パネルと、
    前記液晶パネルの前記表示面と反対側の面に設けられるバックライトユニットと、を備え、
    前記バックライトユニットは、請求項１から請求項１６のいずれか１項に記載の自発光装置である、
    液晶表示装置。
  18. 一体化された複数の自発光素子を備える集積体を製造し、
    バックプレーンの上に前記集積体を配置することにより請求項１から請求項１６のいずれか１項に記載の自発光装置を製造する、
    自発光装置の製造方法。
JP2020567629A 2020-06-23 2020-06-23 自発光装置、液晶表示装置、および自発光装置の製造方法 Active JP6914457B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/024575 WO2021260787A1 (ja) 2020-06-23 2020-06-23 自発光装置、液晶表示装置、および自発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP6914457B1 true JP6914457B1 (ja) 2021-08-04
JPWO2021260787A1 JPWO2021260787A1 (ja) 2021-12-30

Family

ID=77057496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020567629A Active JP6914457B1 (ja) 2020-06-23 2020-06-23 自発光装置、液晶表示装置、および自発光装置の製造方法

Country Status (3)

Country Link
US (1) US20230246005A1 (ja)
JP (1) JP6914457B1 (ja)
WO (1) WO2021260787A1 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
JP2002082635A (ja) * 2000-09-07 2002-03-22 Sharp Corp カラーｌｅｄディスプレイ装置
JP2010139945A (ja) * 2008-12-15 2010-06-24 Sony Corp 表示装置、有機エレクトロルミネッセンス表示パネル、補正値設定方法
JP2011505017A (ja) * 2007-02-13 2011-02-17 三星電子株式会社 指向性表示装置用のサブピクセルレイアウト及びサブピクセルレンダリング方法及びシステム
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array
JP2016081906A (ja) * 2014-10-20 2016-05-16 キヤノン株式会社 光源装置及び画像表示装置
US20170025075A1 (en) * 2015-07-23 2017-01-26 X-Celeprint Limited Parallel redundant chiplet system
JP2017524985A (ja) * 2014-07-31 2017-08-31 オキュラス ブイアール，エルエルシー ピクセル数の多い表示装置用の有色無機ｌｅｄディスプレイ
US20170256522A1 (en) * 2016-03-03 2017-09-07 X-Celeprint Limited Micro-printed display
JP2018101785A (ja) * 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
JP2019512878A (ja) * 2016-04-01 2019-05-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光モジュールおよび発光モジュールを備えた表示装置
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
US20200091382A1 (en) * 2017-03-21 2020-03-19 Osram Opto Semiconductors Gmbh Display Device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
JP2002082635A (ja) * 2000-09-07 2002-03-22 Sharp Corp カラーｌｅｄディスプレイ装置
JP2011505017A (ja) * 2007-02-13 2011-02-17 三星電子株式会社 指向性表示装置用のサブピクセルレイアウト及びサブピクセルレンダリング方法及びシステム
JP2010139945A (ja) * 2008-12-15 2010-06-24 Sony Corp 表示装置、有機エレクトロルミネッセンス表示パネル、補正値設定方法
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array
JP2017524985A (ja) * 2014-07-31 2017-08-31 オキュラス ブイアール，エルエルシー ピクセル数の多い表示装置用の有色無機ｌｅｄディスプレイ
JP2016081906A (ja) * 2014-10-20 2016-05-16 キヤノン株式会社 光源装置及び画像表示装置
US20170025075A1 (en) * 2015-07-23 2017-01-26 X-Celeprint Limited Parallel redundant chiplet system
US20170256522A1 (en) * 2016-03-03 2017-09-07 X-Celeprint Limited Micro-printed display
JP2019512878A (ja) * 2016-04-01 2019-05-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光モジュールおよび発光モジュールを備えた表示装置
JP2018101785A (ja) * 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
US20200091382A1 (en) * 2017-03-21 2020-03-19 Osram Opto Semiconductors Gmbh Display Device
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法

Also Published As

Publication number Publication date
JPWO2021260787A1 (ja) 2021-12-30
US20230246005A1 (en) 2023-08-03
WO2021260787A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
TWI580031B (zh) 顏色轉換層、有機電致發光顯示面板及液晶顯示面板
KR100460210B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100642491B1 (ko) 유기전계발광 소자
CN104517998B (zh) 显示装置
KR100444030B1 (ko) 유기전계 발광소자
US7830341B2 (en) Organic electroluminescence display device
US20150009104A1 (en) Organic light-emitting diode (oled) display
KR20130026628A (ko) 유기 발광 표시 장치
KR20030069707A (ko) 유기전계발광 소자 및 그의 제조방법
KR20060057446A (ko) 유기 전계 발광 표시 소자 및 그 제조방법
CN103943059A (zh) 一种有机电致发光显示器及驱动方法
KR20030086168A (ko) 유기전계 발광소자와 그 제조방법
US20220278260A1 (en) Display apparatus using semiconductor light emitting device
KR20100068074A (ko) 유기 발광 표시 장치
KR100581099B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101001423B1 (ko) 유기전계발광 소자 및 그 제조방법
CN105785643A (zh) 一种液晶显示面板、oled显示面板和显示装置
JP6914457B1 (ja) 自発光装置、液晶表示装置、および自発光装置の製造方法
JP6768992B1 (ja) 表示装置用自発光体、自発光表示装置、バックライト、液晶表示装置、及び表示装置用自発光体の製造方法
KR20050052309A (ko) 유기 전계 발광 표시 장치
US20220384757A1 (en) Light emitting device, display substrate and display device
KR20110023028A (ko) 유기전계발광소자
KR100732429B1 (ko) 유기 발광 소자
JP7412631B2 (ja) 自発光装置
CN114814413B (zh) 显示面板及显示面板的老化测试方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201203

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201203

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210713

R150 Certificate of patent or registration of utility model

Ref document number: 6914457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150