JP7102027B1 - 常磁性発光素子を有するチップ構造及びその製造方法 - Google Patents
常磁性発光素子を有するチップ構造及びその製造方法 Download PDFInfo
- Publication number
- JP7102027B1 JP7102027B1 JP2021042331A JP2021042331A JP7102027B1 JP 7102027 B1 JP7102027 B1 JP 7102027B1 JP 2021042331 A JP2021042331 A JP 2021042331A JP 2021042331 A JP2021042331 A JP 2021042331A JP 7102027 B1 JP7102027 B1 JP 7102027B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- paramagnetic
- emitting element
- magnetic metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005298 paramagnetic effect Effects 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000005291 magnetic effect Effects 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 24
- 230000035699 permeability Effects 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 13
- 230000007613 environmental effect Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000696 magnetic material Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 123
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 6
- 230000005389 magnetism Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000005408 paramagnetism Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910001021 Ferroalloy Inorganic materials 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
その主な理由として、「大量移載(Mass Transfer)」のマイクロ組立には、下記のような課題が存在している。
今までは、ロボットアームでマイクロLEDチップを一つずつ挟んで基板に移動し繰り返す方法が使われている。そのような従来方法では、コストが高いだけでなく、非常に時間がかかるため、マイクロLEDの大量移載の課題の1つである。製造上から見ると、労力、時間及びコスト等が高いという問題がある。
フリップチップパッケージは、チップとバンプ(bump)を接続し、チップを反転し、バンプと基板(substrate)を直接に連結する。その他のボールグリッドアレイパッケージ(Ball grid array、BGA)と比べると、フリップチップは、基板との接続が便利であるため、マイクロプロセッサーパッケージ等の主流パッケージ技術分野に広く使用されている。
フリップチップ技術の市場需要に応じ、パッケージ業者は、普通、8インチ及び12インチのウエハのプローブテスト、バンプ成長、組立、最終テストまでのサービスを提供しなければならない。
また、発光素子が有する常磁性、即ち上層と下層の間に存在する磁気差によって、チップ構造より成る完成した各ダイの方向が合ってない場合でも自動的に反転するため、ダイの分布位置の位置合わせを高精度に行うことができ、ダイの自動反転及び位置合わせ等の効果を奏し、マイクロLED大量移載工程において、従来のフリップチップ接合工程において行う位置合わせ等を省略でき、その操作に要する時間、労力、コスト等の問題を大幅に減少できる。
その後、工程S104において、図2Bに示すように、第1エッチングプロセスM1を行うことで、エピタキシャル層202に少なくとも2つの空洞11を形成する。第1エッチングプロセスM1は、例えばメサエッチング(mesa etching)で行う。エピタキシャル層202に空洞11を形成することで、後述するパッドを受容できる。
その後、工程S106において、図2Cに示すように、エピタキシャル層202上に設けられ且つ空洞11を充填する絶縁層204を提供する。
その後、工程S108において、図2Dに示すように、少なくとも1つの第1パッド31、及びそれぞれ対応する空洞11内に形成される2つの第2パッド32を設ける。前記パッド(第1パッド31及び2つの第2パッド32を含む)は、絶縁層204を貫通し、絶縁層204の底部のエピタキシャル層202に電気的に接続され、外部信号との電気的な接続を提供する。本実施例では、各第2パッド32は、対称的に第1パッド31を挟んで対向する二側に設けられる。例えば、半導体製造に用いる場合に、第1パッド31及び第2パッド32は、それぞれP型半導体(P-type)及びN型半導体(N-type)の電気的な接続点(pad)として用いられ、後続の電気配線のワイヤーボンディング等の後工程に供する。
その後、図2Fに示すように、第1基板21を除去する。その時に、第1パッド31及び第2パッド32は、エピタキシャル層202、絶縁層204、及び仮基板22との間に挟まれる。本実施例では、第1基板21の除去方法は、例えばレーザー工程又はエッチング工程によって除去できる。前記レーザーは、従来のレーザーの波長、正確さが高いピコ秒レーザー(pico-second laser)、又はフェムト秒レーザー(femto-second laser)等であって、特に限定されない。
例えば、最終的に形成した発光素子が青色光又は緑色光を発光するダイオード素子であれば、レーザーによって第1基板21を除去できる。また、最終的に形成した発光素子が赤色光を発光するダイオード素子であれば、エッチングプロセスによって第1基板21を除去できる。当業者が実際の製品仕様及び需要によって設計を変更、調整できるが、本発明の精神に基づいてなされた均等的な変更は、いずれも本発明に含む。
図3A及び図3Bは、磁気金属構造200の2種類の実施形態である。図3Aに示すように、磁気金属構造200は、少なくともニッケル鉄合金層201を含む。又は、図3Bに示すように、磁気金属構造200は、ニッケル鉄合金層201、及びニッケル鉄合金層201上に位置する銅層203を含む。ニッケル鉄合金層201は、例えばニッケル含有量が36%であるニッケル鉄合金が挙げられる。ニッケル鉄合金層201上に位置する銅層203は、後続のチップのスポット測定に用いる。ニッケル鉄合金層201及び銅層203は、切断、真空加熱及び研磨を順次行うことにより複合化される。それによって、形成した磁気金属構造200は、初期透磁率だけでなく、高熱伝導率及び低熱膨張係数を有する。好ましくは、本発明の1つの実施例において、前記高熱伝導率が例えば180~210W/m*Kであり、前記低熱膨張係数が例えば5~7ppm/Kである。前記好ましい高熱伝導率及び低熱膨張係数によれば、本発明の技術を後続のワイヤーボンディングパッケージ工程に用いると、より良い良品率を達成できる。従来の金属基材と比べて、磁気金属構造200が十分に薄いため、別途に薄化工程を行わなくても、優れた低熱膨脹係数、高熱伝導係数を有し、低コスト、高良品率、且つ容易にエピタキシャル層に接合できる等の利点があり、産業上の利用可能性を有する。
その後、図2Hに示すように、仮基板22を除去する。
エッチングが終わった後、工程S116において、図2Jに示すように、磁気金属構造200の頂表面から切断プロセスD1を行うことで、磁気金属構造200を切断する。切断プロセスD1が終わると、図2Kに示す常磁性発光素子を有するチップ構造15が形成される。
磁気金属構造200は、初期透磁率を有する。エピタキシャル層202は、磁気金属構造200上に設けられ、少なくとも2つの空洞11を形成する。絶縁層204は、エピタキシャル層202上に設けられ、空洞11を充填する。少なくとも1つの第1パッド31及び2つの第2パッド32は、絶縁層204を貫通して絶縁層204の底部のエピタキシャル層202に接続され、外部信号との電気的な接続を提供する。各第2パッド32は、対応する空洞11内に設けられる。
図4は、本発明の実施例で製造したチップ構造15を基板400にフリップチップ接合する模式図である。例えば、図5に示すように、ウエハ50に例えば8万個以上のダイを有し、各ダイが本発明の常磁性発光素子を有するチップ構造を有する。その場合、磁気プローブを有する移動機械又はロボットアームによってダイ51、52、53を吸引して基板400に置く時に、1つのダイ(常磁性発光素子を有するチップ構造15に対応する)から見ると、図4に示すように、エピタキシャル層202と磁気金属構造200が有するニッケル鉄合金層との間に特定の磁気差を有する。そのため、完成した各チップ構造15の方向が合ってない場合でも、チップ構造15の上層と下層の磁気差によって自動的に反転できる。それによって、エピタキシャル層202を自動的に反転させ、第1パッド31、第2パッド32を対応する導電性バンプ、又ははんだ継手41によって基板400に接合し、後続の外部信号との電気的な接続を提供できる。さらに、フリップチップ接合が終わった後、後工程において磁気金属構造200を除去できる。
チップ構造15を基板400上に設けることで、縦型LEDダイを形成する。前記縦型LEDダイは、優れた初期透磁率を有し、前記初期透磁率によってエピタキシャル層202に微小電流を流すことができる。形成した縦型LEDダイをモジュール化すると、ワイヤレス発電を備えるだけでなく、ワイヤレス発光との新たな応用を達成でき、高出力LEDに利用できる。
この実施例では、剥離層600は、例えば熱剥離層(thermal release layer)又は熱剥離フィルムが挙げられる。熱剥離層を利用することで、特定の剥離温度及び時間によって剥離させることができる。本実施例において、環境温度を100℃以上に上げることで、前記熱剥離層の粘性をなくして自動に剥離させることができる。このようにすると、従来の化学的なエッチング又は物理的な除去等の工程を省略し、より簡単且つチップ構造にダメージを与えない方法によって磁気金属構造を容易に除去できる。それも本発明のもう1つの利点である。
15 常磁性発光素子を有するチップ構造
21 第1基板
22 仮基板
31 第1パッド
32 第2パッド
41 はんだ継手
50 ウエハ
51 ダイ
52 ダイ
53 ダイ
200 磁気金属構造
201 ニッケル鉄合金層
203 銅層
202 エピタキシャル層
204 絶縁層
400 基板
600 剥離層
M1 第1エッチングプロセス
M2 第2エッチングプロセス
D1 切断プロセス
S102、S104、S106、S108、S110、S112、S114、S116 工程
Claims (19)
- 基板へのフリップチップ接合に適する、常磁性発光素子を有するチップ構造の製造方法であって、
第1基板を提供し、前記第1基板上にエピタキシャル層を形成する工程と、
第1エッチングプロセスを行うことで、前記エピタキシャル層に少なくとも2つの空洞を形成する工程と、
前記エピタキシャル層上に設けられ且つ前記少なくとも2つの空洞を充填する絶縁層を提供する工程と、
前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供する少なくとも1つの第1パッド、及び前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供し、且つ前記空洞内に設けられる2つの第2パッドを設ける工程と、
前記絶縁層の上に仮基板を設け、前記第1基板を除去することで、前記第1パッド及び前記第2パッドを前記エピタキシャル層、前記絶縁層、及び前記仮基板との間に挟む工程と、
前記エピタキシャル層の頂部表面上に初期透磁率及び軟磁性体の性質を有する磁気金属構造を接合し、その後、前記仮基板を除去する工程と、
前記絶縁層及び前記エピタキシャル層に第2エッチングプロセスを行って、前記第2エッチングプロセスを前記磁気金属構造の頂表面で終了させる工程と、
前記磁気金属構造の前記頂表面から裏面にかけて切断プロセスを行うことで、前記磁気金属構造を切断し、常磁性発光素子を有するチップ構造を形成する工程とを含むことを特徴とする、
常磁性発光素子を有するチップ構造の製造方法。 - フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、前記基板に接合する工程をさらに含むことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記磁気金属構造は、ニッケル鉄合金層を含むことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記磁気金属構造は、ニッケル鉄合金層、及び前記ニッケル鉄合金層の上に位置する銅層を含むことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記ニッケル鉄合金層及び前記銅層は、切断、真空加熱及び研磨を順次行うことにより複合化され、
前記磁気金属構造は、高熱伝導率、低熱膨張係数、及び前記初期透磁率を有し、
前記高熱伝導率が180~210W/m*Kであり、前記低熱膨張係数が5~7ppm/Kであることを特徴とする、
請求項4に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記エピタキシャル層の頂部表面上に前記初期透磁率を有する前記磁気金属構造を接合する工程において、
前記エピタキシャル層と前記磁気金属構造との間に剥離層を設け、前記磁気金属構造を前記剥離層を介して前記エピタキシャル層の頂部表面に接合する工程をさらに含むことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記剥離層が熱剥離層である場合、
フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合する工程と、
環境温度を100℃以上に上げて、前記熱剥離層を剥離させることで、前記磁気金属構造を除去する工程とをさらに含むことを特徴とする、
請求項6に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記剥離層が冷時剥離層である場合、
フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合する工程と、
環境温度を-20℃以下に下げて、前記冷時剥離層を剥離させることで、前記磁気金属構造を除去する工程とをさらに含むことを特徴とする、
請求項6に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記切断プロセスは、ホイール切断であり、
前記ホイール切断の精度は10μmであることを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 各前記第2パッドは、対称的に前記第1パッドを挟んで対向する二側に設けられることを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記第1エッチングプロセスは、メサエッチング(mesa etching)で行うことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記第2エッチングプロセスは、メサエッチング(mesa etching)で行うことを特徴とする、
請求項1に記載の常磁性発光素子を有するチップ構造の製造方法。 - 磁気金属構造、エピタキシャル層、絶縁層、複数のパッドを有し
前記磁気金属構造は、初期透磁率及び軟磁性体の性質を有し、
前記エピタキシャル層は、前記磁気金属構造の上に設けられ、その中に少なくとも2つの空洞を形成し、
前記絶縁層は、前記エピタキシャル層の上に設けられ、前記少なくとも2つの空洞を充填し、
前記複数のパッドは、前記絶縁層を貫通して前記絶縁層の底部の前記エピタキシャル層に接続され、外部信号との電気的な接続を提供し、
前記パッドは、少なくとも1つの第1パッド及び2つの第2パッドを有し、
各前記第2パッドは、前記少なくとも2つの空洞内に設けられることを特徴とする、
常磁性発光素子を有するチップ構造。 - フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、前記パッドによって基板に接合し、外部信号との電気的な接続を提供することを特徴とする、
請求項13に記載の常磁性発光素子を有するチップ構造。 - 各前記第2パッドは、対称的に前記第1パッドを挟んで対向する二側に設けられることを特徴とする、
請求項13に記載の常磁性発光素子を有するチップ構造。 - 剥離層をさらに有し、
前記剥離層は、前記エピタキシャル層と前記磁気金属構造との間に設けられ、
前記磁気金属構造は、前記剥離層を介して前記エピタキシャル層に接合されることを特徴とする、
請求項13に記載の常磁性発光素子を有するチップ構造。 - 前記磁気金属構造は、ニッケル鉄合金層を含むことを特徴とする、
請求項13に記載の常磁性発光素子を有するチップ構造。 - 前記磁気金属構造は、ニッケル鉄合金層、及び前記ニッケル鉄合金層上に位置する銅層を含むことを特徴とする、
請求項13に記載の常磁性発光素子を有するチップ構造。 - 前記ニッケル鉄合金層及び前記銅層は、切断、真空加熱及び研磨の方法によって複合化され、
前記磁気金属構造は、高熱伝導率、低熱膨張係数、及び前記初期透磁率を有し、
前記高熱伝導率が180~210W/m*Kであり、前記低熱膨張係数が5~7ppm/Kであることを特徴とする、
請求項18に記載の常磁性発光素子を有するチップ構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110100780A TWI778490B (zh) | 2021-01-08 | 2021-01-08 | 具有順磁性發光元件之晶片結構及其製造方法 |
TW110100780 | 2021-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7102027B1 true JP7102027B1 (ja) | 2022-07-19 |
JP2022109201A JP2022109201A (ja) | 2022-07-27 |
Family
ID=82273895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021042331A Active JP7102027B1 (ja) | 2021-01-08 | 2021-03-16 | 常磁性発光素子を有するチップ構造及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7102027B1 (ja) |
CN (1) | CN114744005A (ja) |
TW (1) | TWI778490B (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160172253A1 (en) | 2014-12-01 | 2016-06-16 | Industrial Technology Research Institute | Electric-programmable magnetic module and picking-up and placement process for electronic devices |
JP2021125544A (ja) | 2020-02-05 | 2021-08-30 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10804426B2 (en) * | 2014-10-31 | 2020-10-13 | ehux, Inc. | Planar surface mount micro-LED for fluidic assembly |
TW202046381A (zh) * | 2019-06-14 | 2020-12-16 | 國立交通大學 | 發光二極體晶粒轉移方法及具有磁性基板的發光二極體晶粒 |
TWM603199U (zh) * | 2020-04-08 | 2020-10-21 | 台灣愛司帝科技股份有限公司 | 發光二極體晶片結構以及晶片移轉系統 |
-
2021
- 2021-01-08 TW TW110100780A patent/TWI778490B/zh active
- 2021-02-03 CN CN202110148459.6A patent/CN114744005A/zh active Pending
- 2021-03-16 JP JP2021042331A patent/JP7102027B1/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160172253A1 (en) | 2014-12-01 | 2016-06-16 | Industrial Technology Research Institute | Electric-programmable magnetic module and picking-up and placement process for electronic devices |
JP2021125544A (ja) | 2020-02-05 | 2021-08-30 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 |
Also Published As
Publication number | Publication date |
---|---|
CN114744005A (zh) | 2022-07-12 |
TW202228304A (zh) | 2022-07-16 |
JP2022109201A (ja) | 2022-07-27 |
TWI778490B (zh) | 2022-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941108B2 (en) | Method to perform electrical testing and assembly of electronic devices | |
JP5265768B2 (ja) | シリコン貫通ビアのブリッジする相互接続 | |
US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
US6750546B1 (en) | Flip-chip leadframe package | |
US20130082383A1 (en) | Electronic assembly having mixed interface including tsv die | |
TW200425439A (en) | Thermally enhanced electronic flip-chip packaging with external-connector-side die and method | |
CN107978569A (zh) | 芯片封装结构及其制造方法 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
TW569416B (en) | High density multi-chip module structure and manufacturing method thereof | |
US9271403B2 (en) | Semiconductor assemblies with multi-level substrates and associated methods of manufacturing | |
JP7102027B1 (ja) | 常磁性発光素子を有するチップ構造及びその製造方法 | |
CN100466246C (zh) | 用于封装的柔性基板 | |
US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
TWI549203B (zh) | 防止中介導體橋接之半導體封裝件立體堆疊方法 | |
CN215183929U (zh) | 双面散热的mosfet封装结构与电子装置 | |
US20120086119A1 (en) | Chip stacked structure | |
CN113990815A (zh) | 一种硅基微模组塑封结构及其制备方法 | |
JP3627238B2 (ja) | 半導体装置およびその製造方法 | |
CN113594119A (zh) | 半导体封装及其制造方法 | |
TWM598527U (zh) | 具有矽穿孔結構的半導體元件 | |
KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
TWI749465B (zh) | 積體電路的轉移封裝方法 | |
CN114823548B (zh) | 一种面向光电共封装的lga封装结构 | |
KR101614109B1 (ko) | 반도체 패키지 및 그 제작 방법 | |
TW202332328A (zh) | 應用於球柵陣列封裝基板的球墊及形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220314 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7102027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |