JP7102027B1 - 常磁性発光素子を有するチップ構造及びその製造方法 - Google Patents
常磁性発光素子を有するチップ構造及びその製造方法 Download PDFInfo
- Publication number
- JP7102027B1 JP7102027B1 JP2021042331A JP2021042331A JP7102027B1 JP 7102027 B1 JP7102027 B1 JP 7102027B1 JP 2021042331 A JP2021042331 A JP 2021042331A JP 2021042331 A JP2021042331 A JP 2021042331A JP 7102027 B1 JP7102027 B1 JP 7102027B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- paramagnetic
- emitting element
- magnetic metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005298 paramagnetic effect Effects 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000005291 magnetic effect Effects 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 24
- 230000035699 permeability Effects 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 13
- 230000007613 environmental effect Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000696 magnetic material Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 123
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 6
- 230000005389 magnetism Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000005408 paramagnetism Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910001021 Ferroalloy Inorganic materials 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】フリップチップ接合の複雑な工程及び膨大なコストを有効に改善し、産業上の大量移載技術に対応できる常磁性発光素子を有するチップ構造及びその製造方法【解決手段】第１基板上にエピタキシャル層を形成し、第１エッチングプロセスを行ってエピタキシャル層に少なくとも２つの空洞を形成し、エピタキシャル層上に設けた絶縁層で空洞を充填し、絶縁層を貫通する第１パッド及び絶縁層を貫通して空洞内に配置される第２パッドを設け、絶縁層の上に仮基板を設け、第１基板を除去し、エピタキシャル層の表面に初期透磁率を有する磁気金属構造を接合してから、仮基板を除去し、絶縁層及びエピタキシャル層に、第２エッチングプロセスを行い、磁気金属構造を頂表面から切断し、常磁性発光素子を有するチップ構造を形成する。【選択図】図１
Description
本発明は、常磁性発光素子を有するチップの構造、特に基材上層と下層の磁気差によって自動反転、位置合わせして、フリップチップ接合に用いられるチップ構造及びその製造方法に関する。
マイクロＬＥＤは、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）の小型化及びマトリックス化の新技術として見られており、ウエハにマイクロサイズのＬＥＤアレイを高密度に統合し、各ピクセルがそれぞれ位置決めされ、且つ単独に動作して点灯できる。マイクロＬＥＤは発展を続けているが、今までのマイクロＬＥＤの製造コストが依然として高いため、商品化の進展に影響を与えている。
その主な理由として、「大量移載（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）」のマイクロ組立には、下記のような課題が存在している。
今までは、ロボットアームでマイクロＬＥＤチップを一つずつ挟んで基板に移動し繰り返す方法が使われている。そのような従来方法では、コストが高いだけでなく、非常に時間がかかるため、マイクロＬＥＤの大量移載の課題の１つである。製造上から見ると、労力、時間及びコスト等が高いという問題がある。
その主な理由として、「大量移載（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）」のマイクロ組立には、下記のような課題が存在している。
今までは、ロボットアームでマイクロＬＥＤチップを一つずつ挟んで基板に移動し繰り返す方法が使われている。そのような従来方法では、コストが高いだけでなく、非常に時間がかかるため、マイクロＬＥＤの大量移載の課題の１つである。製造上から見ると、労力、時間及びコスト等が高いという問題がある。
さらに、フリップチップ（Ｆｌｉｐ Ｃｈｉｐ）は、チップパッケージ技術の１つである。従来のチップパッケージは、チップを基板（ｃｈｉｐ ｐａｄ）に置き、ワイヤーボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）によって、基板の接続点に接続する。
フリップチップパッケージは、チップとバンプ（ｂｕｍｐ）を接続し、チップを反転し、バンプと基板（ｓｕｂｓｔｒａｔｅ）を直接に連結する。その他のボールグリッドアレイパッケージ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、ＢＧＡ）と比べると、フリップチップは、基板との接続が便利であるため、マイクロプロセッサーパッケージ等の主流パッケージ技術分野に広く使用されている。
フリップチップ技術の市場需要に応じ、パッケージ業者は、普通、８インチ及び１２インチのウエハのプローブテスト、バンプ成長、組立、最終テストまでのサービスを提供しなければならない。
フリップチップパッケージは、チップとバンプ（ｂｕｍｐ）を接続し、チップを反転し、バンプと基板（ｓｕｂｓｔｒａｔｅ）を直接に連結する。その他のボールグリッドアレイパッケージ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、ＢＧＡ）と比べると、フリップチップは、基板との接続が便利であるため、マイクロプロセッサーパッケージ等の主流パッケージ技術分野に広く使用されている。
フリップチップ技術の市場需要に応じ、パッケージ業者は、普通、８インチ及び１２インチのウエハのプローブテスト、バンプ成長、組立、最終テストまでのサービスを提供しなければならない。
一般的には、マイクロＬＥＤの大量移載工程を行う時に、接続点（パッド）が少いので、フリップチップ接合工程において、ダイを「反転」させるために他の工程を追加する必要がある。このような他の工程の追加は、コスト及び時間の増加等に繋がり、マイクロＬＥＤの大量移載工程の複雑化、冗長化の原因となる。この点が、従来技術において、解決すべき問題点となる。
従来技術の問題を解決するために、本発明の目的は、従来のフリップチップ接合の複雑な工程及び膨大なコストを有効に改善し、産業上の大量移載技術に対応できる常磁性発光素子を有するチップ構造及びその製造方法を提供することにある。
本発明の常磁性発光素子を有するチップ構造の製造方法は、まず、第１基板を提供し、前記第１基板上にエピタキシャル層を形成する。その後、第１エッチングプロセスを行うことで、前記エピタキシャル層に少なくとも２つの空洞を形成する。そして、前記エピタキシャル層上に設けられ且つ前記空洞を充填する絶縁層を提供する。その後、前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供する少なくとも１つの第１パッド、及び前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供し、且つ空洞内に設けられる２つの第２パッドを設ける。その後、前記絶縁層上に仮基板を提供し、前記第１基板を除去することで、第１パッド及び第２パッドを前記エピタキシャル層、絶縁層及び仮基板との間に挟む。その後、前記エピタキシャル層の頂部表面上に初期透磁率を有する磁気金属構造を接合し、仮基板を除去する。その後、絶縁層及びエピタキシャル層によって第２エッチングプロセスを行って、前記第２エッチングプロセスを磁気金属構造の頂表面で終了させる。そして、前記磁気金属構造の頂表面から切断プロセスを行うことで、前記磁気金属構造を切断し、常磁性発光素子を有するチップ構造を形成する。
第１エッチングプロセス及び第２エッチングプロセスは、例えばメサエッチングで行う。切断プロセスは、例えばホイール切断であり、前記ホイール切断の精度が１０μｍである。
本発明の実施例によれば、形成した常磁性発光素子を有するチップ構造は、フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合できる。さらに、前記チップ構造を基板に設けることで、縦型ＬＥＤダイを形成する。形成した縦型ＬＥＤダイは、前記初期透磁率を有するため、前記初期透磁率によってエピタキシャル層に微小電流を流すことができる。
本発明の１つの実施例において、前記磁気金属構造は、少なくとニッケル鉄合金層（Ｉｎｖａｒ）を含む。本発明の他の実施例において、磁気金属構造は、ニッケル鉄合金層、及び前記ニッケル鉄合金層上に位置する銅層（Ｃｏｐｐｅｒ）を含む。前記ニッケル鉄合金層及び銅層は、切断、真空加熱及び研磨を順次行うことにより複合化される。よって、本発明の磁気金属構造は、高熱伝導率、低熱膨張係数、及び初期透磁率を有する。
本発明の１つの実施例において、前記高熱伝導率は、例えば１８０～２１０Ｗ／ｍ＊Ｋである。前記低熱膨張係数は、例えば５～７ｐｐｍ／Ｋである。
本発明のさらに他の実施例によれば、剥離層をさらに有する。剥離層は、エピタキシャル層と前記磁気金属構造との間に設けられる。磁気金属構造は、前記剥離層を介してエピタキシャル層の頂部表面に接合する。前記さらに他の実施例において、前記剥離層は、例えば熱剥離層又は冷時剥離層が挙げられる。前記剥離層が熱剥離層である場合、本発明で形成した常磁性発光素子を有するチップ構造は、フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合した後、そのまま環境温度を１００℃以上に上げて、前記熱剥離層を自動剥離させ、前記磁気金属構造をより早く除去できる。また、前記剥離層が冷時剥離層である場合、環境温度を－２０℃以下に下げて、前記冷時剥離層を自動剥離させ、前記磁気金属構造をより早く除去できる。
本発明の常磁性発光素子を有するチップ構造は、磁気金属構造、エピタキシャル層、絶縁層、複数のパッドを有する。前記磁気金属構造は、初期透磁率を有する。前記エピタキシャル層は、前記磁気金属構造上に設けられ、少なくとも２つの空洞を形成する。前記絶縁層は、前記エピタキシャル層上に設けられ、前記空洞を充填する。複数のパッドは、前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続され、外部信号との電気的な接続を提供する。前記パッドは、少なくとも１つの第１パッド及び２つの第２パッドを有する。各第２パッドは、空洞に設けられる。
本発明のチップ構造において、前記磁気金属構造は、ニッケル鉄合金層を含み、さらに前記ニッケル鉄合金層上に位置する銅層を含んでも良い。前記新規の磁気金属構造の材質によれば、エピタキシャル層との間に特定の磁気差を生じ、前記常磁性を形成できる。前記特性を有する本発明のチップ構造によれば、そのままフリップチップ接合工程で形成したチップ構造を自動反転、位置合わせして、前記パッドによって基板に接合し、外部信号との電気的な接続を提供する。
本発明の常磁性発光素子を有するチップ構造は、発光素子が常磁性及び初期透磁率を有するので、前記発光素子を基板に置き、フリップチップ接合工程によって前記発光素子と基板を接合する際に、磁気アレイ吸着技術を利用して、マイクロＬＥＤの大量移載における要求を満足でき、この結果、従来のマイクロＬＥＤの製造コストが高く、工程が複雑である問題を解決できる。
また、発光素子が有する常磁性、即ち上層と下層の間に存在する磁気差によって、チップ構造より成る完成した各ダイの方向が合ってない場合でも自動的に反転するため、ダイの分布位置の位置合わせを高精度に行うことができ、ダイの自動反転及び位置合わせ等の効果を奏し、マイクロＬＥＤ大量移載工程において、従来のフリップチップ接合工程において行う位置合わせ等を省略でき、その操作に要する時間、労力、コスト等の問題を大幅に減少できる。
また、発光素子が有する常磁性、即ち上層と下層の間に存在する磁気差によって、チップ構造より成る完成した各ダイの方向が合ってない場合でも自動的に反転するため、ダイの分布位置の位置合わせを高精度に行うことができ、ダイの自動反転及び位置合わせ等の効果を奏し、マイクロＬＥＤ大量移載工程において、従来のフリップチップ接合工程において行う位置合わせ等を省略でき、その操作に要する時間、労力、コスト等の問題を大幅に減少できる。
以下、本発明の実施形態を図面を参照する等して説明する。なお、本発明は、以下の実施形態に限定されないことはいうまでもない。
図１は、本発明の実施例を示す常磁性発光素子を有するチップ構造の製造方法の工程フロー模式図である。この製造方法は、主に図１に示す工程Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１０８、Ｓ１１０、Ｓ１１２、Ｓ１１４、及びＳ１１６を含む。以下、図１、図２Ａ～図２Ｋを参照しながら本実施例の製造方法を詳しく説明する。
まず、工程Ｓ１０２において、図２Ａに示すように、第１基板２１を提供し、第１基板２１上にエピタキシャル層２０２を形成する。
その後、工程Ｓ１０４において、図２Ｂに示すように、第１エッチングプロセスＭ１を行うことで、エピタキシャル層２０２に少なくとも２つの空洞１１を形成する。第１エッチングプロセスＭ１は、例えばメサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）で行う。エピタキシャル層２０２に空洞１１を形成することで、後述するパッドを受容できる。
その後、工程Ｓ１０６において、図２Ｃに示すように、エピタキシャル層２０２上に設けられ且つ空洞１１を充填する絶縁層２０４を提供する。
その後、工程Ｓ１０８において、図２Ｄに示すように、少なくとも１つの第１パッド３１、及びそれぞれ対応する空洞１１内に形成される２つの第２パッド３２を設ける。前記パッド（第１パッド３１及び２つの第２パッド３２を含む）は、絶縁層２０４を貫通し、絶縁層２０４の底部のエピタキシャル層２０２に電気的に接続され、外部信号との電気的な接続を提供する。本実施例では、各第２パッド３２は、対称的に第１パッド３１を挟んで対向する二側に設けられる。例えば、半導体製造に用いる場合に、第１パッド３１及び第２パッド３２は、それぞれＰ型半導体（Ｐ－ｔｙｐｅ）及びＮ型半導体（Ｎ－ｔｙｐｅ）の電気的な接続点（ｐａｄ）として用いられ、後続の電気配線のワイヤーボンディング等の後工程に供する。
その後、工程Ｓ１０４において、図２Ｂに示すように、第１エッチングプロセスＭ１を行うことで、エピタキシャル層２０２に少なくとも２つの空洞１１を形成する。第１エッチングプロセスＭ１は、例えばメサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）で行う。エピタキシャル層２０２に空洞１１を形成することで、後述するパッドを受容できる。
その後、工程Ｓ１０６において、図２Ｃに示すように、エピタキシャル層２０２上に設けられ且つ空洞１１を充填する絶縁層２０４を提供する。
その後、工程Ｓ１０８において、図２Ｄに示すように、少なくとも１つの第１パッド３１、及びそれぞれ対応する空洞１１内に形成される２つの第２パッド３２を設ける。前記パッド（第１パッド３１及び２つの第２パッド３２を含む）は、絶縁層２０４を貫通し、絶縁層２０４の底部のエピタキシャル層２０２に電気的に接続され、外部信号との電気的な接続を提供する。本実施例では、各第２パッド３２は、対称的に第１パッド３１を挟んで対向する二側に設けられる。例えば、半導体製造に用いる場合に、第１パッド３１及び第２パッド３２は、それぞれＰ型半導体（Ｐ－ｔｙｐｅ）及びＮ型半導体（Ｎ－ｔｙｐｅ）の電気的な接続点（ｐａｄ）として用いられ、後続の電気配線のワイヤーボンディング等の後工程に供する。
続いて、工程Ｓ１１０において、図２Ｅに示すように、絶縁層２０４上に仮基板２２を設ける。
その後、図２Ｆに示すように、第１基板２１を除去する。その時に、第１パッド３１及び第２パッド３２は、エピタキシャル層２０２、絶縁層２０４、及び仮基板２２との間に挟まれる。本実施例では、第１基板２１の除去方法は、例えばレーザー工程又はエッチング工程によって除去できる。前記レーザーは、従来のレーザーの波長、正確さが高いピコ秒レーザー（ｐｉｃｏ－ｓｅｃｏｎｄ ｌａｓｅｒ）、又はフェムト秒レーザー（ｆｅｍｔｏ－ｓｅｃｏｎｄ ｌａｓｅｒ）等であって、特に限定されない。
例えば、最終的に形成した発光素子が青色光又は緑色光を発光するダイオード素子であれば、レーザーによって第１基板２１を除去できる。また、最終的に形成した発光素子が赤色光を発光するダイオード素子であれば、エッチングプロセスによって第１基板２１を除去できる。当業者が実際の製品仕様及び需要によって設計を変更、調整できるが、本発明の精神に基づいてなされた均等的な変更は、いずれも本発明に含む。
その後、図２Ｆに示すように、第１基板２１を除去する。その時に、第１パッド３１及び第２パッド３２は、エピタキシャル層２０２、絶縁層２０４、及び仮基板２２との間に挟まれる。本実施例では、第１基板２１の除去方法は、例えばレーザー工程又はエッチング工程によって除去できる。前記レーザーは、従来のレーザーの波長、正確さが高いピコ秒レーザー（ｐｉｃｏ－ｓｅｃｏｎｄ ｌａｓｅｒ）、又はフェムト秒レーザー（ｆｅｍｔｏ－ｓｅｃｏｎｄ ｌａｓｅｒ）等であって、特に限定されない。
例えば、最終的に形成した発光素子が青色光又は緑色光を発光するダイオード素子であれば、レーザーによって第１基板２１を除去できる。また、最終的に形成した発光素子が赤色光を発光するダイオード素子であれば、エッチングプロセスによって第１基板２１を除去できる。当業者が実際の製品仕様及び需要によって設計を変更、調整できるが、本発明の精神に基づいてなされた均等的な変更は、いずれも本発明に含む。
その後、工程Ｓ１１２において、図２Ｇに示すように、エピタキシャル層２０２の頂部表面に磁気金属構造２００を接合する。磁気金属構造２００は、革新的な思考及び特殊な設計によるものであり、下記特徴を有する。磁気金属構造２００は、その基材の特殊な特性によって、従来の基板より優れた軟磁性及び初期透磁率（Ｉｎｉｔｉａｌ Ｍａｇｎｅｔｉｃ Ｐｅｒｍｅａｂｉｌｉｔｙ）を有する。前記条件では、その構造自体が有効な透磁性構造を有し、磁気材料、例えばマイクロ磁気プローブと組み合わせれば、後続の工程において、磁気アレイ吸着を利用し、１回での大量吸着を完成できる。それを産業上の大量移載に利用すると、優れた効果を奏する。
図３Ａ及び図３Ｂは、磁気金属構造２００の２種類の実施形態である。図３Ａに示すように、磁気金属構造２００は、少なくともニッケル鉄合金層２０１を含む。又は、図３Ｂに示すように、磁気金属構造２００は、ニッケル鉄合金層２０１、及びニッケル鉄合金層２０１上に位置する銅層２０３を含む。ニッケル鉄合金層２０１は、例えばニッケル含有量が３６％であるニッケル鉄合金が挙げられる。ニッケル鉄合金層２０１上に位置する銅層２０３は、後続のチップのスポット測定に用いる。ニッケル鉄合金層２０１及び銅層２０３は、切断、真空加熱及び研磨を順次行うことにより複合化される。それによって、形成した磁気金属構造２００は、初期透磁率だけでなく、高熱伝導率及び低熱膨張係数を有する。好ましくは、本発明の１つの実施例において、前記高熱伝導率が例えば１８０～２１０Ｗ／ｍ＊Ｋであり、前記低熱膨張係数が例えば５～７ｐｐｍ／Ｋである。前記好ましい高熱伝導率及び低熱膨張係数によれば、本発明の技術を後続のワイヤーボンディングパッケージ工程に用いると、より良い良品率を達成できる。従来の金属基材と比べて、磁気金属構造２００が十分に薄いため、別途に薄化工程を行わなくても、優れた低熱膨脹係数、高熱伝導係数を有し、低コスト、高良品率、且つ容易にエピタキシャル層に接合できる等の利点があり、産業上の利用可能性を有する。
その後、図２Ｈに示すように、仮基板２２を除去する。
図３Ａ及び図３Ｂは、磁気金属構造２００の２種類の実施形態である。図３Ａに示すように、磁気金属構造２００は、少なくともニッケル鉄合金層２０１を含む。又は、図３Ｂに示すように、磁気金属構造２００は、ニッケル鉄合金層２０１、及びニッケル鉄合金層２０１上に位置する銅層２０３を含む。ニッケル鉄合金層２０１は、例えばニッケル含有量が３６％であるニッケル鉄合金が挙げられる。ニッケル鉄合金層２０１上に位置する銅層２０３は、後続のチップのスポット測定に用いる。ニッケル鉄合金層２０１及び銅層２０３は、切断、真空加熱及び研磨を順次行うことにより複合化される。それによって、形成した磁気金属構造２００は、初期透磁率だけでなく、高熱伝導率及び低熱膨張係数を有する。好ましくは、本発明の１つの実施例において、前記高熱伝導率が例えば１８０～２１０Ｗ／ｍ＊Ｋであり、前記低熱膨張係数が例えば５～７ｐｐｍ／Ｋである。前記好ましい高熱伝導率及び低熱膨張係数によれば、本発明の技術を後続のワイヤーボンディングパッケージ工程に用いると、より良い良品率を達成できる。従来の金属基材と比べて、磁気金属構造２００が十分に薄いため、別途に薄化工程を行わなくても、優れた低熱膨脹係数、高熱伝導係数を有し、低コスト、高良品率、且つ容易にエピタキシャル層に接合できる等の利点があり、産業上の利用可能性を有する。
その後、図２Ｈに示すように、仮基板２２を除去する。
次いで、工程Ｓ１１４において、図２Ｉに示すように、絶縁層２０４及びエピタキシャル層２０２によって第２エッチングプロセスＭ２を実行する。第２エッチングプロセスＭ２は、例えばメサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）で行って、且つ磁気金属構造２００の表面で終了させるように制御する。
エッチングが終わった後、工程Ｓ１１６において、図２Ｊに示すように、磁気金属構造２００の頂表面から切断プロセスＤ１を行うことで、磁気金属構造２００を切断する。切断プロセスＤ１が終わると、図２Ｋに示す常磁性発光素子を有するチップ構造１５が形成される。
エッチングが終わった後、工程Ｓ１１６において、図２Ｊに示すように、磁気金属構造２００の頂表面から切断プロセスＤ１を行うことで、磁気金属構造２００を切断する。切断プロセスＤ１が終わると、図２Ｋに示す常磁性発光素子を有するチップ構造１５が形成される。
説明すべきことは、図２Ｉ及び図２Ｊに示すように、第２エッチングプロセスＭ２の切断幅が切断プロセスＤ１の切断幅より広くように設計する。そして、従来の切断方法によって機械的損傷を与える等の欠点を考えると、本実施例において、切断プロセスＤ１は、ホイール切断で行うことにより、その精度が１０μｍを達成できる。１つの実施形態において、一回の切断時間は、例えば１時間内に制御できる。切断プロセスが終わった後、μｍグレードに適合するサイズ、例えば１００μｍ以下のサイズを有する磁気金属構造を提供し、発光素子小型化に対応できる。
前記製造方法によって製造した常磁性発光素子を有するチップ構造１５は、図２Ｋに示すように、磁気金属構造２００、エピタキシャル層２０２、絶縁層２０４、少なくとも１つの第１パッド３１及び２つの第２パッド３２を有する。
磁気金属構造２００は、初期透磁率を有する。エピタキシャル層２０２は、磁気金属構造２００上に設けられ、少なくとも２つの空洞１１を形成する。絶縁層２０４は、エピタキシャル層２０２上に設けられ、空洞１１を充填する。少なくとも１つの第１パッド３１及び２つの第２パッド３２は、絶縁層２０４を貫通して絶縁層２０４の底部のエピタキシャル層２０２に接続され、外部信号との電気的な接続を提供する。各第２パッド３２は、対応する空洞１１内に設けられる。
磁気金属構造２００は、初期透磁率を有する。エピタキシャル層２０２は、磁気金属構造２００上に設けられ、少なくとも２つの空洞１１を形成する。絶縁層２０４は、エピタキシャル層２０２上に設けられ、空洞１１を充填する。少なくとも１つの第１パッド３１及び２つの第２パッド３２は、絶縁層２０４を貫通して絶縁層２０４の底部のエピタキシャル層２０２に接続され、外部信号との電気的な接続を提供する。各第２パッド３２は、対応する空洞１１内に設けられる。
本発明の常磁性発光素子を有するチップ構造１５は、基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）へのフリップチップ接合（ｆｌｉｐｃｈｉｐ）に適する。
図４は、本発明の実施例で製造したチップ構造１５を基板４００にフリップチップ接合する模式図である。例えば、図５に示すように、ウエハ５０に例えば８万個以上のダイを有し、各ダイが本発明の常磁性発光素子を有するチップ構造を有する。その場合、磁気プローブを有する移動機械又はロボットアームによってダイ５１、５２、５３を吸引して基板４００に置く時に、１つのダイ（常磁性発光素子を有するチップ構造１５に対応する）から見ると、図４に示すように、エピタキシャル層２０２と磁気金属構造２００が有するニッケル鉄合金層との間に特定の磁気差を有する。そのため、完成した各チップ構造１５の方向が合ってない場合でも、チップ構造１５の上層と下層の磁気差によって自動的に反転できる。それによって、エピタキシャル層２０２を自動的に反転させ、第１パッド３１、第２パッド３２を対応する導電性バンプ、又ははんだ継手４１によって基板４００に接合し、後続の外部信号との電気的な接続を提供できる。さらに、フリップチップ接合が終わった後、後工程において磁気金属構造２００を除去できる。
チップ構造１５を基板４００上に設けることで、縦型ＬＥＤダイを形成する。前記縦型ＬＥＤダイは、優れた初期透磁率を有し、前記初期透磁率によってエピタキシャル層２０２に微小電流を流すことができる。形成した縦型ＬＥＤダイをモジュール化すると、ワイヤレス発電を備えるだけでなく、ワイヤレス発光との新たな応用を達成でき、高出力ＬＥＤに利用できる。
図４は、本発明の実施例で製造したチップ構造１５を基板４００にフリップチップ接合する模式図である。例えば、図５に示すように、ウエハ５０に例えば８万個以上のダイを有し、各ダイが本発明の常磁性発光素子を有するチップ構造を有する。その場合、磁気プローブを有する移動機械又はロボットアームによってダイ５１、５２、５３を吸引して基板４００に置く時に、１つのダイ（常磁性発光素子を有するチップ構造１５に対応する）から見ると、図４に示すように、エピタキシャル層２０２と磁気金属構造２００が有するニッケル鉄合金層との間に特定の磁気差を有する。そのため、完成した各チップ構造１５の方向が合ってない場合でも、チップ構造１５の上層と下層の磁気差によって自動的に反転できる。それによって、エピタキシャル層２０２を自動的に反転させ、第１パッド３１、第２パッド３２を対応する導電性バンプ、又ははんだ継手４１によって基板４００に接合し、後続の外部信号との電気的な接続を提供できる。さらに、フリップチップ接合が終わった後、後工程において磁気金属構造２００を除去できる。
チップ構造１５を基板４００上に設けることで、縦型ＬＥＤダイを形成する。前記縦型ＬＥＤダイは、優れた初期透磁率を有し、前記初期透磁率によってエピタキシャル層２０２に微小電流を流すことができる。形成した縦型ＬＥＤダイをモジュール化すると、ワイヤレス発電を備えるだけでなく、ワイヤレス発光との新たな応用を達成でき、高出力ＬＥＤに利用できる。
１つの実施例において、使用する基板４００が薄膜トランジスタ液晶表示パネル（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）である場合に、マイクロＬＥＤの表示パネル構造における大量移載（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）のマイクロ組立技術を実現できる。
上記をまとめると、本発明の常磁性発光素子を有するチップ構造は、従来技術より優れた軟磁性を有する。そのため、ダイ自体を透磁性構造とし、前記磁気を利用して基板に大量移載できる。また、上記ダイの自動反転効果を利用し、その上の電極を接地し、集積回路（ＩＣ）チップによって基板の電圧レベルを制御すると、各ダイの発光強度を個別に制御できる。その後、表示パネルに統合すると、表示パネルにおける区域別の発光制御、又は異なる発光強度の制御等の目的を達成できる。よって、本発明は、産業上の利用可能性及び競争力を有する。
なお、本発明の常磁性発光素子を有するチップ構造及びその製造方法によれば、ダイ自体の常磁性によって自動反転する特性を有する。前記特性によれば、後続のフリップチップ接合において、高精度のダイの分布位置の位置合わせ（ａｌｉｇｎｍｅｎｔ）を達成できる。前記発光素子におけるエピタキシャル層とニッケル鉄合金層間との間に特定の磁気差を有することで、前記常磁性を形成できる。前記常磁性によって、完成した各ダイの方向が合ってない場合でも、自動反転及び自動位置合わせ等の効果を奏する。前記特徴によれば、従来フリップチップ接合の時間、労力、及びコストが高い等の問題を解決できる。
図６は、本発明の他の実施例の構造模式図である。図６に示すように、本発明の他の実施例では、エピタキシャル層２０２の頂部表面上に磁気金属構造２００を接合する工程において、剥離層（ｄｅｂｏｎｄｉｎｇ ｌａｙｅｒ）６００を提供してもよい。エピタキシャル層２０２と磁気金属構造２００との間に剥離層６００を形成すると、磁気金属構造２００は、剥離層６００を介してエピタキシャル層２０２の頂部表面に接合できる。このようにすると、図１に示す工程Ｓ１１２～Ｓ１１６を経て常磁性発光素子を有するチップ構造を形成し、前記チップ構造をさらに図４のフリップチップ接合プロセスを経て、それを自動反転、位置合わせて、基板に接合した後、環境温度を変更することによって、剥離層６００をそのまま剥離させ、磁気金属構造２００を容易に除去できる。
この実施例では、剥離層６００は、例えば熱剥離層（ｔｈｅｒｍａｌ ｒｅｌｅａｓｅ ｌａｙｅｒ）又は熱剥離フィルムが挙げられる。熱剥離層を利用することで、特定の剥離温度及び時間によって剥離させることができる。本実施例において、環境温度を１００℃以上に上げることで、前記熱剥離層の粘性をなくして自動に剥離させることができる。このようにすると、従来の化学的なエッチング又は物理的な除去等の工程を省略し、より簡単且つチップ構造にダメージを与えない方法によって磁気金属構造を容易に除去できる。それも本発明のもう１つの利点である。
この実施例では、剥離層６００は、例えば熱剥離層（ｔｈｅｒｍａｌ ｒｅｌｅａｓｅ ｌａｙｅｒ）又は熱剥離フィルムが挙げられる。熱剥離層を利用することで、特定の剥離温度及び時間によって剥離させることができる。本実施例において、環境温度を１００℃以上に上げることで、前記熱剥離層の粘性をなくして自動に剥離させることができる。このようにすると、従来の化学的なエッチング又は物理的な除去等の工程を省略し、より簡単且つチップ構造にダメージを与えない方法によって磁気金属構造を容易に除去できる。それも本発明のもう１つの利点である。
一方、剥離層６００は、熱剥離層に限定されない。本発明の他の実施例において、剥離層６００は、例えば冷時剥離層又は冷時剥離フィルムが挙げられる。その場合、冷時剥離層を利用することで、特定の剥離温度及び時間によって剥離させることもできる。環境温度を－２０℃以下に下げることで、前記冷時剥離層の粘性をなくして自動に剥離させることができる。前記と同じように、より簡単且つチップ構造にダメージを与えない方法によって前記磁気金属構造を容易に除去できる。
さらに、図１の工程Ｓ１０８で形成した前記パッドは、その形状及び大きさが特に限定されない。例えば、図７Ａ及び図７Ｂは、本発明の第１パッド及び第２パッドの２種類の実施形態を示す。図７Ａ及び図７Ｂは、前記パッドの平面図である。第１パッド３１の平面形状は、例えば図７Ａに示す円形、又は図７Ｂに示す菱形が挙げられる。第２パッド３２の平面形状は、例えば図７Ａに示す一部の辺が弧状の多角形、又は図７Ｂに示す多角形が挙げられる。しかしながら、各第２パッド３２は、対称的に第１パッド３１を挟んで対向する二側に設けられ、第１パッド３１と等距離を維持する。
当業者が、本発明のいくつかの実施例を、その技術的な思想に基づき実際の需要に応じて変更できるが、前記変更は、いずれも本発明に含まれる。本発明の技術的な特徴を説明し、且つ当業者が理解、実施できるために、いくつの実施例を開示したが、本発明は、前記実施例に限定されない。
上記から分かるように、本発明は、常磁性発光素子を有するチップ構造及びその製造方法を提供する。本発明は、ダイの基材構造及び材質を改良し、優れた軟磁性及び初期透磁率を持たせる。そのため、発光素子自体を透磁性構造とし、磁気材料、例えばマイクロ磁気プローブと組み合わせれば、磁気アレイ吸着を利用し、前記軟磁性ＬＥＤダイ構造を１回で大量吸引し、大量移載の効果を達成できる。よって、マイクロＬＥＤの大量移載の要求を満足でき、産業生産の競争力を向上できる。
また、本発明の重要な効果としては、自然の磁気反転効果がある。前記発光素子におけるエピタキシャル層とニッケル鉄合金層との間に特定の磁気差を有するため、前記常磁性を形成する。前記特殊な常磁性によれば、完成した各チップ構造は、後続の基板へのフリップチップ接合においてその方向が合ってない場合でも、自動に反転する機能を有する。よって、前記チップ構造が自動反転、位置合わせして、基板に接合できる。そのため、自動校正、位置合わせの最適化を達成できる。また、産業上の大量移載の要求を満足できる。なお、本発明によれば、従来のフリップチップ接合の位置合わせ工程に要する時間、労力等の問題を解決できる。前記から分かるように、本発明の技術的な特徴は、明らかに従来技術と異なり、産業上の利用可能性及び競争力を有し、当業者が容易に完成できるものではないと考える。
以上、当業者が本発明を理解して実施できるように本発明の技術的な思想及び特徴を説明したが、本発明は、それらに限定されない。本発明の要旨を逸脱しない変更は、いずれも本発明に含まれる。
１１ 空洞
１５ 常磁性発光素子を有するチップ構造
２１ 第１基板
２２ 仮基板
３１ 第１パッド
３２ 第２パッド
４１ はんだ継手
５０ ウエハ
５１ ダイ
５２ ダイ
５３ ダイ
２００ 磁気金属構造
２０１ ニッケル鉄合金層
２０３ 銅層
２０２ エピタキシャル層
２０４ 絶縁層
４００ 基板
６００ 剥離層
Ｍ１ 第１エッチングプロセス
Ｍ２ 第２エッチングプロセス
Ｄ１ 切断プロセス
Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１０８、Ｓ１１０、Ｓ１１２、Ｓ１１４、Ｓ１１６ 工程
１５ 常磁性発光素子を有するチップ構造
２１ 第１基板
２２ 仮基板
３１ 第１パッド
３２ 第２パッド
４１ はんだ継手
５０ ウエハ
５１ ダイ
５２ ダイ
５３ ダイ
２００ 磁気金属構造
２０１ ニッケル鉄合金層
２０３ 銅層
２０２ エピタキシャル層
２０４ 絶縁層
４００ 基板
６００ 剥離層
Ｍ１ 第１エッチングプロセス
Ｍ２ 第２エッチングプロセス
Ｄ１ 切断プロセス
Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１０８、Ｓ１１０、Ｓ１１２、Ｓ１１４、Ｓ１１６ 工程
Claims (19)
- 基板へのフリップチップ接合に適する、常磁性発光素子を有するチップ構造の製造方法であって、
第１基板を提供し、前記第１基板上にエピタキシャル層を形成する工程と、
第１エッチングプロセスを行うことで、前記エピタキシャル層に少なくとも２つの空洞を形成する工程と、
前記エピタキシャル層上に設けられ且つ前記少なくとも２つの空洞を充填する絶縁層を提供する工程と、
前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供する少なくとも１つの第１パッド、及び前記絶縁層を貫通して前記絶縁層の底部のエピタキシャル層に接続されて外部信号との電気的な接続を提供し、且つ前記空洞内に設けられる２つの第２パッドを設ける工程と、
前記絶縁層の上に仮基板を設け、前記第１基板を除去することで、前記第１パッド及び前記第２パッドを前記エピタキシャル層、前記絶縁層、及び前記仮基板との間に挟む工程と、
前記エピタキシャル層の頂部表面上に初期透磁率及び軟磁性体の性質を有する磁気金属構造を接合し、その後、前記仮基板を除去する工程と、
前記絶縁層及び前記エピタキシャル層に第２エッチングプロセスを行って、前記第２エッチングプロセスを前記磁気金属構造の頂表面で終了させる工程と、
前記磁気金属構造の前記頂表面から裏面にかけて切断プロセスを行うことで、前記磁気金属構造を切断し、常磁性発光素子を有するチップ構造を形成する工程とを含むことを特徴とする、
常磁性発光素子を有するチップ構造の製造方法。 - フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、前記基板に接合する工程をさらに含むことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記磁気金属構造は、ニッケル鉄合金層を含むことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記磁気金属構造は、ニッケル鉄合金層、及び前記ニッケル鉄合金層の上に位置する銅層を含むことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記ニッケル鉄合金層及び前記銅層は、切断、真空加熱及び研磨を順次行うことにより複合化され、
前記磁気金属構造は、高熱伝導率、低熱膨張係数、及び前記初期透磁率を有し、
前記高熱伝導率が１８０～２１０Ｗ／ｍ＊Ｋであり、前記低熱膨張係数が５～７ｐｐｍ／Ｋであることを特徴とする、
請求項４に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記エピタキシャル層の頂部表面上に前記初期透磁率を有する前記磁気金属構造を接合する工程において、
前記エピタキシャル層と前記磁気金属構造との間に剥離層を設け、前記磁気金属構造を前記剥離層を介して前記エピタキシャル層の頂部表面に接合する工程をさらに含むことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記剥離層が熱剥離層である場合、
フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合する工程と、
環境温度を１００℃以上に上げて、前記熱剥離層を剥離させることで、前記磁気金属構造を除去する工程とをさらに含むことを特徴とする、
請求項６に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記剥離層が冷時剥離層である場合、
フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、基板に接合する工程と、
環境温度を－２０℃以下に下げて、前記冷時剥離層を剥離させることで、前記磁気金属構造を除去する工程とをさらに含むことを特徴とする、
請求項６に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記切断プロセスは、ホイール切断であり、
前記ホイール切断の精度は１０μｍであることを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 各前記第２パッドは、対称的に前記第１パッドを挟んで対向する二側に設けられることを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記第１エッチングプロセスは、メサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）で行うことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 前記第２エッチングプロセスは、メサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）で行うことを特徴とする、
請求項１に記載の常磁性発光素子を有するチップ構造の製造方法。 - 磁気金属構造、エピタキシャル層、絶縁層、複数のパッドを有し
前記磁気金属構造は、初期透磁率及び軟磁性体の性質を有し、
前記エピタキシャル層は、前記磁気金属構造の上に設けられ、その中に少なくとも２つの空洞を形成し、
前記絶縁層は、前記エピタキシャル層の上に設けられ、前記少なくとも２つの空洞を充填し、
前記複数のパッドは、前記絶縁層を貫通して前記絶縁層の底部の前記エピタキシャル層に接続され、外部信号との電気的な接続を提供し、
前記パッドは、少なくとも１つの第１パッド及び２つの第２パッドを有し、
各前記第２パッドは、前記少なくとも２つの空洞内に設けられることを特徴とする、
常磁性発光素子を有するチップ構造。 - フリップチップ接合プロセスによって、前記チップ構造を自動反転、位置合わせして、前記パッドによって基板に接合し、外部信号との電気的な接続を提供することを特徴とする、
請求項１３に記載の常磁性発光素子を有するチップ構造。 - 各前記第２パッドは、対称的に前記第１パッドを挟んで対向する二側に設けられることを特徴とする、
請求項１３に記載の常磁性発光素子を有するチップ構造。 - 剥離層をさらに有し、
前記剥離層は、前記エピタキシャル層と前記磁気金属構造との間に設けられ、
前記磁気金属構造は、前記剥離層を介して前記エピタキシャル層に接合されることを特徴とする、
請求項１３に記載の常磁性発光素子を有するチップ構造。 - 前記磁気金属構造は、ニッケル鉄合金層を含むことを特徴とする、
請求項１３に記載の常磁性発光素子を有するチップ構造。 - 前記磁気金属構造は、ニッケル鉄合金層、及び前記ニッケル鉄合金層上に位置する銅層を含むことを特徴とする、
請求項１３に記載の常磁性発光素子を有するチップ構造。 - 前記ニッケル鉄合金層及び前記銅層は、切断、真空加熱及び研磨の方法によって複合化され、
前記磁気金属構造は、高熱伝導率、低熱膨張係数、及び前記初期透磁率を有し、
前記高熱伝導率が１８０～２１０Ｗ／ｍ＊Ｋであり、前記低熱膨張係数が５～７ｐｐｍ／Ｋであることを特徴とする、
請求項１８に記載の常磁性発光素子を有するチップ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110100780A TWI778490B (zh) | 2021-01-08 | 2021-01-08 | 具有順磁性發光元件之晶片結構及其製造方法 |
| TW110100780 | 2021-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7102027B1 true JP7102027B1 (ja) | 2022-07-19 |
| JP2022109201A JP2022109201A (ja) | 2022-07-27 |
Family
ID=82273895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021042331A Active JP7102027B1 (ja) | 2021-01-08 | 2021-03-16 | 常磁性発光素子を有するチップ構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7102027B1 (ja) |
| CN (1) | CN114744005A (ja) |
| TW (1) | TWI778490B (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160172253A1 (en) | 2014-12-01 | 2016-06-16 | Industrial Technology Research Institute | Electric-programmable magnetic module and picking-up and placement process for electronic devices |
| JP2021125544A (ja) | 2020-02-05 | 2021-08-30 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804426B2 (en) * | 2014-10-31 | 2020-10-13 | ehux, Inc. | Planar surface mount micro-LED for fluidic assembly |
| TW202046381A (zh) * | 2019-06-14 | 2020-12-16 | 國立交通大學 | 發光二極體晶粒轉移方法及具有磁性基板的發光二極體晶粒 |
| TWM603199U (zh) * | 2020-04-08 | 2020-10-21 | 台灣愛司帝科技股份有限公司 | 發光二極體晶片結構以及晶片移轉系統 |
-
2021
- 2021-01-08 TW TW110100780A patent/TWI778490B/zh active
- 2021-02-03 CN CN202110148459.6A patent/CN114744005A/zh active Pending
- 2021-03-16 JP JP2021042331A patent/JP7102027B1/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160172253A1 (en) | 2014-12-01 | 2016-06-16 | Industrial Technology Research Institute | Electric-programmable magnetic module and picking-up and placement process for electronic devices |
| JP2021125544A (ja) | 2020-02-05 | 2021-08-30 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114744005A (zh) | 2022-07-12 |
| TW202228304A (zh) | 2022-07-16 |
| JP2022109201A (ja) | 2022-07-27 |
| TWI778490B (zh) | 2022-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8941108B2 (en) | Method to perform electrical testing and assembly of electronic devices | |
| JP5265768B2 (ja) | シリコン貫通ビアのブリッジする相互接続 | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US6750546B1 (en) | Flip-chip leadframe package | |
| US20130082383A1 (en) | Electronic assembly having mixed interface including tsv die | |
| TW200425439A (en) | Thermally enhanced electronic flip-chip packaging with external-connector-side die and method | |
| CN107978569A (zh) | 芯片封装结构及其制造方法 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| TW569416B (en) | High density multi-chip module structure and manufacturing method thereof | |
| US9271403B2 (en) | Semiconductor assemblies with multi-level substrates and associated methods of manufacturing | |
| JP7102027B1 (ja) | 常磁性発光素子を有するチップ構造及びその製造方法 | |
| CN100466246C (zh) | 用于封装的柔性基板 | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| TWI549203B (zh) | 防止中介導體橋接之半導體封裝件立體堆疊方法 | |
| CN215183929U (zh) | 双面散热的mosfet封装结构与电子装置 | |
| US20120086119A1 (en) | Chip stacked structure | |
| CN113990815A (zh) | 一种硅基微模组塑封结构及其制备方法 | |
| JP3627238B2 (ja) | 半導体装置およびその製造方法 | |
| CN113594119A (zh) | 半导体封装及其制造方法 | |
| TWM598527U (zh) | 具有矽穿孔結構的半導體元件 | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| TWI749465B (zh) | 積體電路的轉移封裝方法 | |
| CN114823548B (zh) | 一种面向光电共封装的lga封装结构 | |
| KR101614109B1 (ko) | 반도체 패키지 및 그 제작 방법 | |
| TW202332328A (zh) | 應用於球柵陣列封裝基板的球墊及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220314 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7102027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |